CN101237521B - 一种同步时钟提取装置和方法 - Google Patents

Abstract

本发明公开了一种同步时钟提取装置和方法，其通过垂直同步分离器，获得根据信号的标准制式和采样时钟频率所确定的水平同步分离阈值；将水平同步分离阈值与干扰复合同步信号采样计数值进行比较，根据比较结果，得到消除干扰后的有延迟的复合同步信号。因此本发明能够消除信号中可能存在的脉冲干扰。本发明还通过锁相环，对第一信号和所述有延迟的复合同步信号进行鉴相，根据鉴相结果产生控制电压，控制振荡器产生像素时钟信号，按照根据信号的标准制式确定的分频比对像素时钟信号进行分频，得到水平同步信号；其中，第一信号根据水平同步分离阈值对水平同步信号进行延迟处理得到，能够补偿同步信号中因消除脉冲干扰而带来的时间延迟。

Description

一种同步时钟提取装置和方法 

技术领域

本发明涉及通信和计算机领域，尤其涉及时钟处理技术。 

背景技术

视频图像需要的同步时钟信号包括行同步信号(也可以称作水平同步(Horizontal Sync，HS)信号)和垂直同步信号(也可以称作场同步(VerticalSync，VS)信号)。其中行同步信号控制扫描换行，垂直同步信号控制扫描换场，如864^*625i@50Hz格式的信号，其通过垂直同步信号控制每秒要扫描50场，通过行同步信号控制一场需逐行扫描312.5行，所以该信号的行频为312.5*50＝15.625KHz。利用该同步时钟信号，还可以产生模数转换器(Analog-Digital Converter，ADC)需要的采样时钟。 

同步时钟信号通常嵌入在模拟视频信号中，如嵌入在绿色信号(称为绿色信号嵌入同步(Sync on Green，SOG))中，或者嵌入在亮度信号(称为亮度信号嵌入同步(Sync on Luma，SOY))中，或者嵌入在复合全电视信号(Composite Video Broadcast Signal，CVBS)中。因此需要首先从上述模拟视频信号中分离出同步时钟信号，然后才能根据该同步时钟信号获得行同步信号、垂直同步信号和ADC需要的采样时钟。 

目前，一般通过图1所示的同步时钟提取装置，实现同步信号的分离以及产生ADC需要的采样时钟。可以看出，该同步时钟电路包括：钳位器(clamp)和复合同步分离器(slicer)、行同步和垂直同步分离器(简称行场同步分离器，HS and VS separator，HVS)、锁相环(Phase Locked Loop，PLL)以及延迟锁相环(Delay Locked Loop，DLL)。该同步时钟提取装置的工作原理如下： 

通过钳位器和复合同步分离器，从嵌入同步信号的视频信号(如SOY信 号或SOG信号等)中，分离出复合同步(Composite Sync，CS)信号；将CS经过行场同步分离器分离处理后，得到VS信号和开窗(Coast)信号，同时将CS信号和Coast信号输给PLL；PLL利用Coast信号对CS信号进行开窗口处理，获取到CS信号中的行同步信号HS，对得到的HS信号进行倍频得到像素时钟PIX，再通过DLL对像素时钟的相位进行调整，最终得到ADC需要的采样时钟。 

如图2所示，给出了从864^*625i@50Hz格式的Y/Pb/Pr信号中分离出同步时钟信号的时序关系示意，其中的Video signal为SOY信号，CS信号为SOY言号通过复合同步分离器后得到的CS信号，HS信号和VS信号分别为CS信号通过行场分离器后得到的行同步信号和场同步信号。 

通常，实际应用的视频信号很容易受到干扰，特别是CVBS信号。受到干扰的视频信号经过复合同步分离器处理后，得到的复合同步信号会有较多的脉冲干扰，如果复合同步信号受到脉冲干扰将直接影响PLL工作，甚至导致PLL失锁，从而无法获得像素时钟。因此需要去除同步信号中的脉冲干扰。 

发明内容

本发明提供一种同步时钟提取装置和方法，该方案能够消除从视频信号上获取的同步信号中可能存在的脉冲干扰。 

本发明通过如下方案实现： 

本发明实施例提供一种同步时钟提取装置，包括复合同步分离器，用于将 输入的干扰信号与设定的分离电平进行比较，并根据比较结果，获得干扰复合同步信号；所述同步时钟提取装置还包括： 

垂直同步分离器，用于对所述复合同步分离器所获得的干扰复合同步信号进行采样计数，得到干扰复合同步信号采样计数值；用于根据所述干扰复合同步信号采样计数值，获得同步脉冲峰值；根据信号的标准制式和采样时钟频率，获得水平同步参数；并根据所述同步脉冲峰值与所述水平同步参数，获得水平同步分离阈值，将所述水平同步分离阈值与所述干扰复合同步信号采样计数值进行比较，根据比较结果，得到消除干扰后的有延迟的复合同步信号；所述有延迟的复合同步信号的延迟与所述水平同步分离阈值对应。 

本发明实施例还提供一种同步时钟提取方法，该同步时钟提取方法包括： 

将输入的干扰信号与设定的分离电平进行比较，并根据比较结果，获得干扰复合同步信号； 

对干扰复合同步信号进行采样计数，得到干扰复合同步信号采样计数值；用于根据所述干扰复合同步信号采样计数值，获得同步脉冲峰值；根据信号的标准制式和采样时钟频率，获得水平同步参数；并根据所述同步脉冲峰值与所述水平同步参数，获得水平同步分离阈值；将所述水平同步分离阈值与所述干扰复合同步信号采样计数值进行比较，根据比较结果，得到消除干扰后有延迟的复合同步信号，所述有延迟的复合同步信号的延迟与所述水平同步分离阈值对应。 

由上述可以看出，本发明实施例通过获得根据信号的标准制式和采样时钟 频率所确定的水平同步分离阈值；将水平同步分离阈值与干扰复合同步信号采样计数值进行比较，根据比较结果，得到消除干扰后的有延迟的复合同步信号，因此本发明能够消除从视频信号上获取的同步信号中可能存在的脉冲干扰。 

附图说明

图1为现有技术提供的同步时钟提取装置的结构示意图； 

图2为现有技术提供的从Y/Pb/Pr信号中分离出同步时钟信号的时序关系示意图； 

图3为本发明第一实施例提供的同步时钟提取装置的结构示意图； 

图4为本发明第一实施例中的垂直同步分离器的信号波形处理示意图； 

图5为本发明第一实施例中的垂直同步分离器获取同步脉冲峰值的流程图； 

图6为本发明第一实施例中的锁相环的结构示意图； 

图7为本发明第二实施例的结构示意图； 

图8为本发明第二实施例中的锁相环的结构示意图。 

具体实施方式

本发明第一实施例提供了一种同步时钟提取装置，其结构框图如图3所示，包括：钳位器及复合同步分离器、垂直同步分离器、制式检测器、锁相环和延迟锁相环。 

上述钳位器，用于将嵌入有同步信号的干扰信号(如，视频信号)中恢复出直流成分，并将包含所述恢复出直流成分的干扰信号输送给所述复合同步分 离器。 

复合同步分离器，用于将上述钳位器输出的信号的电平与设定的分离电平进行比较，并根据比较结果得到干扰复合同步信号。 

以嵌入同步的干扰SOY信号为例，钳位器将SOY信号的直流成分恢复出，复合同步分离器将钳位器输出的包含恢复出的直流成分的SOY信号的电平与设定的分离电平阈值比较，根据比较结果得到干扰复合同步信号，即CS信号，如SOY信号的电平高于设定的分离电平，则将信号的电平置为低电平；否则，将信号的电平置为高电平，得到的信号为干扰复合同步信号CS，这样实现了从干扰亮度信号中分离出干扰复合同步信号。 

垂直同步分离器，用于对所述复合同步信号所获得的干扰复合同步信号进行采样计数，得到干扰复合同步信号采样计数值；并获得根据信号的标准制式和采样时钟频率确定的水平同步分离阈值，记为NHS；将所述水平同步分离阈值与所述干扰复合同步信号采样计数值进行比较，根据比较结果，得到消除干扰后的有延迟的复合同步信号CS′。垂直同步分离器可以将该水平同步分离阈值NHS存入寄存器。 

所述垂直同步分离器可以进一步包括：采样计数器、水平分离阈值获得单元和干扰消除单元。 

采样计数器，用于对干扰复合同步信号进行采样计数，得到干扰复合同步信号采样计数值。 

水平分离阈值获得单元，用于获得根据信号的标准制式和采样时钟频率所确定的水平同步分离阈值。 

干扰消除单元，用于将所述水平同步分离阈值与所述复合同步信号采样计数值进行比较，并当所述复合同步信号采样计数值高于所述水平同步分离阈值时，输出消除干扰后的有延迟的复合同步信号。 

上述垂直同步分离器还包括：垂直分离阈值获得单元和垂直同步信号获得单元。 

其中，垂直分离阈值获得单元，用于获得根据信号的标准制式和采样时钟频率所确定的垂直同步分离阈值，记为NVS；相应地，垂直同步信号获得单元，用于将所述垂直同步分离阈值与复合同步信号采样计数值进行比较，并根据比较结果得到有延迟的垂直同步信号。即当所述复合同步信号采样计数值高于所述垂直同步分离阈值时，输出消除干扰后的有延迟的垂直同步信号。 

其中，上述水平分离阈值获得单元可以进一步包括： 

第一水平分离阈值获得子单元，用于根据所述复合同步信号采样计数值，获得同步脉冲峰值；根据信号的标准制式和采样时钟频率，获得水平同步参数(可以进一步根据所需去除干扰的脉宽确定更为精确的水平同步参数)；并根据所述同步脉冲峰值与所述水平同步参数，获得水平同步分离阈值NHS。 

上述垂直分离阈值获得单元可以进一步包括： 

第一垂直分离阈值获得子单元，用于根据复合同步信号采样的计数值，获得同步脉冲峰值；根据采样时钟频率和信号的标准制式，获得垂直同步参数(可以进一步根据所需去除干扰的脉宽确定更为精确的水平同步参数)；根据所述同步脉冲峰值与所述垂直同步参数，获得垂直同步分离阈值NVS。 

垂直同步分离器的具体处理情况如下： 

垂直同步分离器对可能有干扰的复合同步信号CS采样，判断并矫正CS的极性；通过对复合同步信号CS采样计数，从矫正后的CS，获取同步脉冲峰值(NHS-top)；在同步脉冲峰值基础上减一个水平同步参数(记为Δ1，该值可根据采样时钟频率、信号的标准制式和所需去除干扰(毛刺)的脉宽，通过寄存器由人工配置，以27MHz采样时钟、标准NTSC制(其同步头脉宽为4.7us)为例，要去除脉宽为0.5us的毛刺，其计算如下：Tsample＝1/27MHz＝37ns；同步脉冲峰值＝4.7us/Tsample＝127；要去除毛刺的脉宽的采样个数＝0.5us/Tsample＝13.5；所以，Δ1应取小于等于(127-14)＝113的值)后获得水平同步分离阈值NHS；在同步脉冲峰值基础上上加一个垂直同步参数(记为Δ2，该值可根据采样时钟频率、信号的标准制式和所需去除干扰(毛刺)的脉 宽，通过寄存器由人工配置，例如，取一个同步峰值的大小)获得垂直同步分离阈值NVS；将水平同步分离阈值NHS与CS采样计数值实时比较，确定CS采样计数值高于水平同步分离阈值NHS，输出信号，即消除干扰的CS′，(由于当确定CS采样计数值改于水平同步分离阈值NHS时，才输出信号，因此对复合同步分离器分离出的CS进行干扰消除处理的同时，会导致获得的CS′信号有一定的延迟，具体延迟时间为NHS个采样时钟周期)；同时将垂直同步分离阈值NVS与对CS采样的计数值实时比较，得到有一定延迟的垂直同步信号VS(具体延迟时间为NVS个采样时钟周期)。上述信号波形处理示意如图4。 

垂直同步分离器可以通过采样计数器、采样寄存器和同步计数器来实现获取同步脉冲峰值(NHS-top)。在获取同步脉冲峰值(NHS-top)时，将采样计数器的值与采样寄存器的值比较，并更新采样寄存器，使得在对CS采样过程中，采样寄存器保存的是采样计数器的最大值，当采样计数器的值到达“0”时，读取采样寄存器的值，并将采样寄存器也置“0”。只有当读取到的采样寄存器的值连续28次都在10至150的范围内，亦即计完前10次，置flag1＝1(即使flag1有效)，再计8次置flag2＝1(即使flag2有效)，之后再计完10次，才取中间8次的数据保存并求平均，并把求得的平均值作为同步脉冲峰值(NHS-top)(这样做是为了避开视频信号的前均衡和后均衡脉冲(如图2)的干扰所导致求平均值不准)。上述是以数据28，10和150为例进行说明的，但本发明实施例并不局限于此，例如数据28也可以是大于13(该值是为了有效躲过前均衡消隐(6行)和后均衡消隐(6行)，再取其中间的一行的同步峰值)小于190(该值是根据最低制式的所有行数确定的)的任何数，数据10也可以为大于1(该值根据信号受干扰的程度决定，如果干扰小，可以为1，如果干扰较大，则该值由干扰大的脉冲除以Tsample后得到的商决定的)且小于17(该值是最大制式的同步脉宽除以Tsample后得到的商决定的)的任何数，数据150可以是大于129(该值由最低制式的脉宽除以Tsample后得到的商决定的)且小于采样计数器的最大值的任意数。垂直同步分离器获取同步脉冲峰值的具体流程如图5所示， 具体如下： 

开始时将采样计数器、同步计数器、采样寄存器、以及flag1和flag2全部置0，以采样时钟频率为27MHz的时钟信号对调整极性后的CS进行采样，如果采到CS为高电平，则让采样计数器加1，如果此时CS为低电平，则采样计数器减1；如果采样计数器的计数值达到计数器最大值(也称为计数器的顶部，本实例中计数器最大值设置为511)或计数器最小值(也称为计数器的底部，本实例中计数器最小值设置为0)时，则让采样计数器保持为最大值或最小值；然后，查看采样计数器的值并将其与采样寄存器的值进行比较，如果采样计数器的数据大，则将采样计数器的值存入采样寄存器，反之，采样寄存器则保持原值，只有采样计数器的值达到0时，采样寄存器才重新置0，这样采样寄存器记录的便是每次采样计数器的极大值，见图4中采样寄存器波形；在采样寄存器置0前，读取寄存器的值，如果寄存器的值大于10且小于150，则让同步计数器加1，并开始让其一直累加，当同步计数器的值第一次达到10时，置flag1为1，同时同步计数器置0；flag1为1后，则采样计数器的值每次都存入到寄存器i(i为1至8)，当同步计数器累加到8时，置flag2为1，同时同步计数器置0；当flag1和flag2都为1后，如果同步计数器累加到10，置flag1和flag2为0，同时将前面8个寄存器的值累加，并求平均值，把该值存为同步脉冲峰值(NHS-top)。 

上述同步分离阈值的产生不局限于通过采样计数器来实现，还可以由人工根据采样时钟频率和信号的标准制式来配置，然后存储在寄存器中，以便调用。这种情况下，上述水平分离阈值获得单元可以不包括第一水平分离阈值获得子单元，而包括：第二水平分离阈值获得子单元，用于从寄存器中获得根据信号的标准制式和采样时钟频率所配置的水平同步分离阈值NHS；上述水平分离阈值获得单元可以不包括第一垂直分离阈值获得子单元，而包括：第二垂直分离阈值获得子单元，用于从寄存器中获得根据信号的标准制式和采样时钟频率所配置的垂直同步分离阈值NVS。 

垂直同步分离器可以从寄存器中获得由人工配置的信号标准制式。垂直同 步分离器还可以输出垂直同步信号VS和带有一定延迟的CS′给制式检测器，从制式检测器中获得信号标准制式。 

制式检测器，用于根据垂直同步分离器输出的垂直同步信号VS和带有一定延迟的CS′，确定信号的标准制式。将该标准制式传输给锁相环或上述垂直同步分离器。 

上述垂直同步分离器还可以进一步包括：修正单元，用于根据信号的标准制式，确定垂直同步周期，并根据所述垂直同步周期对所述垂直同步信号获得单元获得的垂直同步信号进行修正，得到修正后的垂直同步信号VS。 

由于经过数字滤波处理后得到的垂直同步信号与标准的垂直同步信号会有一定的延迟，并且脉宽也不符合标准，所以需要对经过数字滤波处理后得到的垂直同步信号进行修正，需要修正的参数主要包括：垂直同步信号的延迟和脉宽。 

在对有延迟的垂直同步信号的延迟进行修正时，可以采取如下方法： 

通过计数器对像素时钟进行计数，其计数起始点为有延迟的垂直同步信号的上升沿，记为t0，计数周期为[Tvs-(t0-t1)]，其中Tvs为根据信号的标准制式所确定垂直同步周期；t1为标准垂直同步信号的上升沿，计数个数为计数周期除以像素时钟，这样便得到标准垂直同步信号的下一周期的起始点，依此方法，便可对垂直同步信号的延迟进行修正。 

在对有延迟的垂直同步信号的脉宽进行修正时，可以采取如下方法： 

在得到上述标准垂直同步信号的下一周期的起始点后，依据各标准制式的信号的脉宽，对像素时钟进行计数，便可对有延迟的垂直同步信号的脉宽进行修正，得到修正后的垂直同步信号的脉宽。 

上述垂直同步分离器可以进一步包括：窗口脉冲信号产生单元，用于根据信号的标准制式，对水平同步信号进行计数，产生与所述标准制式相对应的窗口脉冲信号Coast，也可以称为开窗信号；并将所述窗口脉冲信号Coast与有延迟的复合同步信号CS′提供给锁相环。 

锁相环，用于对第一信号和所述有延迟的复合同步信号进行鉴相，根据鉴相结果产生控制电压，控制振荡器产生第二信号，按照根据信号的标准制式确定的分频比对所述第二信号进行分频，得到第三信号；其中所述第一信号是根据所述垂直同步分离器获得的水平同步分离阈值NHS，对所述第三信号进行延迟处理得到的；所述第二信号为像素时钟信号，所述第三信号为水平同步信号。 

锁相环的电路结构如图6所示，其包括：鉴相器、电荷泵、环路滤波器、压控振荡器、分频器和延迟计数器。 

延迟计数器，用于根据所述水平同步分离阈值对分频器输出的第三信号进行延迟处理，得到所述第一信号。该延迟计数器的复位端与分频器的输出端相连，其进位端作为锁相环的反馈与鉴相器的输入相连，其输出端与鉴相器的输入端相连。该延迟计数器用于将所述垂直同步分离器获得的水平同步分离阈值作为循环周期，并根据所述循环周期，将压控振荡器根据输入到鉴相器的复合同步信号所使用的时钟频率输出的信号进行延迟处理，获得参考信号，即有延迟的水平同步信号。 

由于延迟计数器的复位端与分频器的输出端相连，这样延迟计数器的工作时钟频率为分频器输出的像素时钟频率，分频器的每次跳变需要一个延迟计数器循环周期到达鉴相器的输入端，这样从PLL中得到的HS就是视频信号中的实时水平同步信号。 

鉴相器，用于用于对所述第一信号和所述有延迟的复合同步信号进行鉴相；即将延迟计数器输出的第一信号作为其输入信号，并将所述输入信号与所述垂直同步分离器所得到的有延迟的复合同步信号的相位进行比较。 

由于CS信号在垂直消隐期间(包括垂直同步期间)脉冲的频率与行水平同步的频率不一致，因此尽量避免使用在这个期间内的信号，为此，上述鉴相器，还进一步包括：控制子单元，用于在垂直消隐期间，根据所述垂直同步分离器所产生的窗口脉冲信号(也可以称为开窗信号)，对所述延迟计数器输出的第一信号与所述垂直同步分离器输出的有延迟的复合同步信号的鉴相进行 控制，使得鉴相结果保持不变，这样能够使电荷泵不充电、不放电，以便使压控振荡器保持原来状态，锁相环处于维持(free-run)状态。 

具体处理情况如下： 

鉴相器以垂直同步分离器输出的有一定延迟的复合同步信号CS′、窗口脉冲信号Coast和延迟计数器输出的计数值fb作为输入，在垂直消隐期间，利用该窗口脉冲信号Coast确定控制窗口，并将所述控制窗口外部的复合同步信号CS′与计数器输出的fb的相位进行比较，根据比较结果产生用于控制电荷泵的开关信号，该开关信号使得电荷泵不充电、不放电。在除垂直消隐期间的其它时候，控制Coast信号，使之无效，鉴相器正常工作，即将延迟计数器的输出与所述垂直同步分离器所得到的有延迟的复合同步信号的相位进行比较，并根据比较结果产生用于控制电荷泵的开关信号，这样锁相环又能快速恢复锁定状态。 

电荷泵，用于根据所述鉴相器的鉴相结果，产生控制电压。即根据该鉴相器输出的开关控制信号进行充放电，并产生电荷信号，即电压Vc。该电荷泵也可以是其它控制电压产生单元。 

环路滤波器，用于对电荷泵输出的电压Vc进行滤波处理，得到较为平稳的电压Vc′。 

压控振荡器，用于根据经过环路滤波器处理后得到的电压Vc′，控制压控震荡电路产生震荡频率，即第二信号，称为像素时钟信号，记为PIX。 

分频器，用于根据制式检测器输出的信号的标准制式，确定分频比，并根据所述分频比将压控振荡器输出的像素时钟信号PIX进行分频处理，得到第三信号，即水平同步信号HS。 

以864^*625i@50Hz制式的信号为例，分频器根据该信号制式确定分频比是864∶1，亦即该行频为15.625KHz，利用该分频比将压控振荡器输出的像素时钟信号PIX进行分频处理，得到频率为27MHz的水平同步信号HS。 

仍然以864^*625i@50Hz制式的信号为例，通过分频器处理后得到的像素时钟频率为27MHz，这样分频器的每次跳变都需要NHS个时钟频率为27MHz的时 钟周期到达鉴相器的输入端，可见从PLL中得到的HS就是SOY信号的实时水平同步信号。 

延迟锁相环，用于对像素时钟信号进行相位调整，得到ADC需要的采样时钟。 

上述第一实施例中可以不包括制式检测器，相应地，垂直同步分离器不能根据制式检测器输出的信号的标准制式，确定垂直同步周期，并根据所述垂直同步周期对获得的垂直同步信息进行修正，得到修正后的垂直同步信号VS′。而且，垂直同步分离器，不是根据制式检测器输出的信号标准制式，对行同步信号计数，产生与所述标准制式相对应的窗口脉冲信号Coast，而是根据配置的信号标准制式，对行同步信号计数，产生与所述标准制式相对应的窗口脉冲信号Coast。 

上述第一实施例与前述的现有技术二相比，后者实现方法比较简略，对于有隔行扫描的标清视频信号，因为有前后肩消隐的隔行信号，因此送给PLL分频时需要窗口脉冲信号Coast配合，影响现有技术二处理能力；而本方案在现有技术三的基础上作了很大的改进，不但补偿了延迟，而且能够自动获取同步脉冲峰值，并得到水平同步分离阈值和垂直同步分离阈值，从而能够自动重构CS信号和提取VS信号，达到自动抗干扰的目的，具有可配的抗干扰效果，同时也无需繁琐的配置寄存器。 

另外，对于不同制式的视频信号，可以根据信号的标准制式灵活设置水平同步参数Δ1和垂直同步参数Δ2的值，并根据水平同步参数Δ1和垂直同步参数，从复合同步信号中分离出水平同步信号和垂直同步信号，从而达到不同的抗干扰效果。 

另外，上述实施例的所有器件基本都是在芯片内部实现的，并且利用数字电路实现功能，较模拟电路节省芯片面积，所以具有较大的成本竞争优势。 

总之，该技术方案具有抗干扰强、能自动检测、寄存器较少且配置灵活、以及实现成本低等优点。 

上述第一实施例中的锁相环，也可以采用现有的锁相环，但这样仅仅能够消除输入信号的干扰，不能补偿因消除干扰所带来的延迟。 

本发明第二实施例提供了另一种同步时钟提取装置，其结构如图7所示，包括钳位器、复合同步分离器、第一滤波器、垂直同步分离器、制式检测器、锁相环和延迟锁相环。 

钳位器和复合同步分离器的功能与第一实施例中的相关描述相同，这里不再详细描述。 

第一滤波器，用于对复合同步分离器分离出的复合同步信号进行滤波处理，得到得到消除干扰后有延迟的复合同步信号； 

通过该第一滤波器可以消除复合同步信号中的部分干扰影响，但会导致输出的复合同步信号有一定的延迟。 

垂直同步分离器，用于垂直同步分离器，用于对所述第一滤波器输出的复合同步信号进行采样计数，得到复合同步信号采样计数值；以及，获得根据信号的标准制式和采样时钟频率所确定的垂直同步分离阈值；并将所述垂直同步分离阈值与所述复合同步信号采样计数值进行比较，并根据比较结果得到有延迟的垂直同步信号。 

所述垂直同步分离器包括： 

采样计数器，用于所述第一滤波器输出的复合同步信号进行采样计数，得到复合同步信号采样计数值； 

垂直分离阈值获得单元，用于通过所述采样计数器得到的复合同步信号采样计数值，获得同步脉冲峰值；根据信号的标准制式和采样时钟频率，获得垂直同步参数；根据所述同步脉冲峰值与所述垂直同步参数，获得垂直同步分离阈值。具体实现与第一实施例中的相关描述相同，这里不再详细描述；或者，获得根据信号的标准制式和采样时钟频率所配置的垂直同步分离阈值； 

垂直同步信号获得单元，用于将所述垂直同步分离阈值与所述复合同步信号采样计数值进行比较，并根据比较结果得到有延迟的垂直同步信号。 

制式检测器，用于根据垂直同步分离器分离出的垂直同步信号和带有一定延迟的复合同步信号，确定信号的标准制式；相应地，所述垂直同步分离器，包括：修正单元，用于根据信号的标准制式，确定垂直同步周期，并根据所述垂直同步周期对获得的垂直同步信息进行修正，得到修正后的垂直同步信号。具体实现与上述实施例中的相关描述相同，这里不再详细描述。 

所述垂直同步分离器，还可以包括：窗口脉冲信号产生单元，用于根据信号的标准制式，产生与所述标准制式相对应的窗口脉冲信号，将该窗口脉冲信号传送给锁相环。 

锁相环，用于对第一信号和所述有延迟的复合同步信号进行鉴相，根据鉴相结果产生控制电压，控制振荡器产生第二信号，按照根据信号的标准制式确定的分频比对所述第二信号进行分频，得到第三信号；其中，所述第一信号根据输入到鉴相器的复合同步信号所使用的时钟频率，利用滤波器对输入到所述滤波器的所述第三信号进行延迟处理得到；所述第二信号为像素时钟信号，所述第三信号为水平同步信号。 

所述锁相环的结构如图8所示，包括鉴相器、电荷泵、环路滤波器、压控振荡器、分频器和第二滤波器。 

鉴相器，用于对所述第一信号和所述有延迟的复合同步信号进行鉴相； 

电荷泵，用于根据所述鉴相器的鉴相结果，产生控制电压；该电荷泵还可以是其它控制电压产生单元。 

环路滤波器，用于对电荷泵输出的控制电压进行滤波处理，得到较为平稳的电压。 

压控振荡器，用于根据所述控制电压，产生所述第二信号。 

分频器，用于将所述第二信号按照根据信号的标准制式确定的分频比进行分频，得到所述第三信号。 

第二滤波器，用于根据输入到鉴相器的复合同步信号所使用的时钟频率，对输入到所述第二滤波器的所述第三信号进行延迟处理，得到所述第一信号。 

上述鉴相器，还可以进一步包括：控制子单元，用于在垂直消隐期间，根据所述垂直同步分离器所产生的窗口脉冲信号，对所述第二滤波器输出的所述第一信号与所述垂直同步分离器输出的有延迟的复合同步信号的鉴相进行控制，使得鉴相结果保持不变，以使得根据该鉴相结果产生的控制电压保持不变。 

上述电荷泵、环路滤波器、压控振荡器、分频器的具体处理情况与第一实施例中的相关描述相同，这里不再详细描述。 

延迟锁相环的功能与第一实施例中的相关描述相同，这里不再详细描述。 

上述第二实施例中可以不包括制式检测器，相应地，垂直同步分离器不能根据制式检测器输出的信号的标准制式，确定垂直同步周期，并根据所述垂直同步周期对获得的垂直同步信息进行修正，得到修正后的垂直同步信号VS′，而是，根据配置的信号标准制式，确定垂直同步周期，并根据所述垂直同步周期对获得的垂直同步信息进行修正，得到修正后的垂直同步信号VS′。而且，垂直同步分离器，不是根据制式检测器输出的信号标准制式，对行同步信号计数，产生与所述标准制式相对应的窗口脉冲信号Coast，而是根据配置的信号标准制式，对行同步信号计数，产生与所述标准制式相对应的窗口脉冲信号Coast。 

上述第二实施例能够消除从视频信号上获取的复合同步信号中可能存在的脉冲干扰，并且能够补偿同步信号中因消除脉冲干扰而带来的时间延迟。 

上述第二实施例中的锁相环，也可以采用现有的锁相环，但这样仅仅能够消除输入信号的干扰，不能补偿因消除干扰所带来的延迟。 

本发明第三实施例提供了一种同步时钟提取方法，该同步时钟提取方法与第一实施例对应，包括如下内容： 

从输入的干扰信号中恢复出直流成分，得到包含所述恢复出直流成分的干扰信号。 

将输入的干扰信号与设定的分离电平进行比较，并根据比较结果，获得干扰复合同步信号。 

对干扰复合同步信号进行采样计数，得到干扰复合同步信号采样计数值，以及获得水平同步分离阈值； 

在获得水平同步分离阈值时，可以根据干扰复合同步信号采样计数值，获得同步脉冲峰值；根据信号的标准制式和采样时钟频率，获得水平同步参数；并根据所述同步脉冲峰值与所述水平同步参数，获得水平同步分离阈值。具体实现与第一实施例中的相关描述相同，这里不再详细描述。也可以从寄存器中获得根据信号的标准制式和采样时钟频率所配置的水平同步分离阈值。 

将所述水平同步分离阈值与干扰复合同步信号采样计数值进行比较，根据比较结果，得到消除干扰后有延迟的复合同步信号(确定比较结果为干扰复合同步信号采样计数值高于水平同步分离阈值时，输出信号，即得到消除干扰后有延迟的复合同步信号。)，所述有延迟的复合同步信号的延迟与所述水平同步分离阈值对应。 

上述同步时钟提取方法还可以进一步包括： 

获得根据信号的标准制式和采样时钟频率所确定的垂直同步分离阈值；将所述垂直同步分离阈值与对干扰复合同步信号采样计数值进行比较，并确定比较结果为干扰复合同步信号采样计数值高于垂直同步分离阈值时，输出信号，即得到有延迟的垂直同步信号。 

在获得垂直同步分离阈值时，可以根据干扰复合同步信号采样计数值，获得同步脉冲峰值；根据信号的标准制式和采样时钟频率，获得垂直同步参数；根据所述同步脉冲峰值与所述垂直同步参数，获得垂直同步分离阈值。具体实现与第一实施例中的相关描述相同，这里不再详细描述。也可以获得根据信号的标准制式和采样时钟频率所配置的垂直同步分离阈值。 

上述同步时钟提取方法还可以根据信号的标准制式，确定垂直同步周期，并根据所述垂直同步周期对垂直同步信号获得单元获得的垂直同步信号进行修正，得到修正后的垂直同步信号。具体实现与上述实施例中的相关描述相同，这里不再详细描述。 

通过上述过程，可以消除输入信号中的干扰，并得到修正后的垂直同步信号。但消除信号干扰的同时，会带来一定的延迟，为了消除该延迟，本发明第三实施例还可以进一步包括如下内容： 

对第一信号和所述有延迟的复合同步信号进行鉴相，根据鉴相结果产生控制电压，控制振荡器产生第二信号，按照根据信号的标准制式确定的分频比对所述第二信号进行分频，得到第三信号；其中，上述第一信号根据所述水平同步分离阈值对所述第三信号进行延迟处理得到；上述第二信号为像素时钟信号，上述第三信号为水平同步信号。 

在根据所述水平同步分离阈值对所述第三信号进行延迟处理得到上述第一信号时，可以根据输入到鉴相器的复合同步信号所使用的时钟频率，利用计数器，对输入计数器的信号进行计数，确定计数值是否到达所获得的水平同步分离阈值，若到达，则输出参考信号，并重新开始计数；否则，继续确定计数值是否到达所获得的水平同步分离阈值。 

本发明第三实施例还可以根据信号的标准制式，产生与所述标准制式相对应的窗口脉冲信号；在垂直消隐期间，根据所产生的窗口脉冲信号，对所述第一信号与所得到的有延迟的复合同步信号的鉴相进行控制，使得鉴相结果保持不变，以使得根据该鉴相结果产生的控制电压保持不变。 

本发明第三实施例还可以对上述像素时钟信号进行相位调整。 

上述信号的标准制式，可以根据所述垂直同步信号和所述有延迟的复合同步信号确定。 

本发明第四实施例提供了另一种同步时钟提取方法，该同步时钟提取方法与第二实施例对应，包括如下内容： 

从输入的干扰信号中恢复出直流成分，得到包含所述恢复出直流成分的干扰信号； 

将所得到的包含所述恢复出直流成分的干扰信号与设定的分离电平进行比较，并根据比较结果，获得干扰复合同步信号。 

对输入的干扰复合同步信号进行滤波处理，得到有延迟的复合同步信号； 

对所述有延迟的复合同步信号进行采样计数，得到有延迟的复合同步信号采样计数值；以及，获得垂直同步分离阈值；将所述垂直同步分离阈值与所述复合同步信号采样计数值进行比较，确定比较结果为干扰复合同步信号采样计数值高于垂直同步分离阈值时，输出信号，即得到有延迟的垂直同步信号。 

在获得垂直同步分离阈值时，可以根据所得到的复合同步信号采样计数值，获得同步脉冲峰值；根据信号的标准制式和采样时钟频率，获得垂直同步参数；根据所述同步脉冲峰值与所述垂直同步参数，获得垂直同步分离阈值；也可以获得根据信号的标准制式和采样时钟频率所配置的垂直同步分离阈值。具体实现与第一实施例中的相关描述相同，这里不再详细描述。 

第四实施例还可以进一步根据所述垂直同步信号和有延迟的复合同步信号，确定信号的标准制式；根据信号的标准制式，确定垂直同步周期，并根据所述垂直同步周期对获得的垂直同步信号进行修正，得到修正后的垂直同步信号。 

通过上述过程，可以消除输入信号中的干扰，并得到修正后的垂直同步信号。但消除信号干扰的同时，会带来一定的延迟，为了消除该延迟，本发明第四实施例还可以进一步包括如下内容： 

对第一信号和所述有延迟的复合同步信号进行鉴相，根据鉴相结果产生控制电压，控制振荡器产生第二信号，按照根据信号的标准制式确定的分频比对上述第二信号进行分频，得到第三信号；其中，上述第一信号根据鉴相处理的复合同步信号所使用的时钟频率，利用滤波器对输入到所述滤波器的第三信号进行延迟处理得到；上述第二信号为像素时钟信号，上述第三信号为水平同步信号。 

本发明第四实施例还可以根据信号的标准制式，产生与所述标准制式相对应的窗口脉冲信号；在垂直消隐期间，根据所述窗口脉冲信号，对滤波处理得到的所述第一信号与所述有延迟的复合同步信号的鉴相进行控制，使得鉴相结 果保持不变，以使得根据该鉴相结果产生的控制电压保持不变。 

本发明第四实施例还可以对所述像素时钟信号进行相位调整。 

由上述本发明提供的第一实施例和第三实施例可以看出，本发明实施例通过获得根据信号的标准制式和采样时钟频率所确定的水平同步分离阈值；将水平同步分离阈值与干扰复合同步信号采样计数值进行比较，根据比较结果，得到消除干扰后的有延迟的复合同步信号，能够消除信号中可能存在的脉冲干扰。 

另外，由本发明提供的第一实施例和第三实施例还可以看出，通过对第一信号和所述有延迟的复合同步信号进行鉴相，根据鉴相结果产生控制电压，控制振荡器产生第二信号，按照根据信号的标准制式确定的分频比对所述第二信号进行分频，得到第三信号；其中第一信号根据所述水平同步分离阈值对所述第三信号进行延迟处理得到；第二信号为像素时钟信号；第三信号为水平同步信号，能够补偿同步信号中因消除脉冲干扰而带来的时间延迟。 

由上述本发明提供的第二实施例和第四实施例可以看出，本发明实施例通过对输入的干扰复合同步信号进行滤波处理，得到有延迟的复合同步信号；对第一信号和所述有延迟的复合同步信号进行鉴相，根据鉴相结果产生控制电压，控制振荡器产生第二信号，按照根据信号的标准制式确定的分频比对所述第二信号进行分频，得到第三信号；该第一信号根据鉴相处理的复合同步信号所使用的时钟频率，利用滤波器对输入到所述滤波器的上述第三信号进行延迟处理得到；第二信号为像素时钟信号；第三信号为水平同步信号，能够消除信号中可能存在的脉冲干扰，且能够消除信号中可能存在的脉冲干扰。 

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。 

Claims (22)

1.一种同步时钟提取装置，包括复合同步分离器，用于将输入的干扰信号与设定的分离电平进行比较，并根据比较结果，获得干扰复合同步信号；其特征在于，所述同步时钟提取装置还包括：

垂直同步分离器，用于对所述复合同步分离器所获得的干扰复合同步信号进行采样计数，得到干扰复合同步信号采样计数值；用于根据所述干扰复合同步信号采样计数值，获得同步脉冲峰值；根据信号的标准制式和采样时钟频率，获得水平同步参数；并根据所述同步脉冲峰值与所述水平同步参数，获得水平同步分离阈值，将所述水平同步分离阈值与所述干扰复合同步信号采样计数值进行比较，根据比较结果，得到消除干扰后的有延迟的复合同步信号；所述有延迟的复合同步信号的延迟与所述水平同步分离阈值对应。

2.如权利要求1所述的同步时钟提取装置，其特征在于，所述垂直同步分离器包括：

采样计数器，用于对干扰复合同步信号进行采样计数，得到干扰复合同步信号采样计数值；

水平分离阈值获得单元，用于根据所述干扰复合同步信号采样计数值，获得同步脉冲峰值；根据信号的标准制式和采样时钟频率，获得水平同步参数；并根据所述同步脉冲峰值与所述水平同步参数，获得水平同步分离阈值；

干扰消除单元，用于将所述水平同步分离阈值与所述干扰复合同步信号采样计数值进行比较，并当所述干扰复合同步信号采样计数值高于所述水平同步分离阈值时，输出消除干扰后的有延迟的复合同步信号。

3.如权利要求2所述的同步时钟提取装置，其特征在于，所述水平分离阈值获得单元用于根据所述干扰复合同步信号采样计数值，获得同步脉冲峰值；根据采样时钟频率、信号的标准制式和所需去除干扰的脉宽，通过寄存器由人工配置获得水平同步参数；在同步脉冲峰值的基础上减一个水平同步参数后获得水平同步分离阈值。

4.如权利要求2所述的同步时钟提取装置，其特征在于，所述垂直同步分离器还包括：

垂直分离阈值获得单元，用于根据所述干扰复合同步信号采样的计数值，获得同步脉冲峰值；根据采样时钟频率和信号的标准制式，获得垂直同步参数；根据所述同步脉冲峰值与所述垂直同步参数，获得垂直同步分离阈值；

垂直同步信号获得单元，用于将所述垂直同步分离阈值与所述干扰复合同步信号采样的计数值进行比较，并根据比较结果得到有延迟的垂直同步信号。

5.如权利要求4所述的同步时钟提取装置，其特征在于，所述垂直分离阈值获得单元用于根据所述干扰复合同步信号采样的计数值，获得同步脉冲峰值；根据采样时钟频率、信号的标准制式和所需去除干扰的脉宽，通过寄存器由人工配置获得垂直同步参数；在同步脉冲峰值的基础上加上一个垂直同步参数后获得垂直同步分离阈值。

6.如权利要求4所述的同步时钟提取装置，其特征在于，所述垂直同步分离器还包括：

修正单元，用于根据信号的标准制式，确定垂直同步周期，并根据所述垂直同步周期对所述垂直同步信号获得单元获得的垂直同步信号进行修正，得到修正后的垂直同步信号。

7.如权利要求4所述的同步时钟提取装置，其特征在于，所述同步时钟提取装置还包括：

制式检测器，用于根据所述垂直同步分离器分离出的垂直同步信号和所述有延迟的复合同步信号，确定信号的标准制式。

8.如权利要求1至7任意一项所述的同步时钟提取装置，其特征在于，所述同步时钟提取装置还包括：

锁相环，用于对第一信号和所述有延迟的复合同步信号进行鉴相，根据鉴相结果产生控制电压，控制振荡器产生第二信号，按照根据信号的标准制式确定的分频比对所述第二信号进行分频，得到第三信号；

所述第一信号根据所述水平同步分离阈值对所述第三信号进行延迟处理得到；

所述第二信号为像素时钟信号，所述第三信号为水平同步信号。

9.如权利要求8所述的同步时钟提取装置，其特征在于，所述锁相环包括：

鉴相器，用于对所述第一信号和所述有延迟的复合同步信号进行鉴相；

控制电压产生单元，用于根据所述鉴相器的鉴相结果，产生控制电压；

压控振荡器，用于根据所述控制电压，产生所述第二信号；

分频器，用于将所述第二信号按照根据信号的标准制式确定的分频比进行分频，得到所述第三信号；

延迟计数器，用于根据所述水平同步分离阈值对所述第三信号进行延迟处理，得到所述第一信号。

10.如权利要求9所述的同步时钟提取装置，其特征在于，

所述垂直同步分离器包括：窗口脉冲信号产生单元，用于根据信号的标准制式，产生与所述标准制式相对应的窗口脉冲信号；

所述鉴相器还包括：控制子单元，用于在垂直消隐期间，根据所述垂直同步分离器所产生的窗口脉冲信号，对所述延迟计数器输出的所述第一信号与所述垂直同步分离器输出的有延迟的复合同步信号的鉴相进行控制，使得鉴相结果保持不变。

11.如权利要求8所述的同步时钟提取装置，其特征在于，所述同步时钟提取装置还包括：

延迟锁相环，用于对所述锁相环输出的信号进行相位调整。

12.如权利要求11所述的同步时钟提取装置，其特征在于，所述同步时钟提取装置还包括：

钳位器，用于从输入的干扰信号中恢复出直流成分，并将包含所述恢复出直流成分的干扰信号输送给所述复合同步分离器。

13.一种同步时钟提取方法，其特征在于，该同步时钟提取方法包括：

将输入的干扰信号与设定的分离电平进行比较，并根据比较结果，获得干扰复合同步信号；

对干扰复合同步信号进行采样计数，得到干扰复合同步信号采样计数值；用于根据所述干扰复合同步信号采样计数值，获得同步脉冲峰值；根据信号的标准制式和采样时钟频率，获得水平同步参数；并根据所述同步脉冲峰值与所述水平同步参数，获得水平同步分离阈值；将所述水平同步分离阈值与所述干扰复合同步信号采样计数值进行比较，根据比较结果，得到消除干扰后有延迟的复合同步信号，所述有延迟的复合同步信号的延迟与所述水平同步分离阈值对应。

14.如权利要求13所述的同步时钟提取方法，其特征在于，所述获得水平同步分离阈值，包括：

根据所述干扰复合同步信号采样计数值，获得同步脉冲峰值；根据采样时钟频率、信号的标准制式和所需去除干扰的脉宽，通过寄存器由人工配置获得水平同步参数；在同步脉冲峰值的基础上减一个水平同步参数后获得水平同步分离阈值。

15.如权利要求13所述的同步时钟提取方法，其特征在于，

所述同步时钟提取方法还包括：

根据干扰复合同步信号采样计数值，获得同步脉冲峰值；根据采样时钟频率、信号的标准制式和所需去除干扰的脉宽，通过寄存器由人工配置获得垂直同步参数；在同步脉冲峰值的基础上加上一个垂直同步参数后获得垂直同步分离阈值；

将所述垂直同步分离阈值与所述干扰复合同步信号采样计数值进行比较，并根据比较结果得到有延迟的垂直同步信号。

16.如权利要求15所述的同步时钟提取方法，其特征在于，所述同步时钟提取方法还包括：

根据信号的标准制式，确定垂直同步周期，并根据所述垂直同步周期对垂直同步信号进行修正，得到修正后的垂直同步信号。

17.如权利要求15所述的同步时钟提取方法，其特征在于，所述同步时钟提取方法还包括：

根据所述垂直同步信号和所述有延迟的复合同步信号，确定信号的标准制式。

18.如权利要求13至17任意一项所述的同步时钟提取方法，其特征在于，所述同步时钟提取方法，还包括：

对第一信号和所述有延迟的复合同步信号进行鉴相，根据鉴相结果产生控制电压，控制振荡器产生第二信号，按照根据信号的标准制式确定的分频比对所述第二信号进行分频，得到第三信号；

所述第一信号根据所述水平同步分离阈值对所述第三信号进行延迟处理得到；

所述第二信号为像素时钟信号，所述第三信号为水平同步信号。

19.如权利要求18所述的同步时钟提取方法，其特征在于，所述第一信号根据所述水平同步分离阈值对所述第三信号进行延迟处理得到，包括：

根据输入到鉴相器的所述有延迟的复合同步信号所使用的时钟频率，利用计数器，对输入计数器的所述第三信号进行计数，确定计数值是否到达所获得的水平同步分离阈值，若到达，则输出所述第一信号，并重新开始计数；否则，继续确定计数值是否到达所获得的水平同步分离阈值。

20.如权利要求18所述的同步时钟提取方法，其特征在于，所述同步时钟提取方法还包括：

根据信号的标准制式，产生与所述标准制式相对应的窗口脉冲信号；

在垂直消隐期间，根据所产生的窗口脉冲信号，对所述第一信号与所得到的有延迟的复合同步信号的鉴相进行控制，使得鉴相结果保持不变。

21.如权利要求18所述的同步时钟提取方法，其特征在于，所述同步时钟提取方法还包括：

对所述像素时钟信号进行相位调整。

22.如权利要求13所述的同步时钟提取方法，其特征在于，所述干扰信号为包含直流成分的干扰信号。

Images