JP2962391B2 - Ｐｌｌ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＰＬＬ回路（位相同期
回路）に係り、より詳細には、映像信号のディジタル処
理等に使用するシステムクロックを高安定且つ高精度に
生成するようにしたＰＬＬ回路に関する。

【０００２】

【従来の技術】従来、テレビ受信機等の映像信号をディ
ジタル処理する場合、映像信号に同期したシステムクロ
ックを生成するために図４に構成のＰＬＬ回路（位相同
期回路）を使用していた。同図において、同期信号分離
部21により映像信号S21 から複合同期信号（水平、垂直
の各同期信号及び等価パルス）を分離し、水平同期信号
抽出部22で垂直同期信号及び等価パルスを除去し水平同
期信号を得る。この水平同期信号は複合同期信号を1/2
Ｈキラー（ハーフキラー）処理を施すことにより水平同
期信号以外の垂直同期信号及び等価パルスを除去して得
る。

【０００３】上記処理により得られた水平同期信号（基
準信号となる）と、VCO 25（電圧制御発振部）の出力シ
ステムクロックを分周器26（カウンタ）で所定周波数
（水平周波数等）に分周した信号（比較信号）とを位相
比較部23で位相比較する。この位相比較出力からＬＰＦ
24（低域通過フィルタ）により位相差に応じた電圧成分
（VCO 制御電圧）のみを取り出す。この制御電圧でVCO
25を制御し水平同期信号に同期したシステムクロックを
得る。一方、ＶＴＲ等の再生映像信号にはスキューパル
スが発生することがある。このスキューパルスは一般に
垂直帰線期間の５〜８Ｈ（水平）手前に発生するが、こ
のスキューパルスは水平周期を不連続（又は、不均一）
にする。かかる水平同期信号の不連続発生点に対応する
ため、従来は垂直（Ｖ）同期信号から生成したリセット
パルスS22 により比較信号を生成する分周器26にリセッ
トをかけ、比較信号を強制的に作りかえていた。

【０００４】

【発明が解決しようとする課題】しかし、水平同期信号
の不連続発生点での位相ズレが発生してから分周器66に
リセットがかかるまでには一定の時間を要するためこの
期間内ではVCO 25のシステムクロックが非常に不安定な
状態となり、安定状態への収束が垂直帰線期間外へ引き
ずられる虞れがあった。本発明は、上記VCO の安定状態
への収束を短時間に行い安定度の高いシステムクロック
を得るようにしたＰＬＬ回路を提供することを目的とす
る。

【０００５】

【課題を解決するための手段】本発明は、映像信号のデ
ィジタル処理に供するシステムクロック信号を水平同期
信号を基準信号にして発生するようにしてなるＰＬＬ回
路において、スキューパルスが含まれる水平同期信号か
らスキューパルスを検出して出力するとともに同検出し
たスキューパルスに基づき疑似水平同期信号を生成して
出力するスキューパルス検出部と、前記システムクロッ
ク信号を発生する電圧制御発振部と、前記電圧制御発振
部よりの信号を前記水平同期信号の周波数に分周し比較
信号として出力する分周器と、前記スキュー検出部より
の疑似水平同期信号と前記分周器よりの比較信号との論
理和の演算を行う第１の演算部と、前記水平同期信号と
前記スキュー検出部よりの疑似水平同期信号との論理積
の演算を行う第２の演算部と、前記第１の演算部よりの
信号と前記第２の演算部よりの信号とを位相比較する位
相比較部と、前記位相比較部よりの信号から電圧制御信
号に係る低域成分を通過させ、前記電圧制御発振部の発
振制御をなす低域通過フィルタとで構成し、前記水平同
期信号中にスキューパルスが含まれているときには該ス
キューパルス発生直後の位置に疑似水平同期信号を付加
するようにしたＰＬＬ回路を提供するものである。

【０００６】

【作用】スキューパルスが含まれた水平同期信号からス
キューパルス検出部が該スキューパルスを検出して出力
する。又、同検出部は検出したスキューパルスを使用し
て擬似水平同期信号を生成して出力する。この擬似水平
同期信号はスキューパルスの発生直後に位置するように
生成する。一方、ＶＣＯ（電圧制御発振部）ではシステ
ムクロックを発生しているが、この信号を分周器で水平
同期周波数に分周しこれを比較信号とする。前記の擬似
水平同期信号と比較信号とを第１の演算部（ＯＲゲート
等）で論理和演算する。この結果、比較信号に疑似同期
信号を付加した信号が得られる。

【０００７】他方、第２の演算部（ＡＮＤゲート等）は
前記水平同期信号とスキューパルス検出部よりの擬似水
平同期信号との論理積を演算する。この結果、水平同期
信号に疑似同期信号を付加した信号が得られる。前記第
１の演算部よりの信号（比較信号）と、第２の演算部よ
りの信号（基準信号）とを位相比較部において位相比較
する。この位相比較においてはスキューパルスの存在に
より位相誤差が検出されるが疑似同期信号付加により、
それを付加しない場合に比し圧縮される。従って、ＬＰ
Ｆ（低域通過フィルタ）を介したＶＣＯの制御におい
て、前記位相誤差によるクロックの乱れも短時間に収束
し安定領域に復帰させることができる。

【０００８】

【実施例】以下、図面に基づいて本発明によるＰＬＬ回
路を説明する。図１は本発明によるＰＬＬ回路の一実施
例を示す要部ブロック図、図２は図１におけるスキュー
パルス検出部２の具体的回路例、図３は本発明を説明す
るためのタイミングチャートである。

【０００９】次に、本発明の動作について図ごとに説明
する。 （１）図１の説明（図３含む） 同図符号１のブロックはスキューパルスが含まれた複合
映像信号S1からスキューパルスを消失させることなく水
平同期信号を得るようにしたものである。本ブロック
は、複合映像信号S1から複合同期信号（水平及び垂直の
各同期信号を含んだ信号）の分離、更に水平同期信号の
分離等の処理段階でスキューパルスを消失せしめ、その
結果水平同期同期の乱れを更に拡大するという従来の問
題を解決する手段として現在提案されているものであ
る。同ブロック１において、1aは同期分離部であり、複
合映像信号S1から複合同期信号S2と垂直同期信号S3を分
離する。複合同期信号S2は水平、垂直の各同期信号及び
等価パルスとからなる信号である（スキューパルスが存
在するときは同パルス含む）。

【００１０】1bはブランクパルス生成部であり、スキュ
ーパルス発生予想期間のみマスクをかけるためのブラン
クパルスS4を生成する回路である。一般にスキューパル
スは垂直同期信号の手前５〜８Ｈの所に発生する。即
ち、スキューパルスが発生する範囲は予め判明してい
る。従って、ブランクパルス生成部1bでは複合同期信号
S2と垂直同期信号S3とから、上記判明している範囲（期
間）をマスキングするに要する所定位置（位相）且つ所
定幅のパルスS4を生成する。このブランクパルスS4と複
合同期信号S2とがマスキング部1cへ送られる。同マスキ
ング部1cは複合同期信号S2をブランクパルスS4でマスキ
ングする。同マスキングした信号を水平同期信号抽出部
1dで1/2 Ｈキラー（ハーフキラー）処理する。同処理に
よりマスキングした範囲を除いた水平同期信号S5が得ら
れる。

【００１１】一方、スキューパルス発生期間検出部1eに
は前記複合同期信号S2及びブランクパルスS4とが入力さ
れており、ブランクパルスS4と位相的に一致した期間内
にある水平同期信号（スキューパルス含む）S6を分離す
る。スキューパルス発生期間検出部1eからの信号S6と水
平同期信号抽出部1dからの信号S5とは水平同期信号生成
部1fに送られ、同生成部1fで両信号S5、S6を合成し、ブ
ランク期間のない水平同期信号S7を生成する。この結
果、スキューパルスが脱落（消去）されることなく存在
する水平同期信号が得られる。このスキューパルスが消
去されないで存在することの意義はスキューパルスが含
まれる期間での水平同期外れを最小限に抑えることであ
る。つまり、従来の回路構成で1/２Ｈキラー処理により
スキューパルスが消去された場合にはスキューパルスが
存在していた期間の間は全くの無同期状態になるのに対
し、スキューパルスが存在すれば同期の乱れは避けられ
ないもののスキューパルスに同期させて同期の乱れを最
小範囲に抑えることになるからである。その結果、ＰＬ
Ｌ回路でのシステムクロックが正規状態に復帰（収束）
する時間も短縮することができる。以上がスキューパル
スを消去させない理由である。

【００１２】以上の如くして水平同期信号生成部1fによ
り生成された水平同期信号S7はスキューパルス検出部
２、及びＡＮＤゲート７へ送られる。水平同期信号S7を
図３（Ａ）に示す。図において、符号イを水平同期信
号、同ロをスキューパルスとする。また、1Hは水平周
期、Tvは垂直帰線期間を示す。スキューパルス検出部２
は、スキューパルス発生時に同信号S7からその１本目の
水平パルスをスキューパルスS8（図３Ｆ）として検出す
るとともに同パルスの発生直後の位置になるように疑似
同期信号S9（図３Ｇ）を生成する。この疑似同期信号S9
を生成する理由は、スキューパルス発生時に後述の位相
比較（位相比較部８）での位相誤差を必要以上に検出さ
せないようにしてＶＣＯ３（電圧制御発振部）で発生す
るクロックの同期の位相誤差を最小限に抑えるために前
記水平同期信号S7及び比較信号S10 に付加するためであ
る。

【００１３】また、スキューパルスS8は分周器４のリセ
ットパルスとして使用するものであり、スキューパルス
を検出したときに分周器４をリセットして強制的に水平
同期信号を作り替えるためである。３はＶＣＯ（電圧制
御発振部）であり、映像信号のディジタル処理等に使用
するシステムクロックを発生する。同システムクロック
は分周器４により所定の周波数（例えば、水平同期周波
数）に分周し、比較信号S10 （図３Ｂ）とする。前記の
スキューパルス検出部２で生成した疑似同期信号S9はイ
ンバータ５で所要の位相にしてＯＲゲート６（第１の演
算部）に送る。同ＯＲゲート６はインバータ５よりの疑
似同期信号と分周器４からの比較信号S10 との論理和演
算を行う。同演算により、比較信号Ｓ10に疑似同期信号
S9が付加された比較信号S11 （図３Ｉ）が得られる。

【００１４】一方、水平同期信号S7が入力するＡＮＤゲ
ート７（第２の演算部）にはスキューパルス検出部２よ
り前記の疑似同期信号S9が送られてきている。同ＡＮＤ
ゲート７は信号S7とS9との論理積演算を行う。同演算に
より、水平同期信号S7に疑似同期信号S9が付加された信
号S12 （図３Ｈ）が得られる。位相比較部８は同信号S1
2 を基準信号としてＯＲゲート６よりの比較信号S11と
を位相比較する。この位相比較においてはスキューパル
スの存在により位相誤差を検出するが、疑似同期信号の
付加によりその誤差を最小限に抑える。位相比較部８よ
りの位相比較検出信号はＬＰＦ（低域通過フィルタ）９
で不要成分をカットし、ＶＣＯ３の制御に必要な制御電
圧のみ通過させる。ＶＣＯ３ではこの制御電圧によりシ
ステムクロックの位相修正が行われる。疑似同期信号の
付加により位相誤差が前記のように最小限に抑えられて
いるのでＶＣＯ３の位相修正も短期間の間に行われ安定
領域への復帰が短縮される。

【００１５】（２）図２の説明（図３含む） 図２は図１のスキューパルス検出部２の具体的回路例で
あり、水平同期信号S7からスキューパルスS8及び疑似同
期信号S9を得るものである。同図において、11は水平同
期信号S7のエッジ検出回路であり、Ｄ型の第１のF.F.
（フリップフロップ）11a 、同第２のF.F.11b 及び第１
のORゲート11c で構成したものである。検出した水平同
期信号のエッジをもって第１のカウンタ12及び第２のカ
ウンタ13でそれぞれカウントする。第１のカウンタ12は
設定値のオーバフローでアクティブハイとなり、また第
２のカウンタ13は設定値のオーバーフローでアクティブ
ローとなるが、通常第２のカウンタ13はオーバフローを
起こすことはなく、スキューパルスが発生したときのみ
パルスを発生する。

【００１６】第１のカウンタ12は図３Ｃに示す信号S13
を、第２のカウンタ13は同Ｄに示す信号S14 をそれぞれ
出力する。なお、両カウンタは所定周波数（例えば、色
副搬送波fsc の８倍）のロード信号に従いカウント動作
を行う。双方のカウンタ出力についてAND ゲート14でＡ
ＮＤをとる。同AND ゲート14の出力S15 を図３Ｅに示
す。ただし、同図中のtoの期間内で発生する水平同期は
スキューパルスとはみなさない。また、スキューパルス
が通常1Hより短い周期のもので発生した場合、第１のカ
ウンタ12がオーバフローを示さないためtoは発生しない
こともある。このAND 出力S15 と第１のORゲート11c の
出力とのORをとる（第２のORゲート15）ことでスキュー
パルスS8が得られる。第１のORゲート11c の出力は信号
S7の１クロック幅のパルスである。また、同図の符号16
は第２のカウンタ13の出力S14 のエッジ検出回路であ
り、Ｄ型の第３のF.F.16a 、同第４のF.F.16b 及び第３
のORゲート16c で構成したものである。この構成により
第３のORゲート16c から疑似同期信号S9が得られる。

【００１７】

【発明の効果】以上説明したように本発明によれば、Ｖ
ＴＲの再生映像信号等に生じるスキューパルスが水平同
期信号中に含まれている場合にも疑似同期信号付加によ
りＰＬＬ回路の安定動作復帰への収束時間を短縮するこ
とができる。従って、上記ＰＬＬ回路により生成される
システムクロックの安定度及び精度を向上させることが
できる。

【図面の簡単な説明】

【図１】本発明によるＰＬＬ回路の一実施例を示す要部
ブロック図である。

【図２】図１におけるスキューパルス検出部２の具体的
回路例である。

【図３】本発明を説明するためのタイミングチャートで
ある。

【図４】従来のＰＬＬ回路の一例を示す要部ブロック図
である。

【符号の説明】

１ スキューパルス保持回路 ２ スキューパルス検出部 ３ ＶＣＯ（電圧制御発振部） ４ 分周器 ５ インバータ ６ ＯＲゲート（第１の演算部） ７ ＡＮＤゲート（第２の演算部） ８ 位相比較部 ９ ＬＰＦ（低域通過フィルタ） S7 水平同期信号 S8 スキューパルス S9 疑似同期信号 S11 比較信号 S12 基準信号 11 エッジ検出回路 12 第１のカウンタ 13 第２のカウンタ 14 ＡＮＤゲート 15 第２のＯＲゲート 16 エッジ検出回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 映像信号のディジタル処理に供するシス
   テムクロック信号を水平同期信号を基準信号にして発生
   するようにしてなるＰＬＬ回路において、スキューパル
   スが含まれる水平同期信号からスキューパルスを検出し
   て出力するとともに同検出したスキューパルスに基づき
   疑似水平同期信号を生成して出力するスキューパルス検
   出部と、前記システムクロック信号を発生する電圧制御
   発振部と、前記電圧制御発振部よりの信号を前記水平同
   期信号の周波数に分周し比較信号として出力する分周器
   と、前記スキュー検出部よりの疑似水平同期信号と前記
   分周器よりの比較信号との論理和の演算を行う第１の演
   算部と、前記水平同期信号と前記スキュー検出部よりの
   疑似水平同期信号との論理積の演算を行う第２の演算部
   と、前記第１の演算部よりの信号と前記第２の演算部よ
   りの信号とを位相比較する位相比較部と、前記位相比較
   部よりの信号から電圧制御信号に係る低域成分を通過さ
   せ、前記電圧制御発振部の発振制御をなす低域通過フィ
   ルタとで構成し、前記水平同期信号中にスキューパルス
   が含まれているときには該スキューパルス発生直後の位
   置に疑似水平同期信号を付加するようにしたことを特徴
   とするＰＬＬ回路。
2. 【請求項２】 前記スキューパルス検出部を、Ｄ入力端
   に前記水平同期信号が入力し、所定のクロック信号で動
   作する第１のフリップフロップと、該第１のフリップフ
   ロップの反転出力端よりの信号がＤ入力端に入力し、前
   記クロック信号で動作する第２のフリップフロップと、
   前記第１のフリップフロップの正出力端よりの信号と前
   記第２のフリップフロップの正出力端よりの信号との論
   理和の演算を行う第３の演算部とからなるエッジ検出部
   と、前記第３の演算部よりの信号を所定のロード信号に
   従いカウントし、設定値のオーバフローでアクティブハ
   イとなる第１のカウンタと、前記第３の演算部よりの信
   号を所定のロード信号に従いカウントし、設定値のオー
   バフローでアクティブローとなる第２のカウンタと、前
   第１のカウンタ及び第２のカウンタよりの信号について
   論理積の演算を行う第４の演算部と、該第４の演算部よ
   りの信号と前記第３の演算部よりの信号との論理和の演
   算を行い前記水平同期信号に含まれたスキューパルスを
   出力する第５の演算部と、前記第２のカウンタよりの信
   号がＤ入力端に入力し、前記クロック信号で動作する第
   ３のフリップフロップと、該第３のフリップフロップの
   反転出力端よりの信号がＤ入力端に入力し、前記クロッ
   ク信号で動作する第４のフリップフロップと、前記第３
   のフリップフロップの正出力端よりの信号と前記第４の
   フリップフロップの正出力端よりの信号との論理和の演
   算を行ってスキューパルス発生直後の位置に疑似同期信
   号を出力する第６の演算部とで構成したことを特徴とす
   る請求項１記載のＰＬＬ回路。