JPH051180Y2

JPH051180Y2 -

Info

Publication number: JPH051180Y2
Application number: JP1986190197U
Authority: JP
Priority date: 1986-12-10
Filing date: 1986-12-10
Publication date: 1993-01-13
Anticipated expiration: 2001-12-10
Also published as: JPS6395372U

Description

【考案の詳細な説明】［考案の技術分野］本考案は、ボルテージ・シンセサイザ方式のオ
ート・チユーニングシステムを備えたテレビジヨ
ン受像機における同期検出回路に関する。

［従来技術とその問題点］従来、VTR（ビデオテープレコーダ）やテレビ
ジヨン受像機に用いられているボルテージ・シン
セサイザ方式のオート・チユーニングシステム
は、第４図に示すように構成されている。すなわ
ち、アンテナ１によりテレビ電波が受信され、電
子チユーナ２へ送られる。この電子チユーナ２
は、詳細を後述するチユーニング・コントローラ
１３からPWM（パルス幅変調）信号変換回路１
４及びLPF（ローパスフイルタ）１５を介して送
られてくるチユーニング信号に応じて指定チヤン
ネルの電波を受信し、中間周波信号に変換して
IF（中間周波）増幅回路３へ出力する。そして、
このIF増幅回路３により増幅された中間周波信
号は、ビデオ検波回路４及びAFT検波回路５へ
送られる。このAFT検波回路５は、上記中間周
波信号をAFT検波してＳ字状のAFT信号をレベ
ル比較器６へ出力する。このレベル比較器６は、
上記AFT信号と基準電圧とを比較してチユーニ
ングアツプ信号UPあるいはチユーニングダウン
信号DOWNをチユーニングコントローラ１３へ
出力する。一方、上記ビデオ検波回路４は、中間
周波信号を検波してビデオ信号を取出し、輝度信
号処理回路７、クロマ信号処理回路８、同期分離
回路９へ出力する。上記輝度信号処理回路７は、
ビデオ信号から輝度信号Ｙを取出し、次段の表示
駆動回路（図示せず）へ出力する。また、クロマ
信号処理回路８は、ビデオ信号からクロマ信号を
取出し、復調回路１０により色差信号Ｒ−Ｙ、Ｂ
−Ｙを復調して表示駆動回路へ出力する。そし
て、同期分離回路９は、ビデオ信号から水平同期
信号及び垂直同期信号を含む複合同期信号Ｃ・
SYNCを分離し、水平／垂直同期分離回路１１へ
出力する。この水平／垂直同期分離回路１１は、
複合同期信号Ｃ・SYNCから水平同期信号Ｈ・
SYNCと垂直同期信号Ｖ・SYNCとを分離し、水
平同期信号Ｈ・SYNCをｎ進カウンタ１２へカウ
ントアツプ信号として与え、垂直同期信号Ｖ・
SYNCをｎ進カウンタ１２にリセツト信号として
与えると共にチユーニング・コントローラ１３へ
入力する。上記ｎ進カウンタ１２は、水平同期信
号Ｈ・SYNCをカウントし、キヤリー信号をチユ
ーニング・コントローラ１３へ出力する。このチ
ユーニング・コントローラ１３は、チユーニング
アツプキー１６あるいはチユーニングダウンキー
１７の操作に応じて、また、上記各入力信号に応
じてPWM制御信号をPWM信号変換回路１４へ
出力する。

上記の構成において、アツプキー１６あるいは
ダウンキー１７が操作されると、そのキー操作に
応じてチユーニング・コントローラ１３から
PWM信号変換回路１４へPWM制御信号が送ら
れる。このPWM信号変換回路１４は、上記
PWM制御信号に応じてパルス幅変調信号を出力
し、LPF１５を介してチユーニング電圧として
電子チユーナ２へ与える。この電子チユーナ２
は、上記チユーニング電圧により選局動作を行な
うと共に、その受信信号を中間周波信号に変換
し、IF増幅回路３を介してAFT検波回路５へ出
力する。このAFT検波回路５は、Ｓ字状の検波
特性を有しており、中間周波数付近で周波数−電
圧変換動作を行ない、その変換出力、つまり、
AFT信号をレベル比較器６へ出力する。このレ
ベル比較器６は、AFT信号と基準電圧とを比較
し、チユーニングアツプ信号UPあるいはチユー
ニングダウン信号DOWNをチユーニング・コン
トローラ１３へ出力する。このチユーニング・コ
ントローラ１３は、上記レベル比較器６からの
UP信号あるいはDOWN信号に応じてチユーニン
グ方向の反転制御や停止制御を行ない、電子チユ
ーナ２のチユーニング周波数を最適チユーニング
位置に停止する。この場合、AFT検波回路５は、
テレビジヨン信号のみに反応するわけでなく、
FM放送やその他の搬送波が含まれる信号に応答
してしまうので、テレビジヨン信号とその他の信
号とを区別するために、ｎ進カウンタ１２からの
キヤリー信号と水平／垂直同期分離回路１１から
の垂直同期信号Ｖ・SYNCとにより、テレビジヨ
ン信号の検出を行なつている。

すなわち、ビデオ検波回路４により検波したビ
デオ信号を同期分離回路９へ入力して複合同期信
号Ｃ・SYNCを分離し、更に水平／垂直同期分離
回路１１において水平同期信号Ｈ・SYNCと垂直
同期信号Ｖ・SYNCとに分離する。そして、水平
同期信号Ｈ・SYNCをｎ進カウンタ１２によりカ
ウントし、１フレーム期間の水平同期信号Ｈ・
SYNCの数を確認する。NTSC方式の場合、１フ
レーム内に水平同期信号Ｈ・SYNCは525個ある
ので、１フレーム期間に水平同期信号Ｈ・SYNC
を525個カウントして次の垂直同期信号Ｖ・
SYNCと一致すれば、それはNTSC方式のテレビ
ジヨン信号であると判定してチユーニング周波数
を固定する。

しかし、上記従来の方式では、アンテナ１に入
力されるテレビ電波が弱かつたり、外来雑音が多
い場合は、同期分離回路９の出力に同期信号以外
にノイズが出力されてしまう。従つて、NTSCテ
レビジヨン信号が受信されているにも拘らず、ｎ
進カウンタ１２のカウント値が正常値とは異なつ
たものとなり、テレビジヨン信号では無いと判定
される場合がある。これは逆に同期信号が欠落し
ている場合にも起きることである。また、チユー
ニング時間を短くする為に、チユーニングポイン
トを正規の位置から少しずれた所に設定する場合
にも、上記したようなテレビジヨン信号検出手段
を利用するシステムが考えられるが、同調点が少
しでもずれるとそれだけノイズの影響や同期信号
の欠落が発生し易くなり、検出精度が低下すると
いう問題があつた。

［考案の目的］本考案は上記実情に鑑みてなされたもので、同
期信号にノイズが重畳されている場合や同期信号
がある程度欠落していても、テレビジヨン信号に
おける同期信号を確実に検出し得る同期検出回路
を提供することを目的とする。

［考案の要点］本考案は、水平同期信号にロツクした水平
AFC（自動周波数制御）回路の出力パルスで水平
同期信号の有無をAFCパルスに同期したデータ
列に置換え、また、垂直同期信号にロツクした垂
直AFCパルスを遅延して作成したリセツト信号
で一定期間毎にリセツトされるｎ進カウンタによ
り、上記水平AFCパルスに同期したパルス列を
カウントし、一定以上のパルス列が入力されると
キヤリー信号を出力してそのキヤリー信号の有無
により同期信号の有無を判定するようにしたもの
である。

［考案の実施例］以下、図面を参照して本考案の一実施例を説明
する。第１図は本考案の一実施例による同期検出
回路の概略構成を示すブロツク図である。第１図
に示すようにアンテナ１、電子チユーナ２、IF
増幅回路３、ビデオ検波回路４、AFT検波回路
５、レベル比較器６、輝度信号処理回路７、クロ
マ信号処理回路８、同期分離回路９、復調回路１
０、チユーニング・コントローラ１３、PWM信
号変換回路１４、LPF１５、アツプキー１６、
ダウンキー１７までの構成は、上記第４図に示し
た従来の同期検出回路と同様の構成となつてい
る。

しかして、上記同期分離回路９により分離され
た複合Ｃ・SYNCは、水平同期分離回路２１、垂
直同期分離回路２２へ送られる。上記水平同期分
離回路２１及び垂直同期分離回路２２は、複合同
期信号Ｃ・SYNCから水平同期信号Ｈ・SYNC、
垂直同期信号Ｖ・SYNCをそれぞれ分離し、水平
AFC回路２３、垂直AFC回路２４へそれぞれロ
ツク信号として与える。上記水平AFC回路２３
は、電圧制御発振器及びPLL回路を主体として
構成され、水平同期信号Ｈ・SYNCにロツクした
水平AFCパルスHDを発生して信号検出部SD内
の遅延回路２５へ出力する。また、垂直AFC回
路２４は、水平AFC回路２３と同様の構成を有
し、垂直同期信号Ｖ・SYNCにロツクした垂直
AFCパルスVDを発生して遅延回路２６へ出力す
る。そして、上記遅延回路２５の遅延出力
HD′は、遅延回路２６に入力されると共に、Ｄ型
フリツプフロツプからなるＤラツチ回路２７のク
ロツク端子及びアンド回路２８に入力される。上
記Ｄラツチ回路２７は、上記同期分離回路９から
出力される複合同期信号Ｃ・SYNCを上記遅延回
路２５の出力信号HD′に同期ラツチし、アンド回
路２８に入力する。そして、このアンド回路２８
の出力は、ｎ進カウンタ２９へクロツクパルスと
して、また、上記遅延回路２６の遅延出力VD′が
ｎ進カウンタ２９にリセツト信号として送られ
る。上記ｎ進カウンタ２９は、アンド回路２８か
ら出力されるクロツクパルスをカウントし、キヤ
リー信号をＤラツチ回路３０に出力する。このＤ
ラツチ回路３０は、ｎ進カウンタ２９のキヤリー
出力を遅延回路２６の遅延出力VD′に同期してラ
ツチし、そのラツチ信号、つまり、同期検出信号
をロツク信号としてチユーニング・コントローラ
１３へ出力する。

次に上記実施例の主要部である信号検出部SD
内における水平AFC回路２３、垂直AFC回路２
４、遅延回路２５，２６、Ｄラツチ回路２７、ア
ンド回路２８、ｎ進カウンタ２９、Ｄラツチ回路
３０の詳細について第２図により説明する。遅延
回路２５は、インバータ２５１、抵抗Ｒ及びコン
デンサＣからなる積分回路２５２、インバータ２
５３により構成されており、水平AFC回路２３
からの水平AFCパルスHDを遅延し、その遅延出
力HD′を遅延回路２６、Ｄラツチ回路２７及びア
ンド回路２８へ入力する。Ｄラツチ回路２７は、
インバータ２７１及びＤ型フリツプフロツプ２７
２からなり、同期分離回路９から送られてくる複
合同期信号Ｃ・SYNCがインバータ２７１を介し
てフリツプフロツプ２７２のデータ入力端子Ｄに
入力され、遅延回路２５からの信号HD′がフリツ
プフロツプ２７２のクロツク端子CKに入力され
る。そして、フリツプフロツプ２７２のＱ出力が
アンド回路２８に入力され、このアンド回路２８
の出力がｎ進カウンタ２９のクロツク端子CKに
入力される。

一方、上記遅延回路２６は、インバータ２６
１，２６２、Ｄ型フリツプフロツプ２６３，２６
４、ナンド回路２６５からなり、垂直AFC回路
２４からの垂直AFCパルスVDがインバータ２６
１を介してフリツプフロツプ２６３の端子Ｄに入
力され、遅延回路２５の出力HD′がインバータ２
６２を介してフリツプフロツプ２６３，２６４の
クロツク端子CKに入力される。また、フリツプ
フロツプ２６３のＱ出力は、フリツプフロツプ２
６４の端子Ｄに入力され、このフリツプフロツプ
２６４の出力VD′がＤラツチ回路３０にクロツ
クパルスとして送られる。そして、フリツプフロ
ツプ２６３のＱ出力及びフリツプフロツプ２６４
の出力がナンド回路２６５を介してｎ進カウン
タ２９へリセツト信号として送られる。このｎ進
カウンタ２９は、キヤリー信号をＤラツチ回路３
０のＤ端子へ出力すると共に、インバータ２９１
を介して自己のカウント・イネーブル端子CEへ
入力する。上記Ｄラツチ回路３０は、ｎ進カウン
タ２９からのキヤリー信号を遅延回路２６の遅延
出力VD′に同期してラツチし、ロツク信号として
チユーニング・コントローラ１３へ出力する。

次に上記実施例の動作を説明する。アツプキー
１６あるいはダウンキー１７が操作されると、そ
のキー操作応じてチユーニング・コントローラ１
３がPWM信号変換回路１４及びLPF１５を介し
て電子チユーナ２のチユーニング周波数をアツプ
あるいはダウンさせる。そして、チユーニング・
コントローラ１３は、IF増幅回路３の出力に基
づきAFT検波回路５からレベル比較器６を介し
て送られてくるUP信号あるいはDOWN信号によ
り、チユーニングの反転や停止動作を行ない、指
定チヤンネルのテレビジヨン信号を受信する。ま
た、ビデオ検波回路４から出力されるビデオ信号
は、輝度信号処理回路７で輝度信号Ｙが取出され
ると共に、クロマ信号処理回路８及び復調回路１
０により色差信号Ｒ−Ｙ、Ｂ−Ｙに変換され、表
示駆動回路へ送られて画像表示される。

また一方、ビデオ検波回路４から出力されるビ
デオ信号は、同期分離回路９へ送られて複合同期
信号Ｃ・SYNCが分離され、更に水平同期分離回
路２１及び垂直同期分離回路２２により、水平同
期信号Ｈ・SYNCと垂直同期信号Ｖ・SYNCとに
分離されて、水平AFC回路２３、垂直AFC回路
２４へそれぞれ送られる。上記水平AFC回路２
３及び垂直AFC回路２４は、それぞれの入力同
期信号にロツクした水平AFCパルスHD、垂直
AFCパルスVDを作成し、それぞれ遅延回路２
５，２６へ出力する。この場合、水平AFC回路
２３で作成される水平AFCパルスHDは、入力の
水平同期信号Ｈ・SYNCに対してある位相差φで
ロツクする。この位相差φは、水平AFC回路２
３のループゲインμβ及び電圧制御発振器（図示
せず）のフリーラン発振周波数₀で決まるので、
ループゲインμβ及び発振周波数₀を決定すれば位
相差φも決まり、水平同期信号Ｈ・SYNCに対し
てある一定の位相差φを持つた水平AFCパルス
HDを出力することができる。そして、上記同期
分離回路９から出力される複合同期信号Ｃ・
SYNC、水平AFC回路２３から出力される水平
AFCパルスHD、及び垂直AFC回路２４から出力
される垂直AFCパルスVDが信号検出部SDへ送
られる。

以下、第２図に詳細を示す信号検出部SDの動
作を第３図のタイミングチヤートを参照して説明
する。信号検出部SDのＤラツチ回路２７に入力
される複合同期信号Ｃ・SYNCは、第３図Ａに示
すようにノイズや欠落を含んでいる。この信号Ａ
は、シユミツト特性を持つたインバータ２７によ
り反転された信号Ｂとなり、フリツプフロツプ２
７２のデータ入力端子Ｄに入力される。一方、水
平AFC回路２３で作成された水平AFCパルスHD
は、第３図Ｃに示すように水平同期信号に対して
ある一定の位相差を持つている。この水平AFC
パルスHDは、遅延回路２５によりτ時間遅延さ
れて第３図Ｄに示すHD′パルスとなる。この
HD′パルスは、第３図の破線拡大図に示すよう
に、その立上りが水平同期信号の略中央に位置す
るように上記遅延時間τが設定される。従つて、
上記インバータ２７１の出力信号Ｂは、遅延回路
２５から出力されるHD′パルス（信号Ｄ）の立上
りによりフリツプフロツプ２７にラツチされ、第
３図Ｅに示す信号となつてアンド回路２８に入力
される。この場合、第３図Ａに示す複合同期信号
Ｃ・SYNC中のノイズは、水平同期信号期間以外
で発生しているので取除かれる。また、水平同期
信号の欠落は、第３図Ｅに示すようにHD′パルス
と同じ周期だけローレベルとなり、欠落データと
なる。この場合、ｎ個の同期信号が連続して欠落
すれば、HD′パルス周期のｎ倍の期間ローレベル
となり、HD′パルスとのアンド（アンド回路２
８）をとることにより、第３図Ｆに示すように欠
落数を示すことができる。この場合、水平AFC
回路２３に設けられているPLL回路のLPF（（図
示せず）の時定数を１水平期間に対して充分に大
きく設定しておくと、多少のノイズや同期信号の
欠落に対しても水平AFCパルスHDの出力周期を
安定に保つことができる。従つて、HD′パルスの
ジツターをインバータ２７１から出力される同期
信号Ｂのハイレベル区間内に納めることができ
る。この結果、第３図Ａに示す同期信号の同期信
号以外にいくらノイズが含まれていても、フリツ
プフロツプ２７２の出力信号Ｅにはノイズが含ま
れない。たとえ同期信号期間内にノイズが混入し
た場合でも、ノイズとラツチのタイミングが一致
した場合だけ同期欠落時と同じ出力が得られるだ
けであるから、アンド回路２８の出力信号Ｆには
水平同期信号の数よりも多いパルスが出力される
ことはなく、同期信号欠落数に応じたパルス列が
次段のｎ進カウンタ２９へ送られる。

このｎ進カウンタ２９は、遅延回路２６から出
力される第３図Ｊに示すリセツトパルスＪによつ
てリセツトされると、その後、アンド回路２８の
出力パルスＦのカウントを開始し、ｎ個のパルス
Ｆをカウントした時にキヤリー信号Ｋを出力す
る。ｎ進カウンタ２９は、キヤリー信号Ｋを出力
すると、カウント・イネーブル端子CEに入力さ
れるインバータ２９１の出力がローレベルとなる
ため、次のリセツトパルスＪが与えられるまでカ
ウントを停止し、キヤリー信号Ｋを出力し続け
る。この場合、同期信号の欠落が多くなると、ｎ
進カウンタ２９はキヤリー信号Ｋを出力する前に
次のリセツトパルスＪが入力されてリセツト状態
となる。このためｎ進カウンタ２９からは、キヤ
リー信号が出力されることは無い。しかして、上
記ｎ進カウンタ２９から出力されるキヤリー信号
Ｋは、フリツプフロツプ２６４から出力される第
３図Ｉ示すVD′パルスの立上りでＤラツチ回路３
０にラツチされる。このＤラツチ回路３０のラツ
チ出力、つまり、検出出力は、ｎ進カウンタ２９
がリセツト後、次のリセツト信号が与えられるま
での期間にｎ個以上のデータ列が入力されるとハ
イレベルに、ｎ個未満であるとローレベルとな
り、同期信号の入力状態を知ることができる。

この場合、遅延回路２６から出力されるリセツ
トパルスＪは、垂直AFC回路２４から出力され
る垂直AFCパルスVDにより作成されており、フ
イールド単位でリセツトされる。従つて、ｎの値
を１フイールド期間の水平同期信号の個数
（NTSC方式では525／２個）よりも少ない、ある
値以上に設定しておくことにより、同期信号有り
の状態、つまり、テレビジヨン信号が受信されて
いる状態を検出することができる。また、このあ
る値はシステム構成により、ある程度の同期信号
欠落があつても良いように決定する。例えば第３
図では、ｎ進カウンタ２９のキヤリー出力Ｋが立
上がるのは、偶数フイールドでリセツトされてか
ら258個水平同期信号をカウントするタイミング
に設定してあるから、もし、このタイミングより
も前でキヤリー出力Ｋを立上げたとすれば、１フ
イールド期間内に許容する同期信号欠落数をｍと
して、ｎ＝258−ｍにより決定すれば良い。但し、偶数フイールド期
間では１個分ずれる。この場合、ｍの値をあまり
大きくとると、誤動作の原因となるので、システ
ムに合わせて適当な値に設定するのが望ましい。

また、垂直同期信号にも欠落が多くなると、垂
直AFC回路２４のロツクが外れ、垂直AFCパル
スVDがフリーランで出力されるが、フリーラン
の周期を１フイールドの周期に近く設定しておけ
ば、たとえ水平同期信号と非同期となつても、リ
セツトパルスＪとリセツトパルスＪの間隔は一定
となる。そして、こういう状態では、水平同期信
号の欠落が多くなつているので、問題なく同期信
号の入力状態を検出することができる。

なお、上記実施例では、NTSC方式のテレビジ
ヨン受像機に実施した場合について示したが、ｎ
の値を変えることにより、NTSC方式以外の方式
にも適用し得るものである。

［考案の効果］以上詳記したように本考案によれば、水平同期
信号にロツクした水平AFC（自動周波数制御）回
路の出力パルスで水平同期信号の有無をAFCパ
ルスに同期したデータ列に置換え、また、垂直同
期信号にロツクした垂直AFCパルスを遅延して
作成したリセツト信号で一定期間毎にリセツトさ
れるｎ進カウンタにより、上記水平AFCパルス
に同期したパルス列をカウントし、一定以上のパ
ルス列が入力されるとキヤリー信号を出力してそ
のキヤリー信号の有無により同期信号の有無を判
定するようにしたので、同期信号にノイズが重畳
されている場合や同期信号がある程度欠落してい
ても、テレビジヨン信号における同期信号を確実
に検出することができる。従つて、オートチユー
ニング・システムのチユーニング速度を上げる場
合にも、広い周波数範囲で同期信号の検出が可能
であるので、確実なチユーニング動作を行なわせ
ることができる。また、弱電界等において確実な
同期信号の検出が要求されるポータブル機器のチ
ユーニング・システムにも実施でき、この場合に
も大きな効果を発揮することができる。

【図面の簡単な説明】

第１図は本考案の一実施例による同期検出回路
の全体の構成を示すブロツク図、第２図は同実施
例における信号検出部の詳細を示すブロツク図、
第３図は同実施例の動作を説明するためのタイミ
ングチヤート、第４図は従来の同期検出回路に構
成を示すブロツク図である。２……電子チユーナ、３……IF増幅回路、５
……AFT検波回路、６……レベル比較器、９…
…同期分離回路、１３……チユーニング・コント
ローラ、１４……PWM信号変換回路、１５……
PWM信号変換回路、１５……LPF、２１……水
平同期分離回路、２２……垂直同期分離回路、２
３……水平AFC回路、２４……垂直AFC回路、
２５，２６……遅延回路、２７，３０……Ｄラツ
チ回路、２９……ｎ進カウンタ、SD……信号検
出部。

Claims

【実用新案登録請求の範囲】

水平同期信号にロツクした水平AFCパルスを
発生する水平AFC回路と、垂直同期信号にロツ
クした垂直AFCパルスを発生する垂直AFC回路
と、上記水平AFC回路から出力される水平AFC
パルスを遅延する第１の遅延回路と、上記垂直
AFC回路から出力される垂直AFCパルスを遅延
する第２の遅延回路と、上記第１の遅延回路の出
力信号に同期して複合同期信号をラツチするラツ
チ回路と、このラツチ回路のラツチ出力と上記第
１の遅延回路の出力信号との一致を検出してカウ
ントし、各フイールド毎にリセツトされるｎ進カ
ウンタと、このｎ進カウンタの出力信号を上記第
２の遅延回路の出力に同期してラツチし、同期検
出信号として出力する第２のラツチ回路とを具備
したことを特徴とする同期検出回路。