JPS5918894B2 - デジタル位相同期回路 - Google Patents

Description

【発明の詳細な説明】 本発明はデジタルデータシステム特に磁気ディスク装置
や磁気ドラム装置等の磁気記憶装置において、データを
記録、再生する際に用いられるデジタル位相同期回路に
関する。

従来磁気記憶装置等に用いられるデジタル位相同期回路
は入力パルス列が常に連続（等間隔）ではない為、入力
パルスの到来時のみ入力パルスとクロックパルスとの位
相差を検出し、入力パルスの到来時以外ではその位相差
検出を零とする位相差検出器を使用している。

したがって、入力パルス列に位相同期可能なりロックパ
ルスの周波数は単一ではな（、目的とするクロックパル
スの周波数以外にも位相同期出来うる周波数が存在する
。

その為このデジタル位相同期回路の周波数引込み範囲（
位相同期により引込まれる入力パルスの基本繰り返し周
波数範囲を示す）は当然制約をうけ限定される。

従って本発明の目的は、周波数引込み範囲をより拡大で
き、目的とするクロックパルスに確実に同期することが
可能なデジタル位相同期回路を提供することにある。

本発明によれば、デジタル位相同期回路の位相差検出動
作を、初期状態においては連続するパルス列を有する入
力パルスと出力であるクロックパルスとを比較して目的
とする周波数に同期させる第一の位相差検出器によって
行なわせ、第一の位相差検出器による同期確立後は、パ
ルス列が常に連続ではない入力パルス列（磁気記憶装置
等に特有な入力パルス列）に対しても位相差検出が正常
に行なえる第二の位相差検出器によって行なわせること
を特徴とする位相同期回路が得られる。

すなわち、磁気記憶装置等に用いられる位相同期回路で
は入力パルス列が常に連続（等間隔）ではないが、周波
数引込み時には連続するパルス列を位相同期回路に供給
する場合が多いので、周波数引込み時には上記連続する
パルス列を第一の位相差検出回路に供給しておおまかな
周波数を確立し、その後不連続な入力パルス列に対して
も正常に出力であるクロックパルスとの位相差を検出で
きる第二の位相差検出器に切り換えることにより、目的
とするクロック周波数以外の周波数（Ｌの周波数等）へ
引込もうとする条件を排除し、且つ周波数引込み後位相
検出動作は周波数引込み後の周波数に位相同期を持続さ
せることのできるデジタル位相同期回路が得られる。

次に本発明の実施例について図面を参照して説明する。

第１図に本発明による位相同期回路の基本的ブロツ図を
示す。

第１図において位相差検出器１０は位相差検出器１１に
よる同期周波数確立後に不連続なパルス列を含む磁気記
憶装置からの入力パルスＳ１（データ信号、サーボパル
ス等）とクロックパルスＳ１０との位相差を検出し、遅
れ位相の時Ｓ２にまた進み位相の時Ｓ３にそれぞれ位相
差に比例する出力を発生する検出器で、位相差検出器１
１は位相同期回路の立上げ時に、周波数が目的とする周
波数と大きく異なっている可能性のあるクロックパルス
Ｓ１０と連続したパルス列を有する入力パルスＳ１どの
位相差を検出し、遅れ位相の時Ｓ４にまた進み位相の時
Ｓ５にそれぞれ位相差に比例する出力を発生する検出器
である。

切換回路１２は位相差検出回路１０および１１で検出さ
れた位相差信号Ｓ２．Ｓ３とＳ４．Ｓ５を切換信号Ｓ１
１によって切り換える回路であり、差動増幅器１３は遅
れ位相差信号Ｓ６と進み位相差信号Ｓ７を合成し、位相
差信号Ｓ８を発生する増幅器であり、直流増幅器（時定
数回路）１４は位相差信号Ｓ８を電圧制御発振器１５を
制御する信号Ｓ９に変換するものである。

第２図に第１図に示した位相差検出器１０を示し、この
位相差検出器１０はナンド回路２０゜２１と強制リセッ
ト可能なりタイプポジティグエツジフリップフロップ２
２，２３とにより構成され、入力パルスＳ１がナンド回
路２０とフリップフロップ２３のＤおよびＲ端子に入力
されるように接続され、且つ、クロックパルスＳ１０が
ナン）”ＩＭ路２１とフリップフロップ２２のＤおよび
Ｒ端子に入力されるように接続されている。

この位相差検出器１０は第４図に示すように、たとえば
、クロックパルスＳ１０の周波数が入力パルスＳ１の周
波数よりも低い（位相的に言えば遅延）状態での動作を
説明すると、フリップフロップ２３はクロックパルスＳ
１０のタイミンクｂの時点でナンド回路２１を介したパ
ルスが端子Ｔに供給され、その状態がセット状態になり
、次に入力パルスＳ１がタイミングＣの時点で、端子り
と端子Ｒに入力され、リセット状態になり、フリップフ
ロップ２３の出力としてはパルスＳ３が進みパルスとし
て発生する。

なお、フリップフロップ２２は入力パルスＳ１のタイミ
ングａの時点で通常はセットされるが、クロックパルス
Ｓ１０はフリップフロップ２２の端子りおよびＲにハイ
レベル信号を供給していないので出力パルスＳ２は発生
しない。

すなわち、この位相差検出器１０はクロックパルスＳ１
０のタイミング時点すと入力パルスＳ１のタイミング時
点Ｃどの位相が比較され、出力パルスＳ３の進みパルス
が発生スる。

次に第３図において第１図に示した位相差検出器１１は
、ナンド回路３Ｌ３２と遅延回路３３゜３４およびフリ
ップフロップ３５．３６により構成されている。

なお、フリップフロップ３５゜３６は各入力端子Ｓに入
力されるパルスの立上りタイミングでセットし、端子Ｒ
１に人力されるパルスの立上りタイミングおよび入力端
子Ｒ２に入カスるハイレベルのパルスでリセットする回
路である。

第４図を参照すると、位相検出器１１において、入力パ
ルスＳ１は、タイミングａの時点で立下り、ナンド回路
３１を介してフリップフロップ３５のＳ端子に供給され
る。

フリップフロップ３５はこれによりセット状態になり、
出力パルスＳ４をハイレベルにする。

次にフロックパルスＳ１０がタイミングｂの時点で立下
ると、ナンド回路３２を介してフリップフロップ３６の
Ｓ端に供給されてフリップフロップ３６をセット状態に
する。

これによってフリップフロップ３６の出力をＲ２端子に
入力しているフリップフロップ３５をリセット状態にし
、出力パルスＳ４をロウレベルにし、パルスＳ４が遅れ
パルスとして送出される。

又、位相差検出器１１は入力パルスＳ１がタイミングｄ
の時点で立下ると、このパルスＳ１をナンド回路３１を
介してフリップフロップ３５のＳ端子に供給し、フリッ
プフロップ３５の状態をセット状態にし、次にクロック
パルスＳ１０がタイミングｅの時点で立下ると、このパ
ルスＳ１０を前述と同様ナンド回路３２を介して、フリ
ップフロップ３６のＳ端子に供給され、出力パルスＳ４
を遅れパルスとして送出する。

一方、フリップフロップ３６は入力パルスＳ１がロウレ
ベルであり、そのパルスがナンド回路３１および遅延回
路３４を介してフリップフロップ３６の端子Ｒ１に供給
されているので、クロックパルスＳ１０がタイミングｅ
の時点で端子Ｓに入力されてもリセット状態のままであ
り、出力パルスＳ５はロウレベルの状態を保持する。

次に、位相差検出器１０と１１の動作の相異を明確にす
るため、第４図において、入力パルスＳ１のパルスｐ１
が欠落した時の動作を説明する。

このようなパルスの欠落は磁気記憶装置からの入力パル
スにおいてしばしば発生することであるが、位相同期回
路はこの欠落パルスを無視し、クロックパルスＳ１０の
周波数を前回の補正で得られた周波数に保持してお（必
要がある。

位相同期回路１０においては、パルスｐ１が破線のよう
に欠落すると、フリップフロップ２２はタイミングｄ十
１までセットされないのでパルスｐ２は発生しない。

また、フリップフロップ２３は、タイミングｅの時点で
端子Ｔにハイレベルが印加されるが、端子Ｒに入力され
るパルスＳ１はローレベルなのでリセットされたままで
あり、進みパルスＳ３も発生しない。

従って、直流増幅器（時定数回路）１４には位相差信号
Ｓ８は人力されず、周波数の変更は行なわれない。

これに対して、位相差回路１１においては、遅れパルス
Ｓ４としてパルスｐ３は発生されないが、タイミングｅ
でのクロックパルスＳ１０とタイミングｄ＋１での入力
パルスＳ１との比較を行なうことになる。

従って進みパルスＳ５としてパルスｐ４を送出する。

これ以後もクロックパルスＳ１０の方が入力パルスＳ１
よりも進んでいると判断して進みパルスｐ５・・・・・
・を発生することになる。

この進みパルスは時定数回路１４に非常に犬きな進み位
相差として与えられてしまい、結果としてクロックパル
スＳ１０はその周波数を大きく減少させられてしまい、
入力パルスＳ１との周波数と全く同期しないものとなっ
てしまう。

以上の説明から、入力パルスＳ１としてしばしば欠落の
あるパルスを入力し、適当な周波数のクロックパルスＳ
１０を作成するときには、位相差検出器１０を使用すれ
ばよいことがわかる。

次に位相差検出器１ｏ、ｉｉは前述したごとく各々動作
するが、周波数引込み範囲の限界をこえた場合について
第５図により説明する。

位相同期回路の立上げ時には、入力パルスＳ１として第
５図に示すような目的とする周波数を有する連続したパ
ルスを供給し、立上げ時のクロックパルスＳＩＯの周波
数設定を行なうのが通常である。

この時点で電圧制御発振器１５からは、第５図に示すよ
うなパルスＳ１のほぼ因の周波数（位相差検出器１０の
検出範囲を超えた周波数）のクロックパルスＳＩＯが発
生している可能性がある。

この時にクロックパルスＳ１０の周波数補正を位相差検
出器１０で行なおうとすれば、位相差検出器１０はフリ
ップフロップ２２．２３が入力パルスＳ１およびクロッ
クパルスＳ１０がタイミングｆの時点で同時に入力する
と、その出力端子にそれぞれ遅れ位相差のパルスＳ２お
よび進み位相差のパルスＳ３が瞬間的に同時に送出され
るので、位相差が検出されず本同期回路としては目的と
するクロック周波数に同期できないことになる。

したがって、本同期回路では周波数引込み時に切換信号
Ｓ１１により位相差検出器１１を使用する。

位相差検出器１１は、タイミングｆ−１の人力パルスＳ
１とタイミングｆのクロックパルスＳ１０とを比較し、
パルスｐ６・・・・・・を遅れパルスＳ４として送出す
るので時定数回路１４はクロックパルスＳ１０の周波数
を増加させることが可能となり、結果としてクロックパ
ルスＳ１０の周波数を入力パルスＳ１の周波数に近づけ
ていくことができる。

すなわち、位相差検出回路１１は、目的とするクロック
周波数以外の周波数に引込もうとする条件を排除し、そ
れに伴なう周波数引込み範囲の限界を超える周波数引込
み範囲を持つという利点を持っている。

以上の説明のように、連続するパルスが入力パルスＳ１
として入力される位相同期回路の立上げ時には位相差検
出器１１を使用し、ある程度同期が確立され、磁気記憶
装置からの不連続なパルスを人力パルスＳ１として入力
する時には位相差検出器１０を使用することによって、
位相同期回路の引込み周波数の範囲を拡げ、かつ不連続
なパルスに対しても適正なりロックパルスを発生する位
相同期回路を得ることができる。

本発明の一実施例では入力パルスの到来時のみ位相差を
検出する位相差検出器と入力パルスおよびクロックパル
スの到来毎に位相差を検出する位出する位相差検出器そ
れぞれ別の回路で示したが、単一回路で両特性を持つ位
相差検出器を構成し、切換信号により切換えることも可
能である。

本発明は以上説明したように通常連続する（等間隔）の
入力が得られないディジタル位相同期回路において位相
差検出器の動作状態を切り換えることにより、周波数引
込み範囲をより拡大出来る効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図および第３
図は本発明に用いられる位相差検出器を示す図、第４お
よび第５図は第２図および第３図に示す位相差検出器の
タイムチャートを示す図である。 １０．１１・・・・・位相差検出器、１２・・・・・・
切換回路、１３・・・・・・差動増幅器、１４・・・・
・・時定数回路、直流増幅器、１５・・・・・・電圧制
御発振器、Ｓｌ・・・・・・入力パルス、Ｓ２ 、Ｓ４
、Ｓ６・・・・・・遅れ位相差信号、Ｓ３ 、Ｓ５
、Ｓ７・・・・・・進み位相差信号、Ｓ１０・・・・・
・クロックパルス、２０，２１．３１ 。 ３２・・・・・・ナンド回路、２２．２３・・・・・・
Ｄタイプセットリセットフリップフロップ、３３，３４
・・・・・・遅延回路、３５，３６・・・・・・セット
リセットフリップフロップ。

Claims (1)

【特許請求の範囲】
1. １ 人力パルスに同期したクロックパルスを発生するデ
   ジタル位相同期回路において、単一周波数のみに対して
   位相差を検出する第一の位相差検出手段と、不連続なパ
   ルス列に対して位相差を検出する第二の位相差検出手段
   とを有し、前記位相同期回路の周波数初期設定時には前
   記第一の位相差検出手段を使用し、前記第一の位相差検
   出手段による周波数確立後には前記第二の位相差検出手
   段に切換えて前記クロックパルスを発生することを特徴
   とするデジタル位相同期回路。