JPH03277075A - 水平同期信号処理回路 - Google Patents
水平同期信号処理回路Info
- Publication number
- JPH03277075A JPH03277075A JP2078171A JP7817190A JPH03277075A JP H03277075 A JPH03277075 A JP H03277075A JP 2078171 A JP2078171 A JP 2078171A JP 7817190 A JP7817190 A JP 7817190A JP H03277075 A JPH03277075 A JP H03277075A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- synchronizing signal
- signal
- synchronization signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 239000002131 composite material Substances 0.000 claims abstract description 19
- 238000003780 insertion Methods 0.000 claims abstract description 12
- 230000037431 insertion Effects 0.000 claims abstract description 12
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 230000010355 oscillation Effects 0.000 abstract description 5
- 238000000605 extraction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テレビジョン受像機における水平同期信号処
理回路に関する。
理回路に関する。
従来、この種の水平同期信号処理回路は、第３図に示す
ようにコンポジット（複合）同期信号入力端子１は、位
相検出部５と同期／非同期検出部９に接続され、この位
相検出部５の出力は、ローパスフィルタ（以下ＬＰＦと
いう）６に入力され、このＬＰＦ６の出力はｎｆｌ（Ｖ
ｃＯ７に入力され、このｎ ｆ ＨＶ ＣＯ７の出力は
、水平分周部８に接続されている。この水平分周部８の
第１の出力はゲート１１に入力され、その第２の出力は
同期／非同期検出部９に入力され、その第３の出力は垂
直分周部］０に入力され、その第４の出力はＨＤ出力端
子３に接続されている。垂直同期入力端子２は、垂直分
周部１０に接続され、この垂直分周部１０の出力は、ゲ
ートに入力されている。また、同期／非同期検出部９の
第１の出力は位相検出に入力され、その第２の出力はゲ
ート１１に入力され、その第３の出力はＬＰＦ６に入力
されている。すなわち、位相検出部５と、ＬＰＦ６と、
ｎ ｆ ｏ Ｖ ＣＯ７と、水平分周部８と、ゲート１
１とによって、水平同期の位相同期ループを精成してい
る。
ようにコンポジット（複合）同期信号入力端子１は、位
相検出部５と同期／非同期検出部９に接続され、この位
相検出部５の出力は、ローパスフィルタ（以下ＬＰＦと
いう）６に入力され、このＬＰＦ６の出力はｎｆｌ（Ｖ
ｃＯ７に入力され、このｎ ｆ ＨＶ ＣＯ７の出力は
、水平分周部８に接続されている。この水平分周部８の
第１の出力はゲート１１に入力され、その第２の出力は
同期／非同期検出部９に入力され、その第３の出力は垂
直分周部］０に入力され、その第４の出力はＨＤ出力端
子３に接続されている。垂直同期入力端子２は、垂直分
周部１０に接続され、この垂直分周部１０の出力は、ゲ
ートに入力されている。また、同期／非同期検出部９の
第１の出力は位相検出に入力され、その第２の出力はゲ
ート１１に入力され、その第３の出力はＬＰＦ６に入力
されている。すなわち、位相検出部５と、ＬＰＦ６と、
ｎ ｆ ｏ Ｖ ＣＯ７と、水平分周部８と、ゲート１
１とによって、水平同期の位相同期ループを精成してい
る。
次に、この回路の動作について説明する。位相検出部５
に入力されるコンポジット同期信号は、水平同期信号と
垂直同期信号とからなる複合同期信号である。ｎｆＨＶ
ｃ○７の発振出力は、水平分周部８によって１ ／ ｎ
に分周されたのち、ゲート１１を通って位相検出部５に
入力され、入力端子］からのコンポジット同期信号と位
相比較される。位相検出部５の出力は、この位相比較に
よって生じた位相誤差電圧であり、ＬＰＦ６を通ったの
ちにｎｆＨＶｃＯ７に帰還され、その結果入力のコンポ
ジット同期信号と、水平分周部８の出力であるＨＤ出力
パルスとが同期することになる。
に入力されるコンポジット同期信号は、水平同期信号と
垂直同期信号とからなる複合同期信号である。ｎｆＨＶ
ｃ○７の発振出力は、水平分周部８によって１ ／ ｎ
に分周されたのち、ゲート１１を通って位相検出部５に
入力され、入力端子］からのコンポジット同期信号と位
相比較される。位相検出部５の出力は、この位相比較に
よって生じた位相誤差電圧であり、ＬＰＦ６を通ったの
ちにｎｆＨＶｃＯ７に帰還され、その結果入力のコンポ
ジット同期信号と、水平分周部８の出力であるＨＤ出力
パルスとが同期することになる。
また、水平同期信号と垂直同期信号とでは、周波数差が
あるため、通常垂直同期期間に、位相誤差が大きく生じ
るためこの期間ゲート１１によって、水平分周部８の出
力を位相検出部５へ入力させないようにして、位相検出
を禁止させてこの期間の位相誤差を小さくしている。
あるため、通常垂直同期期間に、位相誤差が大きく生じ
るためこの期間ゲート１１によって、水平分周部８の出
力を位相検出部５へ入力させないようにして、位相検出
を禁止させてこの期間の位相誤差を小さくしている。
この従来の水平同期信号処理回路は、垂直同期信号期間
にその位相検出動作を禁止しているため、ｎ ｆ ｓ
Ｖ ＣＯ７のフリーランニング周波数が、水平同期周波
数とすれた場合、垂直同期期間に、ｎ ｆ 、４Ｖ Ｃ
Ｏ７の発振周波数がフリーランニング周波数に移ろうと
して、本来の水平同期信号との位相がずれてしまい、次
の水平同期信号期間に、位相検出部の出力が乱れ、その
結果水平分周部８の出力に、ジッタとして表れてしまう
という開題点があった。
にその位相検出動作を禁止しているため、ｎ ｆ ｓ
Ｖ ＣＯ７のフリーランニング周波数が、水平同期周波
数とすれた場合、垂直同期期間に、ｎ ｆ 、４Ｖ Ｃ
Ｏ７の発振周波数がフリーランニング周波数に移ろうと
して、本来の水平同期信号との位相がずれてしまい、次
の水平同期信号期間に、位相検出部の出力が乱れ、その
結果水平分周部８の出力に、ジッタとして表れてしまう
という開題点があった。
本発明の目的は、このような問題を解決し、水平同期信
号の位相ずれを除き、表示画面を安定化させた水平同期
信号処理回路を提供することにある。
号の位相ずれを除き、表示画面を安定化させた水平同期
信号処理回路を提供することにある。
本発明の精成は、制御電圧によりテレビジョン信号の水
平同期周波数のｎ倍の周波数を発振するＶＣＯと、この
ＶＣＯの出力を１ ／ ｎ分周して水平分周信号および
水平分周同期パルスを出力する水平分周部と、この水平
分周部の分周信号とテレビジョン信号の複合同期信号と
の位相比較を行う位相検出部と、この位相検出部の位相
検出出力を位相誤差電圧として前記制御電圧に変換する
ローパス・フィルタと、テレビジョン信号の垂直同期信
号のある垂直同期信号期間を検出する垂直分周部とを含
む水平同期信号処理回路において、前記垂直同期信号期
間に前記複合同期信号の垂直同期信号を前記水平分周同
期パルスと入れかえる挿入回路を、前記複合同期信号の
入力端に付加することによって、前記位相検出部にテレ
ビジョン信号の全期間水平同期信号を入力させるように
したことを特徴とする。
平同期周波数のｎ倍の周波数を発振するＶＣＯと、この
ＶＣＯの出力を１ ／ ｎ分周して水平分周信号および
水平分周同期パルスを出力する水平分周部と、この水平
分周部の分周信号とテレビジョン信号の複合同期信号と
の位相比較を行う位相検出部と、この位相検出部の位相
検出出力を位相誤差電圧として前記制御電圧に変換する
ローパス・フィルタと、テレビジョン信号の垂直同期信
号のある垂直同期信号期間を検出する垂直分周部とを含
む水平同期信号処理回路において、前記垂直同期信号期
間に前記複合同期信号の垂直同期信号を前記水平分周同
期パルスと入れかえる挿入回路を、前記複合同期信号の
入力端に付加することによって、前記位相検出部にテレ
ビジョン信号の全期間水平同期信号を入力させるように
したことを特徴とする。
本発明において、ｎ＝３２とすることができる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図、第２図はその
タイミング図である。本実施例は、第３図のゲート部１
１に代って挿入回路４が設けられている。この挿入回路
４は、同期／非同期検出部５と共に入力端子１に接続さ
れ、挿入回路４の出力は位相検出部５に入力され、この
位相検出部５の出力はＬＰＦ６に入力され、このＰ Ｌ
Ｆ ６の出力はｎｆｕＶｃ○７の出力は水平分周部８
に入力されている。この水平分周部８の第１の出力は、
同期／非同期検出部９に入力され、この水平分周部２の
第２の出力は位相検出５に入力され、その第３の出力は
垂直分周部１０に入力され、その第４の出力はＨＤ出力
端子３に接続され、かつ挿入回路４に接続されている。
タイミング図である。本実施例は、第３図のゲート部１
１に代って挿入回路４が設けられている。この挿入回路
４は、同期／非同期検出部５と共に入力端子１に接続さ
れ、挿入回路４の出力は位相検出部５に入力され、この
位相検出部５の出力はＬＰＦ６に入力され、このＰ Ｌ
Ｆ ６の出力はｎｆｕＶｃ○７の出力は水平分周部８
に入力されている。この水平分周部８の第１の出力は、
同期／非同期検出部９に入力され、この水平分周部２の
第２の出力は位相検出５に入力され、その第３の出力は
垂直分周部１０に入力され、その第４の出力はＨＤ出力
端子３に接続され、かつ挿入回路４に接続されている。
垂直同期信号入力端子２は、垂直分周部１０に接続され
、この垂直分周部１０の出力は挿入回路４に接続されて
いる。この挿入回路４の出力は、位相検出部５に接続さ
れている。また、同期／非同期検出部９の第１の出力は
位相検出部５に入力され、その第２の出力はＬＰＦ６に
入力されている。
、この垂直分周部１０の出力は挿入回路４に接続されて
いる。この挿入回路４の出力は、位相検出部５に接続さ
れている。また、同期／非同期検出部９の第１の出力は
位相検出部５に入力され、その第２の出力はＬＰＦ６に
入力されている。
次に、この回路の動作について説明する。位相検出部５
に入力されるコンポジット（複合）同期信号Ａは、水平
同期信号と垂直同期信号の複合同期信号である。この回
路では、垂直同期信号（２）をトリガとする垂直分周部
１０の垂直信号抜取パルスＢの期間に水平分周部８の分
周出力信号Ｃを計数し、その垂直同期信号期間（Ｂ）に
コンポジット同期信号Ａの垂直同期信号と、ｎｆ。
に入力されるコンポジット（複合）同期信号Ａは、水平
同期信号と垂直同期信号の複合同期信号である。この回
路では、垂直同期信号（２）をトリガとする垂直分周部
１０の垂直信号抜取パルスＢの期間に水平分周部８の分
周出力信号Ｃを計数し、その垂直同期信号期間（Ｂ）に
コンポジット同期信号Ａの垂直同期信号と、ｎｆ。
■Ｃ○の発振出力を１ ／ ｎ分周した水平分周出力Ｃ
とを入れかえることによって、コンポジット同期信号Ａ
を擬似的に、水平同期信号のみにしてテレビジョン信号
の全期間に位相検出を行い、垂直同期信号期間のジッタ
を低減している。
とを入れかえることによって、コンポジット同期信号Ａ
を擬似的に、水平同期信号のみにしてテレビジョン信号
の全期間に位相検出を行い、垂直同期信号期間のジッタ
を低減している。
なお、本実施例では、ｎ−３２として約５００ＫＨｚの
ＶＣＯ７とし、１／３２の水平分周部８からの分周出力
からＨＤパルスＣが容易に作り出せるようにしている。
ＶＣＯ７とし、１／３２の水平分周部８からの分周出力
からＨＤパルスＣが容易に作り出せるようにしている。
以上説明したように本発明は、ｎｆｏＶｃｏ発振出力を
１ ／ ｎ分周したのちに位相検出回路で、コンポジッ
ト同期信号と、位相比較し、その誤差電圧をｎｆｕＶｃ
○に帰還させる位相同期ループにおいて、そのコンポジ
ット同期信号の垂直信号を１１０分周した水平分周出力
に入れかえる挿入回路を付加したことにより、テレビ信
号の全期間にわたって、位相検出を行うため、垂直同期
信号期間のジッタを低減できるという効果を有する。
１ ／ ｎ分周したのちに位相検出回路で、コンポジッ
ト同期信号と、位相比較し、その誤差電圧をｎｆｕＶｃ
○に帰還させる位相同期ループにおいて、そのコンポジ
ット同期信号の垂直信号を１１０分周した水平分周出力
に入れかえる挿入回路を付加したことにより、テレビ信
号の全期間にわたって、位相検出を行うため、垂直同期
信号期間のジッタを低減できるという効果を有する。
例えば、従来の回路では、ジッタレベルか約４０ｎＳｅ
ｃあるのに対し、本発明の回路ては５〜６ｎＳｅｃにジ
ッタレベルを低減することか出来た。
ｃあるのに対し、本発明の回路ては５〜６ｎＳｅｃにジ
ッタレベルを低減することか出来た。
第１図は本発明の一実施例のブロック図、第２図は第１
図の動作を説明するタイミング図、第３図は従来の水平
同期信号処理回路の一例のブロック図である。 １・・・コンポジット同期信号入力端子、２・・垂直同
期信号入力端子、３・・・ＨＤ出力端子、４・・・挿入
回路、５・・・位相検出部、６・・・ローパス・フィル
タ（ＬＰＦ） 、７・”ｎｆ）Ｉ ＶＣＯ１８・・・水
平分周部、９・・・同期／非同期検出部、１０・・垂直
分周部、１１・・・ゲート。
図の動作を説明するタイミング図、第３図は従来の水平
同期信号処理回路の一例のブロック図である。 １・・・コンポジット同期信号入力端子、２・・垂直同
期信号入力端子、３・・・ＨＤ出力端子、４・・・挿入
回路、５・・・位相検出部、６・・・ローパス・フィル
タ（ＬＰＦ） 、７・”ｎｆ）Ｉ ＶＣＯ１８・・・水
平分周部、９・・・同期／非同期検出部、１０・・垂直
分周部、１１・・・ゲート。
Claims (1)
- 【特許請求の範囲】 １、制御電圧によりテレビジョン信号の水平同期周波数
のｎ倍の周波数を発振するＶＣＯと、このＶＣＯの出力
を１／ｎ分周して水平分周信号および水平分周同期パル
スを出力する水平分周部と、この水平分周部の分周信号
とテレビジョン信号の複合同期信号との位相比較を行う
位相検出部と、この位相検出部の位相検出出力を位相誤
差電圧として前記制御電圧に変換するローパス・フィル
タと、テレビジョン信号の垂直同期信号のある垂直同期
信号期間を検出する垂直分周部とを含む水平同期信号処
理回路において、前記垂直同期信号期間に前記複合同期
信号の垂直同期信号を前記水平分周同期パルスと入れか
える挿入回路を、前記複合同期信号の入力端に付加する
ことによって、前記位相検出部にテレビジョン信号の全
期間水平同期信号を入力させるようにしたことを特徴と
する水平同期信号処理回路。 ２、ｎ＝３２である請求項１記載の水平同期信号処理回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078171A JPH03277075A (ja) | 1990-03-27 | 1990-03-27 | 水平同期信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078171A JPH03277075A (ja) | 1990-03-27 | 1990-03-27 | 水平同期信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03277075A true JPH03277075A (ja) | 1991-12-09 |
Family
ID=13654498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2078171A Pending JPH03277075A (ja) | 1990-03-27 | 1990-03-27 | 水平同期信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03277075A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08111789A (ja) * | 1994-09-28 | 1996-04-30 | Internatl Business Mach Corp <Ibm> | 水平同期信号安定化方法及び装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174498U (ja) * | 1985-04-22 | 1986-10-30 |
-
1990
- 1990-03-27 JP JP2078171A patent/JPH03277075A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174498U (ja) * | 1985-04-22 | 1986-10-30 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08111789A (ja) * | 1994-09-28 | 1996-04-30 | Internatl Business Mach Corp <Ibm> | 水平同期信号安定化方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483361B1 (en) | Lock detector for determining phase lock condition in PLL on a period-by-period basis according to desired phase error | |
| JPH08307730A (ja) | 同期信号発生回路 | |
| JP2928255B2 (ja) | ライン同期信号検出回路 | |
| US6166606A (en) | Phase and frequency locked clock generator | |
| CN107154800B (zh) | 一种锁相环失锁的检测系统及检测方法 | |
| US5563531A (en) | Digital phase comparator | |
| US4224639A (en) | Digital synchronizing circuit | |
| JPH03277075A (ja) | 水平同期信号処理回路 | |
| US6222590B1 (en) | Phase-locked loop circuit | |
| JPS5957530A (ja) | 位相同期回路 | |
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| JPH0349319A (ja) | 同期検出方式 | |
| JP3519247B2 (ja) | 同期信号発生装置 | |
| JPH10285427A (ja) | 垂直同期回路 | |
| JP2962391B2 (ja) | Ｐｌｌ回路 | |
| JPH05207324A (ja) | 水平同期信号処理回路 | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JP2506649B2 (ja) | 垂直同期装置 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| JP3439369B2 (ja) | Ｐｌｌ回路 | |
| JPH07105932B2 (ja) | Ｔｖ用同期コントローラ | |
| JP2994021B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JP2004215003A (ja) | 水平同期信号生成回路及び水平同期信号生成装置 | |
| JP2696910B2 (ja) | 水平同期回路 | |
| JPH04301926A (ja) | Ｐｌｌ回路 |