JP2004215003A - 水平同期信号生成回路及び水平同期信号生成装置 - Google Patents
水平同期信号生成回路及び水平同期信号生成装置 Download PDFInfo
- Publication number
- JP2004215003A JP2004215003A JP2003000063A JP2003000063A JP2004215003A JP 2004215003 A JP2004215003 A JP 2004215003A JP 2003000063 A JP2003000063 A JP 2003000063A JP 2003000063 A JP2003000063 A JP 2003000063A JP 2004215003 A JP2004215003 A JP 2004215003A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- horizontal synchronizing
- leading edge
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronizing For Television (AREA)
Abstract
【課題】内部水平同期信号と水平同期信号との間に位相のずれやジッターが生じるのを防止することができる水平同期信号生成回路を提供すること。
【解決手段】本発明では、内部水平同期信号に基づいて生成した中間信号を用いて波形整形回路で水平同期信号を生成し出力する水平同期信号生成回路において、前記波形整形回路は、前記内部水平同期信号の前縁に同期させた前記水平同期信号を生成すべく構成することにした。
【選択図】 図１
【解決手段】本発明では、内部水平同期信号に基づいて生成した中間信号を用いて波形整形回路で水平同期信号を生成し出力する水平同期信号生成回路において、前記波形整形回路は、前記内部水平同期信号の前縁に同期させた前記水平同期信号を生成すべく構成することにした。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、水平同期信号生成回路及び水平同期信号生成装置に関するものである。
【０００２】
【従来の技術】
従来より、テレビジョン受像機やモニタ受像機などの受像機は、映像信号と同期信号とを含む複合映像信号から水平同期信号と垂直同期信号と映像信号とをそれぞれ生成し、水平同期信号に基づいて水平方向の同期をとるとともに、垂直同期信号に基づいて垂直方向の同期をとりながら、映像信号を再生している。
【０００３】
その際に、受像機は、水平同期信号生成回路を用いて複合映像信号から水平同期信号を生成している。
【０００４】
かかる水平同期信号生成回路としては、図１３に示す構成のものが知られている。すなわち、水平同期信号生成回路１０１は、複合映像信号から分離した内部水平同期信号Ｓ１０１に基づいて中間信号Ｓ１０２を生成するためのＰＬＬ回路１０２と、同ＰＬＬ回路１０２で生成した中間信号Ｓ１０２に基づいて水平同期信号Ｓ１０３を生成し出力するための波形整形回路１０３とで構成している。
【０００５】
ここで、ＰＬＬ回路１０２は、位相誤差信号生成回路１０４とフィルター回路１０５と電圧制御型発振回路１０６と分周回路１０７とを閉ループ状に接続している。
【０００６】
そして、ＰＬＬ回路１０２は、位相誤差信号生成回路１０４で内部水平同期信号Ｓ１０１と中間信号Ｓ１０２とを比較することによって両信号Ｓ１０１，Ｓ１０２の位相差を示す位相誤差信号Ｓ１０４を生成し、同位相誤差信号Ｓ１０４をフィルター回路１０５で平滑化することによって電圧制御信号Ｓ１０５を生成し、同電圧制御信号Ｓ１０５の電圧に応じた周波数で発振する基準信号Ｓ１０６を電圧制御型発振回路１０６で生成し、同基準信号Ｓ１０６の周波数を分周回路１０７で１／３２に分周することによって中間信号Ｓ１０２を生成している。
【０００７】
また、波形整形回路１０３は、中間信号Ｓ１０２で内部のコンデンサーを充放電させることでのこぎり波を生成した後に、同のこぎり波を所定の閾値で２値化することによって生成した水平同期信号Ｓ１０３を出力するようにしていた（たとえば、特許文献１参照。）。
【０００８】
【特許文献１】
特開２００１−１１９６０８号公報
【０００９】
【発明が解決しようとする課題】
ところが、上記従来の水平同期信号生成回路１０１にあっては、波形整形回路１０３において、中間信号Ｓ１０２で内部のコンデンサーを充放電させることによって水平同期信号Ｓ１０３を生成していたため、内部水平同期信号Ｓ１０１と水平同期信号Ｓ１０３との間にコンデンサーなどの時定数で決まる定常的な位相のずれが生じたり、また、ノイズの影響で内部水平同期信号Ｓ１０１と水平同期信号Ｓ１０３との間に位相のジッターが生じるおそれがあった。
【００１０】
そして、内部水平同期信号Ｓ１０１と水平同期信号Ｓ１０３との間に位相のずれやジッターが生じると、受像機では画像のずれや歪みとして表れることになり、受像機での画質を損なわせる原因となっていた。
【００１１】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、内部水平同期信号に基づいて生成した中間信号を用いて波形整形回路で水平同期信号を生成し出力する水平同期信号生成回路において、前記波形整形回路は、前記内部水平同期信号の前縁に同期させた前記水平同期信号を生成すべく構成することにした。
【００１２】
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記波形整形回路は、前記内部同期信号の前縁を検出する前縁検出回路と、前記内部同期信号の前縁から所定幅のマスキングパルスを有するマスク信号を生成するマスク信号生成回路と、前記中間信号に基づいて所定幅の水平同期パルス信号を生成する水平同期パルス生成回路と、前記水平同期パルス信号を前記マスク信号でマスクするマスキング回路とを有することにした。
【００１３】
また、請求項３に係る本発明では、内部水平同期信号に基づいて生成した中間信号を用いて波形整形手段で水平同期信号を生成し出力する水平同期信号生成装置において、前記波形整形手段は、前記内部水平同期信号の前縁に同期させた前記水平同期信号を生成すべく構成することにした。
【００１４】
また、請求項４に係る本発明では、前記請求項３に係る本発明において、前記波形整形手段は、前記内部同期信号の前縁を検出する前縁検出手段と、前記内部同期信号の前縁から所定幅のマスキングパルスを有するマスク信号を生成するマスク信号生成手段と、前記中間信号に基づいて所定幅の水平同期パルス信号を生成する水平同期パルス生成手段と、前記水平同期パルス信号を前記マスク信号でマスクするマスキング手段とを有することにした。
【００１５】
【発明の実施の形態】
本発明に係る水平同期信号生成装置は、内部水平同期信号に基づいてＰＬＬ手段で中間信号を生成し、同中間信号を用いて波形整形手段で水平同期信号を生成し出力するものである。
【００１６】
しかも、波形整形手段は、内部同期信号の前縁を検出する前縁検出手段と、内部同期信号の前縁から所定幅のマスキングパルスを有するマスク信号を生成するマスク信号生成手段と、中間信号に基づいて所定幅の水平同期パルス信号を生成する水平同期パルス生成手段と、水平同期パルス信号を前記マスク信号でマスクするマスキング手段とを有するものである。
【００１７】
これにより、水平同期信号生成装置は、内部水平同期信号の前縁に同期させた水平同期信号を生成することができ、内部水平同期信号と水平同期信号との間に位相のずれやジッターが生じるのを未然に防止することができるものである。
【００１８】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【００１９】
本発明に係る水平同期信号生成装置１は、図１に示すように、複合映像信号又は同期信号から分離した内部水平同期信号Ｓ１から水平同期信号Ｓ２を生成するための水平同期信号生成回路２を内蔵したものである。図中、１３は内部同期信号Ｓ１が入力される入力端子、１４は水平同期信号Ｓ２が出力される出力端子である。
【００２０】
水平同期信号生成回路２は、図１に示すように、ＰＬＬ回路３と波形整形回路４とから構成している。これらＰＬＬ回路３と波形整形回路４の具体的な構成について以下に説明する。
【００２１】
まず、ＰＬＬ回路３について説明すると、ＰＬＬ回路３は、図１に示すように、位相誤差信号生成回路５とフィルター回路６と電圧制御型発振回路７と分周回路８とを閉ループ状に接続して形成しており、内部水平同期信号Ｓ１から第１の中間信号Ｓ３、第２の中間信号Ｓ７、第３の中間信号Ｓ８、及び第４の中間信号Ｓ９を生成するものであり、ＰＬＬ手段として機能するものである。
【００２２】
そして、位相誤差信号生成回路５は、内部水平同期信号Ｓ１と第１の中間信号Ｓ３とを比較し、両信号Ｓ１，Ｓ３の位相差を示す位相誤差信号Ｓ４を生成して、同位相誤差信号Ｓ４をフィルター回路６へ出力するものであり、位相誤差信号生成手段として機能するものである。
【００２３】
フィルター回路６は、位相誤差信号Ｓ４をＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）で平滑化することによって電圧制御信号Ｓ５を生成して、同電圧制御信号Ｓ５を電圧制御型発振回路７へ出力するものであり、フィルター手段として機能するものである。
【００２４】
電圧制御型発振回路７は、電圧制御信号Ｓ５の電圧に応じた周波数で発振する基準信号Ｓ６を生成して、同基準信号Ｓ６を分周回路８へ出力するものであり、電圧制御型発振手段として機能するものである。
【００２５】
分周回路８は、図１〜図３に示すように、基準信号Ｓ６を分周器１５で分周することによって、基準信号Ｓ６と同一周波数のパルス信号ｆｈと、基準信号Ｓ６を２，４，８，１６，３２分周したそれぞれのパルス信号２ｆｈ，４ｆｈ，８ｆｈ，１６ｆｈ，３２ｆｈとを生成し、これらのパルス信号ｆｈ，２ｆｈ，４ｆｈ，８ｆｈ，１６ｆｈ，３２ｆｈに基づいてデコーダ１６で第１〜第４の中間信号Ｓ３，Ｓ７，Ｓ８，Ｓ９を生成して、第１の中間信号Ｓ３を位相誤差信号生成回路５へ出力するとともに、第２〜第３の中間信号Ｓ７，Ｓ８，Ｓ９を波形整形回路４へ出力するものであり、分周手段として機能するものである。
【００２６】
ここで、第１の中間信号Ｓ３は、基準信号Ｓ６と同一周波数のパルス信号ｆｈであり、第２の中間信号Ｓ７は、基準信号Ｓ６を３２分周したパルス信号３２ｆｈのうちの２４番目のパルスのみを抽出した信号であり、第３の中間信号Ｓ８は、基準信号Ｓ６を３２分周したパルス信号３２ｆｈのうちの３番目のパルスのみを抽出した信号であり、第４の中間信号Ｓ９は、基準信号Ｓ６を３２分周したパルス信号３２ｆｈのうちの２８番目のパルスのみを抽出した信号である。
【００２７】
次に、波形整形回路４について説明すると、波形整形回路４は、図１に示すように、前縁検出回路９とマスク信号生成回路１０と水平同期パルス生成回路１１とマスキング回路１２とを有しており、内部同期信号Ｓ１と第２〜第４の中間信号Ｓ７，Ｓ８，Ｓ９とを用いて内部水平同期信号Ｓ１の前縁に同期させた水平同期信号Ｓ２を生成し出力するものであり、波形整形手段として機能するものである。
【００２８】
そして、前縁検出回路９は、図１、図４、図５、及び図１２に示すように、内部水平同期信号Ｓ１の前縁を検出して、内部水平同期信号Ｓ１の前縁から所定幅のパルスを有する前縁検出信号Ｓ１０を生成しマスク信号生成回路１０へ出力するものであり、前縁検出手段として機能するものである。
【００２９】
かかる前縁検出回路９は、内部水平同期信号Ｓ１をインバータ回路１９で反転した後にフリップフロップ回路１７のクロック端子に入力し、同フリップフロップ回路１７の反転出力端子から反転前縁検出信号Ｓ１３をフリップフロップ回路１８のクロック端子に入力し、同フリップフロップ回路１８の正転出力端子から出力される信号Ｓ１４を所定時間遅延させるために２個のインバータ回路２０，２１を通過させた後にフリップフロップ回路１８のリセット端子に入力するとともに、フリップフロップ回路１８の反転出力端子から出力される信号Ｓ１５をインバータ回路２２で反転させた後にフリップフロップ回路１７のリセット端子に入力しており、かかる回路構成によって、内部水平同期信号Ｓ１の前縁から所定パルス幅を有する前縁検出信号Ｓ１０をフリップフロップ回路１７の正転出力端子からマスク信号生成回路１０へ出力している。
【００３０】
マスク信号生成回路１０は、図１、図６、図７、及び図１２に示すように、前縁検出回路９から入力される前縁検出信号Ｓ１０と分周回路８から入力される第２の中間信号Ｓ７とを用いて、前縁検出信号Ｓ１０の前縁から所定幅のマスキングパルスを有するマスク信号Ｓ１１を生成して、同マスク信号Ｓ１１をマスキング回路１２へ出力するものであり、マスク信号生成手段として機能するものである。
【００３１】
かかるマスク信号生成回路１０は、前縁検出信号Ｓ１０をインバータ回路２４で反転させた後にＲＳラッチ回路２３のリセット端子に入力する一方、第２の中間信号Ｓ７をインバータ回路２５で反転させた後にＲＳラッチ回路２３のセット端子に入力することによって、前縁検出信号Ｓ１０の前縁から第２の中間信号Ｓ７の前縁までの所定幅のマスキングパルスを有するマスク信号Ｓ１１を生成し、同マスク信号Ｓ１１をＲＳラッチ回路２３の正転出力端子からマスキング回路１２へ出力している。
【００３２】
水平同期パルス生成回路１１は、図１、図８、図９、及び図１２に示すように、分周回路８から入力される第３の中間信号Ｓ８と第４の中間信号Ｓ９とに基づいて所定幅のパルス信号を有する水平同期パルス信号Ｓ１２を生成して、同水平同期パルス信号Ｓ１２をマスキング回路１２へ出力するものであり、水平同期パルス生成手段として機能するものである。
【００３３】
かかる水平同期パルス生成回路１１は、第４の中間信号Ｓ９をインバータ回路２７で反転させた後にＲＳラッチ回路２６のリセット端子に入力する一方、第３の中間信号Ｓ８をインバータ回路２８で反転させた後にＲＳラッチ回路２６のセット端子に入力することによって、第４の中間信号Ｓ９の前縁から第３の中間信号Ｓ８の前縁までの所定幅のパルスを有する水平同期パルス信号Ｓ１２を生成し、同水平同期パルス信号Ｓ１２をＲＳラッチ回路２６の正転出力端子からマスキング回路１２へ出力している。
【００３４】
なお、第３の中間信号Ｓ８と第４の中間信号Ｓ９とは、ともに内部水平同期信号Ｓ１と同一周波数の信号であるため、これらの信号Ｓ８，Ｓ９から生成した水平同期パルス信号Ｓ１２も内部水平同期信号Ｓ１と同一周波数の信号となっている。
【００３５】
マスキング回路１２は、図１、図１０、図１１、及び図１２に示すように、水平同期パルス生成回路１１から入力される水平同期パルス信号Ｓ１２をマスク信号生成回路１０から入力されるマスク信号Ｓ１１でマスクすることによって、内部水平同期信号Ｓ１の前縁に同期させた水平同期信号Ｓ２を生成し出力するものであり、マスキング手段として機能するものである。
【００３６】
かかるマスキング回路１２は、マスク信号Ｓ１１と水平同期パルス信号Ｓ１２とをアンド回路２９の入力端子に入力し、同アンド回路２９で両信号Ｓ１１，Ｓ１２を論理乗算した後に、アンド回路２９の出力端子から水平同期信号Ｓ２を出力している。
【００３７】
このように、マスキング回路１２において内部水平同期信号Ｓ１の前縁から所定幅のマスキングパルスを有するマスク信号Ｓ１１によって内部水平同期信号Ｓ１と同一周波数の水平同期パルス信号Ｓ１２をマスキングすることによって、水平同期パルス信号Ｓ１２のうちで内部水平同期信号Ｓ１の前縁よりも前側部分を除去することができ、これによって、内部水平同期信号Ｓ１の前縁に同期させた水平同期信号Ｓ２を生成することができる。
【００３８】
以上に説明したようにして、水平同期信号生成回路２は、波形整形回路４で内部水平同期信号Ｓ１と第２〜第４の中間信号Ｓ７，Ｓ８，Ｓ９とを用いて波形整形することによって内部水平同期信号Ｓ１の前縁に同期させた水平同期信号Ｓ２を生成することで、内部水平同期信号Ｓ１と水平同期信号Ｓ２との間に位相のずれやジッターが生じないようにしている。
【００３９】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００４０】
すなわち、請求項１に係る本発明では、内部水平同期信号に基づいて生成した中間信号を用いて波形整形回路で水平同期信号を生成し出力する水平同期信号生成回路において、前記波形整形回路は、前記内部水平同期信号の前縁に同期させた前記水平同期信号を生成すべく構成しているため、内部水平同期信号と水平同期信号との間に位相のずれやジッターが生じるのを未然に防止することができる。
【００４１】
また、請求項２に係る本発明では、前記波形整形回路を、前記内部同期信号の前縁を検出する前縁検出回路と、前記内部同期信号の前縁から所定幅のマスキングパルスを有するマスク信号を生成するマスク信号生成回路と、前記中間信号に基づいて所定幅の水平同期パルス信号を生成する水平同期パルス生成回路と、前記水平同期パルス信号を前記マスク信号でマスクするマスキング回路とを用いて構成しているため、簡単な構成の波形整形回路でありながら、内部水平同期信号と水平同期信号との間に位相のずれやジッターが生じるのを未然に防止することができる。
【００４２】
また、請求項３に係る本発明では、内部水平同期信号に基づいて生成した中間信号を用いて波形整形手段で水平同期信号を生成し出力する水平同期信号生成装置において、前記波形整形手段は、前記内部水平同期信号の前縁に同期させた前記水平同期信号を生成すべく構成しているため、内部水平同期信号と水平同期信号との間に位相のずれやジッターが生じるのを未然に防止することができる。
【００４３】
また、請求項４に係る本発明では、前記波形整形手段を、前記内部同期信号の前縁を検出する前縁検出手段と、前記内部同期信号の前縁から所定幅のマスキングパルスを有するマスク信号を生成するマスク信号生成手段と、前記中間信号に基づいて所定幅の水平同期パルス信号を生成する水平同期パルス生成手段と、前記水平同期パルス信号を前記マスク信号でマスクするマスキング手段とを用いて構成しているため、簡単な構成の波形整形回路でありながら、内部水平同期信号と水平同期信号との間に位相のずれやジッターが生じるのを未然に防止することができる。
【図面の簡単な説明】
【図１】本発明に係る水平同期信号生成装置を示す説明図。
【図２】分周回路の回路図。
【図３】同タイミングチャート。示したグラフ。
【図４】前縁検出回路の回路図。
【図５】同タイミングチャート。
【図６】マスク信号生成回路の回路図。
【図７】同タイミングチャート。
【図８】水平同期パルス生成回路の回路図。
【図９】同タイミングチャート。
【図１０】マスキング回路の回路図。
【図１１】同タイミングチャート。
【図１２】水平同期信号生成回路のタイミングチャート。
【図１３】従来の水平同期信号生成回路の回路図。
【符号の説明】
１ 水平同期信号生成装置
２ 水平同期信号生成回路
３ ＰＬＬ回路
４ 波形整形回路
５ 位相誤差信号生成回路
６ フィルター回路
７ 電圧制御型発振回路
８ 分周回路
９ 前縁検出回路
１０ マスク信号生成回路
１１ 水平同期パルス生成回路
１２ マスキング回路
１３ 入力端子
１４ 出力端子
１５ 分周器
Ｓ１ 内部水平同期信号
Ｓ２ 水平同期信号
Ｓ３ 第１の中間信号
Ｓ４ 位相誤差信号
Ｓ５ 電圧制御信号
Ｓ６ 基準信号
Ｓ７ 第２の中間信号
Ｓ８ 第３の中間信号
Ｓ９ 第４の中間信号
Ｓ１０ 前縁検出信号
Ｓ１１ マスク信号
Ｓ１２ 水平同期パルス信号
【発明の属する技術分野】
本発明は、水平同期信号生成回路及び水平同期信号生成装置に関するものである。
【０００２】
【従来の技術】
従来より、テレビジョン受像機やモニタ受像機などの受像機は、映像信号と同期信号とを含む複合映像信号から水平同期信号と垂直同期信号と映像信号とをそれぞれ生成し、水平同期信号に基づいて水平方向の同期をとるとともに、垂直同期信号に基づいて垂直方向の同期をとりながら、映像信号を再生している。
【０００３】
その際に、受像機は、水平同期信号生成回路を用いて複合映像信号から水平同期信号を生成している。
【０００４】
かかる水平同期信号生成回路としては、図１３に示す構成のものが知られている。すなわち、水平同期信号生成回路１０１は、複合映像信号から分離した内部水平同期信号Ｓ１０１に基づいて中間信号Ｓ１０２を生成するためのＰＬＬ回路１０２と、同ＰＬＬ回路１０２で生成した中間信号Ｓ１０２に基づいて水平同期信号Ｓ１０３を生成し出力するための波形整形回路１０３とで構成している。
【０００５】
ここで、ＰＬＬ回路１０２は、位相誤差信号生成回路１０４とフィルター回路１０５と電圧制御型発振回路１０６と分周回路１０７とを閉ループ状に接続している。
【０００６】
そして、ＰＬＬ回路１０２は、位相誤差信号生成回路１０４で内部水平同期信号Ｓ１０１と中間信号Ｓ１０２とを比較することによって両信号Ｓ１０１，Ｓ１０２の位相差を示す位相誤差信号Ｓ１０４を生成し、同位相誤差信号Ｓ１０４をフィルター回路１０５で平滑化することによって電圧制御信号Ｓ１０５を生成し、同電圧制御信号Ｓ１０５の電圧に応じた周波数で発振する基準信号Ｓ１０６を電圧制御型発振回路１０６で生成し、同基準信号Ｓ１０６の周波数を分周回路１０７で１／３２に分周することによって中間信号Ｓ１０２を生成している。
【０００７】
また、波形整形回路１０３は、中間信号Ｓ１０２で内部のコンデンサーを充放電させることでのこぎり波を生成した後に、同のこぎり波を所定の閾値で２値化することによって生成した水平同期信号Ｓ１０３を出力するようにしていた（たとえば、特許文献１参照。）。
【０００８】
【特許文献１】
特開２００１−１１９６０８号公報
【０００９】
【発明が解決しようとする課題】
ところが、上記従来の水平同期信号生成回路１０１にあっては、波形整形回路１０３において、中間信号Ｓ１０２で内部のコンデンサーを充放電させることによって水平同期信号Ｓ１０３を生成していたため、内部水平同期信号Ｓ１０１と水平同期信号Ｓ１０３との間にコンデンサーなどの時定数で決まる定常的な位相のずれが生じたり、また、ノイズの影響で内部水平同期信号Ｓ１０１と水平同期信号Ｓ１０３との間に位相のジッターが生じるおそれがあった。
【００１０】
そして、内部水平同期信号Ｓ１０１と水平同期信号Ｓ１０３との間に位相のずれやジッターが生じると、受像機では画像のずれや歪みとして表れることになり、受像機での画質を損なわせる原因となっていた。
【００１１】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、内部水平同期信号に基づいて生成した中間信号を用いて波形整形回路で水平同期信号を生成し出力する水平同期信号生成回路において、前記波形整形回路は、前記内部水平同期信号の前縁に同期させた前記水平同期信号を生成すべく構成することにした。
【００１２】
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記波形整形回路は、前記内部同期信号の前縁を検出する前縁検出回路と、前記内部同期信号の前縁から所定幅のマスキングパルスを有するマスク信号を生成するマスク信号生成回路と、前記中間信号に基づいて所定幅の水平同期パルス信号を生成する水平同期パルス生成回路と、前記水平同期パルス信号を前記マスク信号でマスクするマスキング回路とを有することにした。
【００１３】
また、請求項３に係る本発明では、内部水平同期信号に基づいて生成した中間信号を用いて波形整形手段で水平同期信号を生成し出力する水平同期信号生成装置において、前記波形整形手段は、前記内部水平同期信号の前縁に同期させた前記水平同期信号を生成すべく構成することにした。
【００１４】
また、請求項４に係る本発明では、前記請求項３に係る本発明において、前記波形整形手段は、前記内部同期信号の前縁を検出する前縁検出手段と、前記内部同期信号の前縁から所定幅のマスキングパルスを有するマスク信号を生成するマスク信号生成手段と、前記中間信号に基づいて所定幅の水平同期パルス信号を生成する水平同期パルス生成手段と、前記水平同期パルス信号を前記マスク信号でマスクするマスキング手段とを有することにした。
【００１５】
【発明の実施の形態】
本発明に係る水平同期信号生成装置は、内部水平同期信号に基づいてＰＬＬ手段で中間信号を生成し、同中間信号を用いて波形整形手段で水平同期信号を生成し出力するものである。
【００１６】
しかも、波形整形手段は、内部同期信号の前縁を検出する前縁検出手段と、内部同期信号の前縁から所定幅のマスキングパルスを有するマスク信号を生成するマスク信号生成手段と、中間信号に基づいて所定幅の水平同期パルス信号を生成する水平同期パルス生成手段と、水平同期パルス信号を前記マスク信号でマスクするマスキング手段とを有するものである。
【００１７】
これにより、水平同期信号生成装置は、内部水平同期信号の前縁に同期させた水平同期信号を生成することができ、内部水平同期信号と水平同期信号との間に位相のずれやジッターが生じるのを未然に防止することができるものである。
【００１８】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【００１９】
本発明に係る水平同期信号生成装置１は、図１に示すように、複合映像信号又は同期信号から分離した内部水平同期信号Ｓ１から水平同期信号Ｓ２を生成するための水平同期信号生成回路２を内蔵したものである。図中、１３は内部同期信号Ｓ１が入力される入力端子、１４は水平同期信号Ｓ２が出力される出力端子である。
【００２０】
水平同期信号生成回路２は、図１に示すように、ＰＬＬ回路３と波形整形回路４とから構成している。これらＰＬＬ回路３と波形整形回路４の具体的な構成について以下に説明する。
【００２１】
まず、ＰＬＬ回路３について説明すると、ＰＬＬ回路３は、図１に示すように、位相誤差信号生成回路５とフィルター回路６と電圧制御型発振回路７と分周回路８とを閉ループ状に接続して形成しており、内部水平同期信号Ｓ１から第１の中間信号Ｓ３、第２の中間信号Ｓ７、第３の中間信号Ｓ８、及び第４の中間信号Ｓ９を生成するものであり、ＰＬＬ手段として機能するものである。
【００２２】
そして、位相誤差信号生成回路５は、内部水平同期信号Ｓ１と第１の中間信号Ｓ３とを比較し、両信号Ｓ１，Ｓ３の位相差を示す位相誤差信号Ｓ４を生成して、同位相誤差信号Ｓ４をフィルター回路６へ出力するものであり、位相誤差信号生成手段として機能するものである。
【００２３】
フィルター回路６は、位相誤差信号Ｓ４をＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）で平滑化することによって電圧制御信号Ｓ５を生成して、同電圧制御信号Ｓ５を電圧制御型発振回路７へ出力するものであり、フィルター手段として機能するものである。
【００２４】
電圧制御型発振回路７は、電圧制御信号Ｓ５の電圧に応じた周波数で発振する基準信号Ｓ６を生成して、同基準信号Ｓ６を分周回路８へ出力するものであり、電圧制御型発振手段として機能するものである。
【００２５】
分周回路８は、図１〜図３に示すように、基準信号Ｓ６を分周器１５で分周することによって、基準信号Ｓ６と同一周波数のパルス信号ｆｈと、基準信号Ｓ６を２，４，８，１６，３２分周したそれぞれのパルス信号２ｆｈ，４ｆｈ，８ｆｈ，１６ｆｈ，３２ｆｈとを生成し、これらのパルス信号ｆｈ，２ｆｈ，４ｆｈ，８ｆｈ，１６ｆｈ，３２ｆｈに基づいてデコーダ１６で第１〜第４の中間信号Ｓ３，Ｓ７，Ｓ８，Ｓ９を生成して、第１の中間信号Ｓ３を位相誤差信号生成回路５へ出力するとともに、第２〜第３の中間信号Ｓ７，Ｓ８，Ｓ９を波形整形回路４へ出力するものであり、分周手段として機能するものである。
【００２６】
ここで、第１の中間信号Ｓ３は、基準信号Ｓ６と同一周波数のパルス信号ｆｈであり、第２の中間信号Ｓ７は、基準信号Ｓ６を３２分周したパルス信号３２ｆｈのうちの２４番目のパルスのみを抽出した信号であり、第３の中間信号Ｓ８は、基準信号Ｓ６を３２分周したパルス信号３２ｆｈのうちの３番目のパルスのみを抽出した信号であり、第４の中間信号Ｓ９は、基準信号Ｓ６を３２分周したパルス信号３２ｆｈのうちの２８番目のパルスのみを抽出した信号である。
【００２７】
次に、波形整形回路４について説明すると、波形整形回路４は、図１に示すように、前縁検出回路９とマスク信号生成回路１０と水平同期パルス生成回路１１とマスキング回路１２とを有しており、内部同期信号Ｓ１と第２〜第４の中間信号Ｓ７，Ｓ８，Ｓ９とを用いて内部水平同期信号Ｓ１の前縁に同期させた水平同期信号Ｓ２を生成し出力するものであり、波形整形手段として機能するものである。
【００２８】
そして、前縁検出回路９は、図１、図４、図５、及び図１２に示すように、内部水平同期信号Ｓ１の前縁を検出して、内部水平同期信号Ｓ１の前縁から所定幅のパルスを有する前縁検出信号Ｓ１０を生成しマスク信号生成回路１０へ出力するものであり、前縁検出手段として機能するものである。
【００２９】
かかる前縁検出回路９は、内部水平同期信号Ｓ１をインバータ回路１９で反転した後にフリップフロップ回路１７のクロック端子に入力し、同フリップフロップ回路１７の反転出力端子から反転前縁検出信号Ｓ１３をフリップフロップ回路１８のクロック端子に入力し、同フリップフロップ回路１８の正転出力端子から出力される信号Ｓ１４を所定時間遅延させるために２個のインバータ回路２０，２１を通過させた後にフリップフロップ回路１８のリセット端子に入力するとともに、フリップフロップ回路１８の反転出力端子から出力される信号Ｓ１５をインバータ回路２２で反転させた後にフリップフロップ回路１７のリセット端子に入力しており、かかる回路構成によって、内部水平同期信号Ｓ１の前縁から所定パルス幅を有する前縁検出信号Ｓ１０をフリップフロップ回路１７の正転出力端子からマスク信号生成回路１０へ出力している。
【００３０】
マスク信号生成回路１０は、図１、図６、図７、及び図１２に示すように、前縁検出回路９から入力される前縁検出信号Ｓ１０と分周回路８から入力される第２の中間信号Ｓ７とを用いて、前縁検出信号Ｓ１０の前縁から所定幅のマスキングパルスを有するマスク信号Ｓ１１を生成して、同マスク信号Ｓ１１をマスキング回路１２へ出力するものであり、マスク信号生成手段として機能するものである。
【００３１】
かかるマスク信号生成回路１０は、前縁検出信号Ｓ１０をインバータ回路２４で反転させた後にＲＳラッチ回路２３のリセット端子に入力する一方、第２の中間信号Ｓ７をインバータ回路２５で反転させた後にＲＳラッチ回路２３のセット端子に入力することによって、前縁検出信号Ｓ１０の前縁から第２の中間信号Ｓ７の前縁までの所定幅のマスキングパルスを有するマスク信号Ｓ１１を生成し、同マスク信号Ｓ１１をＲＳラッチ回路２３の正転出力端子からマスキング回路１２へ出力している。
【００３２】
水平同期パルス生成回路１１は、図１、図８、図９、及び図１２に示すように、分周回路８から入力される第３の中間信号Ｓ８と第４の中間信号Ｓ９とに基づいて所定幅のパルス信号を有する水平同期パルス信号Ｓ１２を生成して、同水平同期パルス信号Ｓ１２をマスキング回路１２へ出力するものであり、水平同期パルス生成手段として機能するものである。
【００３３】
かかる水平同期パルス生成回路１１は、第４の中間信号Ｓ９をインバータ回路２７で反転させた後にＲＳラッチ回路２６のリセット端子に入力する一方、第３の中間信号Ｓ８をインバータ回路２８で反転させた後にＲＳラッチ回路２６のセット端子に入力することによって、第４の中間信号Ｓ９の前縁から第３の中間信号Ｓ８の前縁までの所定幅のパルスを有する水平同期パルス信号Ｓ１２を生成し、同水平同期パルス信号Ｓ１２をＲＳラッチ回路２６の正転出力端子からマスキング回路１２へ出力している。
【００３４】
なお、第３の中間信号Ｓ８と第４の中間信号Ｓ９とは、ともに内部水平同期信号Ｓ１と同一周波数の信号であるため、これらの信号Ｓ８，Ｓ９から生成した水平同期パルス信号Ｓ１２も内部水平同期信号Ｓ１と同一周波数の信号となっている。
【００３５】
マスキング回路１２は、図１、図１０、図１１、及び図１２に示すように、水平同期パルス生成回路１１から入力される水平同期パルス信号Ｓ１２をマスク信号生成回路１０から入力されるマスク信号Ｓ１１でマスクすることによって、内部水平同期信号Ｓ１の前縁に同期させた水平同期信号Ｓ２を生成し出力するものであり、マスキング手段として機能するものである。
【００３６】
かかるマスキング回路１２は、マスク信号Ｓ１１と水平同期パルス信号Ｓ１２とをアンド回路２９の入力端子に入力し、同アンド回路２９で両信号Ｓ１１，Ｓ１２を論理乗算した後に、アンド回路２９の出力端子から水平同期信号Ｓ２を出力している。
【００３７】
このように、マスキング回路１２において内部水平同期信号Ｓ１の前縁から所定幅のマスキングパルスを有するマスク信号Ｓ１１によって内部水平同期信号Ｓ１と同一周波数の水平同期パルス信号Ｓ１２をマスキングすることによって、水平同期パルス信号Ｓ１２のうちで内部水平同期信号Ｓ１の前縁よりも前側部分を除去することができ、これによって、内部水平同期信号Ｓ１の前縁に同期させた水平同期信号Ｓ２を生成することができる。
【００３８】
以上に説明したようにして、水平同期信号生成回路２は、波形整形回路４で内部水平同期信号Ｓ１と第２〜第４の中間信号Ｓ７，Ｓ８，Ｓ９とを用いて波形整形することによって内部水平同期信号Ｓ１の前縁に同期させた水平同期信号Ｓ２を生成することで、内部水平同期信号Ｓ１と水平同期信号Ｓ２との間に位相のずれやジッターが生じないようにしている。
【００３９】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００４０】
すなわち、請求項１に係る本発明では、内部水平同期信号に基づいて生成した中間信号を用いて波形整形回路で水平同期信号を生成し出力する水平同期信号生成回路において、前記波形整形回路は、前記内部水平同期信号の前縁に同期させた前記水平同期信号を生成すべく構成しているため、内部水平同期信号と水平同期信号との間に位相のずれやジッターが生じるのを未然に防止することができる。
【００４１】
また、請求項２に係る本発明では、前記波形整形回路を、前記内部同期信号の前縁を検出する前縁検出回路と、前記内部同期信号の前縁から所定幅のマスキングパルスを有するマスク信号を生成するマスク信号生成回路と、前記中間信号に基づいて所定幅の水平同期パルス信号を生成する水平同期パルス生成回路と、前記水平同期パルス信号を前記マスク信号でマスクするマスキング回路とを用いて構成しているため、簡単な構成の波形整形回路でありながら、内部水平同期信号と水平同期信号との間に位相のずれやジッターが生じるのを未然に防止することができる。
【００４２】
また、請求項３に係る本発明では、内部水平同期信号に基づいて生成した中間信号を用いて波形整形手段で水平同期信号を生成し出力する水平同期信号生成装置において、前記波形整形手段は、前記内部水平同期信号の前縁に同期させた前記水平同期信号を生成すべく構成しているため、内部水平同期信号と水平同期信号との間に位相のずれやジッターが生じるのを未然に防止することができる。
【００４３】
また、請求項４に係る本発明では、前記波形整形手段を、前記内部同期信号の前縁を検出する前縁検出手段と、前記内部同期信号の前縁から所定幅のマスキングパルスを有するマスク信号を生成するマスク信号生成手段と、前記中間信号に基づいて所定幅の水平同期パルス信号を生成する水平同期パルス生成手段と、前記水平同期パルス信号を前記マスク信号でマスクするマスキング手段とを用いて構成しているため、簡単な構成の波形整形回路でありながら、内部水平同期信号と水平同期信号との間に位相のずれやジッターが生じるのを未然に防止することができる。
【図面の簡単な説明】
【図１】本発明に係る水平同期信号生成装置を示す説明図。
【図２】分周回路の回路図。
【図３】同タイミングチャート。示したグラフ。
【図４】前縁検出回路の回路図。
【図５】同タイミングチャート。
【図６】マスク信号生成回路の回路図。
【図７】同タイミングチャート。
【図８】水平同期パルス生成回路の回路図。
【図９】同タイミングチャート。
【図１０】マスキング回路の回路図。
【図１１】同タイミングチャート。
【図１２】水平同期信号生成回路のタイミングチャート。
【図１３】従来の水平同期信号生成回路の回路図。
【符号の説明】
１ 水平同期信号生成装置
２ 水平同期信号生成回路
３ ＰＬＬ回路
４ 波形整形回路
５ 位相誤差信号生成回路
６ フィルター回路
７ 電圧制御型発振回路
８ 分周回路
９ 前縁検出回路
１０ マスク信号生成回路
１１ 水平同期パルス生成回路
１２ マスキング回路
１３ 入力端子
１４ 出力端子
１５ 分周器
Ｓ１ 内部水平同期信号
Ｓ２ 水平同期信号
Ｓ３ 第１の中間信号
Ｓ４ 位相誤差信号
Ｓ５ 電圧制御信号
Ｓ６ 基準信号
Ｓ７ 第２の中間信号
Ｓ８ 第３の中間信号
Ｓ９ 第４の中間信号
Ｓ１０ 前縁検出信号
Ｓ１１ マスク信号
Ｓ１２ 水平同期パルス信号
Claims (4)
- 内部水平同期信号に基づいて生成した中間信号を用いて波形整形回路で水平同期信号を生成し出力する水平同期信号生成回路において、
前記波形整形回路は、前記内部水平同期信号の前縁に同期させた前記水平同期信号を生成すべく構成したことを特徴とする水平同期信号生成回路。 - 前記波形整形回路は、
前記内部同期信号の前縁を検出する前縁検出回路と、
前記内部同期信号の前縁から所定幅のマスキングパルスを有するマスク信号を生成するマスク信号生成回路と、
前記中間信号に基づいて所定幅の水平同期パルス信号を生成する水平同期パルス生成回路と、
前記水平同期パルス信号を前記マスク信号でマスクするマスキング回路とを有することを特徴とする請求項１記載の水平同期信号生成回路。 - 内部水平同期信号に基づいて生成した中間信号を用いて波形整形手段で水平同期信号を生成し出力する水平同期信号生成装置において、
前記波形整形手段は、前記内部水平同期信号の前縁に同期させた前記水平同期信号を生成すべく構成したことを特徴とする水平同期信号生成装置。 - 前記波形整形手段は、
前記内部同期信号の前縁を検出する前縁検出手段と、
前記内部同期信号の前縁から所定幅のマスキングパルスを有するマスク信号を生成するマスク信号生成手段と、
前記中間信号に基づいて所定幅の水平同期パルス信号を生成する水平同期パルス生成手段と、
前記水平同期パルス信号を前記マスク信号でマスクするマスキング手段とを有することを特徴とする請求項３記載の水平同期信号生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003000063A JP2004215003A (ja) | 2003-01-06 | 2003-01-06 | 水平同期信号生成回路及び水平同期信号生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003000063A JP2004215003A (ja) | 2003-01-06 | 2003-01-06 | 水平同期信号生成回路及び水平同期信号生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004215003A true JP2004215003A (ja) | 2004-07-29 |
Family
ID=32818504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003000063A Pending JP2004215003A (ja) | 2003-01-06 | 2003-01-06 | 水平同期信号生成回路及び水平同期信号生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004215003A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011041071A (ja) * | 2009-08-12 | 2011-02-24 | Canon Inc | 画像処理装置、画像処理方法 |
-
2003
- 2003-01-06 JP JP2003000063A patent/JP2004215003A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011041071A (ja) * | 2009-08-12 | 2011-02-24 | Canon Inc | 画像処理装置、画像処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3331894B2 (ja) | Ｐｌｌ回路 | |
| US6166606A (en) | Phase and frequency locked clock generator | |
| JP2004215003A (ja) | 水平同期信号生成回路及び水平同期信号生成装置 | |
| KR100727307B1 (ko) | 위상 고정 루프 | |
| US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
| EP0454153B1 (en) | Synchronizing circuit | |
| JP2006261898A (ja) | クロック再生装置 | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| JPH10285427A (ja) | 垂直同期回路 | |
| KR100219516B1 (ko) | 수평 동기 신호용 위상 동기 루프 | |
| JP3755860B2 (ja) | 位相同期回路 | |
| JP3519247B2 (ja) | 同期信号発生装置 | |
| JPH05207324A (ja) | 水平同期信号処理回路 | |
| JPH03277075A (ja) | 水平同期信号処理回路 | |
| JPH0767144B2 (ja) | 画像信号用同期回路 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| JP2962391B2 (ja) | Ｐｌｌ回路 | |
| JPH0630295A (ja) | 映像信号の同期回路 | |
| JP2006135749A (ja) | 同期信号発生装置およびそれを備えた映像信号処理装置 | |
| JP2000152028A (ja) | 同期分離回路及び同期分離方法 | |
| JPH04207865A (ja) | 同期信号発生回路 | |
| JPH08321772A (ja) | Ｐｌｌ回路 | |
| JP2007281550A (ja) | 高逓倍型ｐｌｌ回路 | |
| JPH10150581A (ja) | 同期生成回路 | |
| KR980007543A (ko) | 위상 동기 루프의 수평동기신호 입력단 보상장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040818 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071113 |