CN103260198A - 分布式基站传输速率的动态配置、匹配方法及装置 - Google Patents

Abstract

本发明公开了一种分布式基站传输速率的动态配置、匹配方法及装置。其中，分布式基站传输速率的动态配置方法包括：基带单元(BBU)上的FPGA接收BBU的高层发送的CPRI接口动态速率配置指令；根据CPRI接口动态速率配置指令，FPGA修改BBU侧与RRU通信的CPRI接口的SERDES部分的接口速率；FPGA根据CPRI接口动态速率配置指令修改CPRI接口的逻辑设计部分的接口速率。通过本发明，解决了相关技术中通过不同FPGA版本来支持不同数据传输速率从而导致成本增加以及维护和升级不便的问题，进而降低了FPGA版本维护成本和版本质量风险，提高了产品维护和升级的便利性。

Description

分布式基站传输速率的动态配置、匹配方法及装置

技术领域

本发明涉及通信领域，具体而言，涉及一种分布式基站传输速率的动态配置、匹配方法及装置。

背景技术

在无线通信领域中，分布式基站架构凭借其组网灵活、成本低、环境适应性强以及工程建设方便等方面的优势，在3G和准4G系统中，得到越来越广泛的应用。

分布式基站把传统的宏基站按照功能划分为两个相对独立的功能模块，即基带单元(BaseBand Unit，简称为BBU)和远端射频单元(Remote Radio Unit，简称为RRU)。其中，把基带、主控、传输、时钟等功能集成在BBU，而将收发信机、功放等中射频单元集成在RRU。如图1所示，BBU与RRU间通过光纤连接，形成分布式基站架构。

在分布式基站架构中，BBU与RRU间一般使用通用公共无线接口(The Common PublicRadio Interface，简称为CPRI)协议或开放基站框架协议(Open Base Station ArchitectureInitiative，简称为OBSAI)完成数据通信。目前的商用网络中，使用最广泛的协议为CPRI协议。BBU与RRU间基于CPRI协议的通信，根据链路上所需承载数据量的不同，所需提供的数据传输速率也不同。CPRI协议本身提供了多种数据传输速率模式，实际商用中使用频率较高的速率配置包括1.2288Gbps、2.4576Gbps、3.072Gbps、4.9152Gbps和6.144Gbps。

然而，不同运营商对其所建设的无线通信网络存在不同的性能需求。这种性能需求上的差异，导致分布式基站上BBU与RRU间所需数据传输速率的变化。对于设备制造商而言，可以为运营商提供基于最高数据传输速率配置模式的软硬件设计，以满足不同运营商的不同需求，但是需要付出额外的硬件成本代价，进而降低设备竞争优势。鉴于此，设备制造商为运营商提供能够满足其需求的最低软硬件配置，也就成为其必然选择。

相关技术中，基于分布式基站架构的BBU与RRU间不同数据传输速率的实现，通常采用的策略为，通过支持不同数据传输速率的BBU和RRU可编程门阵列(Field-ProgrammableGate Array，简称为FPGA)版本进行区分，每个版本支持一种速率。这种实现策略存在以下问题：

(1)需要支持的数据传输速率的个数，决定了需要维护的相应基站FPGA版本的数目，版本维护的人力成本和质量风险巨大；

(2)不能通过软件配置方式实现数据传输速率的在线动态配置，为无线通信网络维护和升级带来不便。

发明内容

针对相关技术中通过不同FPGA版本来支持不同数据传输速率从而导致成本增加以及维护和升级不便的问题，本发明提供了一种分布式基站传输速率的动态配置及匹配方案，以至少解决上述问题。

根据本发明的一个方面，提供了一种分布式基站传输速率的动态配置方法，包括：基带单元(BBU)上的可编程门阵列(FPGA)接收BBU的高层发送的通用公共无线接口(CPRI)接口动态速率配置指令；根据CPRI接口动态速率配置指令，FPGA修改BBU侧与远端射频单元(RRU)通信的CPRI接口的SERDES部分的接口速率；FPGA根据CPRI接口动态速率配置指令修改CPRI接口的逻辑设计部分的接口速率。

优选地，FPGA修改BBU侧与RRU通信的CPRI接口的SERDES部分的接口速率，包括：根据CPRI接口动态速率配置指令所指示的速率等级，通过DRP通道将SERDES部分的工作时钟频率修改为与上述速率等级对应的值。

优选地，FPGA根据CPRI接口动态速率配置指令修改CPRI接口的逻辑设计部分的接口速率，包括：根据CPRI接口动态速率配置指令所指示的速率等级，FPGA选择与上述速率等级对应的速率配置参数；FPGA根据选择的上述速率配置参数，修改CPRI接口的逻辑设计部分的速率配置参数。

优选地，上述方法还包括：RRU上的FPGA周期性地检测RRU侧的当前CPRI接口速率是否与BBU侧当前配置的CPRI接口速率相匹配，如果否，RRU将RRU侧的CPRI接口速率配置为与BBU侧相匹配的速率。

根据本发明的另一个方面，提供了一种分布式基站传输速率的匹配方法，包括：远端射频单元(RRU)上的FPGA检测RRU侧的当前CPRI接口速率是否与基带单元BBU侧当前配置的CPRI接口速率相匹配；如果否，RRU将RRU侧的CPRI接口速率配置为与BBU侧相匹配的速率。

优选地，RRU将RRU侧的CPRI接口速率配置为与BBU侧相匹配的速率，包括：RRU将RRU侧的CPRI接口速率配置为RRU支持的接口速率中当前CPRI接口速率的下一CPRI接口速率，直到RRU配置后的CPRI接口速率与BBU侧配置的接口速率相匹配。

优选地，RRU将RRU侧的CPRI接口速率配置为RRU支持的接口速率中当前CPRI接口速率的下一CPRI接口速率，包括：RRU根据上述下一CPRI接口速率修改RRU侧与BBU通信的CPRI接口的SERDES部分的接口速率；RRU根据上述下一CPRI接口速率修改CPRI接口的逻辑设计部分的接口速率。

优选地，RRU根据上述下一CPRI接口速率修改RRU侧与BBU通信的CPRI接口的SERDES部分的接口速率，包括：RRU将RRU侧的CPRI接口的SERDES部分的PLL参数配置为与上述下一CPRI接口速率对应的值；或者RRU将RRU侧的CPRI接口的SERDES部分的参考时钟频率配置为与下一CPRI接口速率对应的值。

根据本发明的又一个方面，提供了一种分布式基站传输速率的动态配置装置，位于基带单元(BBU)，包括：接收模块，用于接收BBU的高层发送的CPRI接口动态速率配置指令；第一配置模块，用于根据CPRI接口动态速率配置指令修改BBU侧与RRU通信的CPRI接口的SERDES部分的接口速率；第二配置模块，用于根据CPRI接口动态速率配置指令修改CPRI接口的逻辑设计部分的接口速率。

优选地，上述第一配置模块通过以下方式修改BBU侧的CPRI接口的SERDES部分的接口速率：根据CPRI接口动态速率配置指令所指示的速率等级，通过DRP通道将SERDES部分的工作时钟频率修改为与上述速率等级对应的值。

优选地，上述第二配置模块，包括：选择单元，用于根据CPRI接口动态速率配置指令所指示的速率等级选择与上述速率等级对应的速率配置参数；配置单元，用于根据选择的速率配置参数修改CPRI接口的逻辑设计部分的速率配置参数。

根据本发明的再一个方面，提供了一种分布式基站传输速率的匹配装置，位于远端射频单元(RRU)，包括：检测模块，用于检测RRU侧的当前CPRI接口速率是否与基带单元BBU侧当前配置的CPRI接口速率相匹配；配置模块，用于在检测模块的检测结果为否的情况下，将RRU侧的CPRI接口速率配置为与BBU侧相匹配的速率。

优选地，上述配置模块通过以下方式配置所述RRU侧的CPRI接口速率：将RRU侧的CPRI接口速率配置为RRU支持的接口速率中当前CPRI接口速率的下一CPRI接口速率，直到RRU配置后的CPRI接口速率与BBU侧配置的接口速率相匹配。

优选地，上述配置模块，包括：第一配置单元，用于根据上述下一CPRI接口速率修改RRU侧与BBU通信的CPRI接口的SERDES部分的接口速率；第二配置单元，用于根据上述下一CPRI接口速率修改CPRI接口的逻辑设计部分的接口速率。

通过本发明，BBU可以根据高层指示，动态FPGA的接口速率，从而可以仅使用一个FPGA版本来实现不同数据传输速率，解决了相关技术中通过不同FPGA版本来支持不同数据传输速率从而导致成本增加以及维护和升级不便的问题，进而降低了FPGA版本维护成本和版本质量风险，提高了产品维护和升级的便利性。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据相关技术的分布式基站系统的示意图；

图2是根据本发明实施例的分布式基站传输速率的动态配置方法的流程图；

图3是根据本发明实施例的分布式基站传输速率的动态配置装置的结构框图；

图4是根据本发明实施例的一个优选实施方式的第二配置模块的结构框图；

图5是根据本发明实施例的分布式基站传输速率的匹配方法的流程图；

图6是根据本发明实施例的分布式基站传输速率的匹配装置的结构框图；

图7是根据本发明实施例的一个优选实施方式的分布式基站传输速率的匹配装置的结构框图；

图8是根据本发明实施例二的CPRI接口速率动态配置和自适应切换方法的流程图；

图9是根据本发明实施例二的BBU进行CPRI接口动态速率配置方法的流程图；

图10是根据本发明实施例二的RRU上CPRI接口速率自适应的流程图；

图11是根据本发明实施例二的RRU上CPRI接口速率动态配置的流程图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

针对相关技术中，通过支持不同数据传输速率的BBU和RRU的FPGA版本区分BBU与RRU间不同数据传输速率，导致FPGA版本维护的人力成本和质量风险巨大，以及不能通过软件配置方式实现数据传输速率的在线动态配置，为无线通信网络维护和升级带来不便的问题，本发明实施例提供了一种分布式基站中BBU与RRU间数据传输速率动态配置和自适应的方案。通过本发明实施例提供的方案，BBU和RRU只需要一套FPGA版本，通过对BBU的数据传输速率进行动态配置和RRU进行数据传输速率的自适应，实现了同一基站版本上不同数据传输速率的动态切换。可以极大降低基站FPGA版本维护的人力成本和质量风险，使用动态配置和自适应的方式，也便于无线通信网络的维护和升级。

根据本发明实施例的一个方面，提供了一种分布式基站传输速率的动态配置方案，通过对BBU进行动态速率配置，实现BBU与RRU间CPRI接口数据链路的动态速率配置；根据本发明实施例的另一个方面，提供了一种分布式基站传输速率的匹配方案，通过RRU进行BBU发射端口的数据链路速率实时监测，并针对BBU数据传输速率的自适应，实现BBU与RRU间CPRI接口数据链路的动态速率自适应速率切换。下面分别对上述两种方案进行描述。

根据本发明实施例，提供了一种分布式基站传输速率的动态配置方法，如图2所示，该方法可以包括以下几个步骤(步骤S202-步骤S206)：

步骤S202，基带单元(BBU)上的FPGA接收BBU的高层发送的CPRI接口动态速率配置指令。

步骤S204，根据CPRI接口动态速率配置指令，FPGA修改BBU侧与RRU通信的CPRI接口的SERDES部分的接口速率。

步骤S206，FPGA根据CPRI接口动态速率配置指令修改CPRI接口的逻辑设计部分的接口速率。

通过本发明实施例，通过动态配置BBU侧与RRU通信的CPRI接口的SERDES部分的接口速率，以及CPRI接口的逻辑设计部分的接口速率，实现BBU与RRU间CPRI接口数据传输速率的动态配置，不需要更换BBU和RRU的FPGA版本，避免了分布式基站系统中BBU与RRU需要靠不同FPGA版本来区分接口传输速率的问题，降低了版本维护成本和版本质量风险，提高了产品维护升级的方便性和产品竞争力。

在本发明实施例的一个优选实施方式中，BBU上的FPGA根据CPRI接口动态速率配置指令，修改BBU侧与RRU通信的CPRI接口的并串行与串并行转换器(Serializer/Deserializer，简称为SERDES)部分的接口速率可以通过以下方式实现：BBU上的FPGA可以根据CPRI接口动态速率配置指令所指示的速率等级，通过DRP通道将CPRI接口的SERDES部分的工作时钟频率修改为与所指示的速率等级对应的值，从而实现对SERDES部分的接口速率的配置。具体的，BBU可以根据高层配置的速率等级，使用FPGA的动态重配置端口(DynamicReconfiguration Port，简称为DRP)通道，通过配置CPRI接口对应的SERDES上的发送/接收(TX/RX)速率配置寄存器，实现SERDES收发速率的切换。

在本发明实施例的另一个优选实施方式中，FPGA根据CPRI接口动态速率配置指令修改CPRI接口的逻辑设计部分的接口速率，可以包括以下两个步骤：FPGA根据CPRI接口动态速率配置指令所指示的速率等级，选择与所指示的速率等级对应的速率配置参数；FPGA根据选择的速率配置参数，修改CPRI接口的逻辑设计部分的速率配置参数。例如，BBU可以根据CPRI接口动态速率配置指令指示的速率等级，通过CPRI接口定时参数切换的方式，选择所指示的速率等级下的定时参数，实现不同速率CPRI接口逻辑实现部分的功能切换。

进一步的，为了保持BBU与RRU的CPRI接口速率一致，RRU可以动态配置RRU侧的CPRI接口速率，进而实现RRU的CPRI接口速率的自适应。在本发明实施例的一个优选实施方式中，RRU上的FPGA周期性地检测RRU侧的当前CPRI接口速率是否与BBU侧当前配置的CPRI接口速率相匹配，如果否，RRU将RRU侧的CPRI接口速率配置为与BBU侧相匹配的速率。如果是，RRU保持当前的CPRI接口速率，并实时检测当前CPRI接口速率是否与BBU侧当前配置的CPRI接口速率相匹配。

在本发明实施例中，步骤S204和步骤S206不分先后，即，可以先执行步骤S204修改BBU侧与RRU通信的CPRI接口的SERDES部分的接口速率，后执行步骤S206修改CPRI接口的逻辑设计部分的接口速率；也可以先执行步骤S206修改CPRI接口的逻辑设计部分的接口速率，后执行步骤S204修改BBU侧与RRU通信的CPRI接口的SERDES部分的接口速率。

对应于上述方法，本发明实施例还提供了一种分布式基站传输速率的动态配置装置，可以实现本发明上述实施例提供的上述方法。

图3是根据本发明实施例的分布式基站传输速率的动态配置装置的结构框图，如图3所示，该装置包括：接收模块302、第一配置模块304和第二配置模块306。其中，接收模块302，用于接收BBU的高层发送的CPRI接口动态速率配置指令；第一配置模块304，与接收模块302相耦合，用于根据CPRI接口动态速率配置指令修改BBU侧与RRU通信的CPRI接口的SERDES部分的接口速率；第二配置模块306，与接收模块302相耦合，用于根据CPRI接口动态速率配置指令修改CPRI接口的逻辑设计部分的接口速率。

通过本发明实施例，动态配置BBU侧与RRU通信的CPRI接口的SERDES部分的接口速率，以及CPRI接口的逻辑设计部分的接口速率，实现了BBU与RRU间CPRI接口数据传输速率的动态配置，避免了分布式基站系统中BBU与RRU需要靠不同版本来区分接口传输速率的问题，降低了版本维护成本和版本质量风险，提高了产品维护升级的方便性。

在本发明实施例的一个优选实施方式中，BBU上的FPGA根据CPRI接口动态速率配置指令，修改BBU侧与RRU通信的CPRI接口的SERDES部分的接口速率。优选地，第一配置模块304，可以根据CPRI接口动态速率配置指令所指示的速率等级，通过DRP通道将CPRI接口的SERDES部分的工作时钟频率修改为与所指示的速率等级对应的值，从而实现对SERDES部分的接口速率的配置。

图4是根据本发明实施例的一个优选实施方式的第二配置模块的结构框图，如图4所示，该装置的第二配置模块306，可以包括：选择单元3062，用于根据CPRI接口动态速率配置指令所指示的速率等级选择与该速率等级对应的速率配置参数；配置单元3064，与选择单元3062，用于根据选择的速率配置参数修改CPRI接口的逻辑设计部分的速率配置参数。

与上述分布式基站传输速率的动态配置方案相对应，本发明实施例还提供了一种分布式基站传输速率的匹配方案，该方案可以与上述分布式基站传输速率的动态配置方案配合使用。

根据本发明实施例，提供了一种分布式基站传输速率的匹配方法，如图5所示，该方法可以包括以下几个步骤(步骤S502-步骤S504)：

步骤S502，远端射频单元(RRU)上的FPGA检测RRU侧的当前CPRI接口速率是否与基带单元(BBU)侧当前配置的CPRI接口速率相匹配；

步骤S504，如果否，RRU将RRU侧的CPRI接口速率配置为与BBU侧相匹配的速率。

通过本发明实施例，使用一套BBU与RRU版本，RRU上的FPGA检测RRU侧的当前CPRI接口速率是否与基带单元(BBU)侧当前配置的CPRI接口速率相匹配，在检测结果为否的情况下，将RRU侧的CPRI接口速率配置为与BBU侧相匹配的速率，实现了RRU与BBU之间传输速率的动态匹配，避免了分布式基站系统中BBU与RRU需要靠不同版本来区分接口传输速率的问题，降低了版本维护成本和版本质量风险，提高了产品维护升级的方便性。

在本发明实施例的一个优选实施方式中，一个RRU版本支持多个CPRI接口速率，RRU上的FPGA检测RRU侧的当前CPRI接口速率是否与BBU侧当前配置的CPRI接口速率相匹配，如果不相匹配，RRU将RRU侧的CPRI接口速率配置为与BBU侧相匹配的速率。RRU将RRU侧的CPRI接口速率配置为RRU支持的接口速率中当前CPRI接口速率的下一CPRI接口速率，直到RRU配置后的CPRI接口速率与BBU侧配置的接口速率相匹配。

例如，以BBU可能配置速率为2.4576Gbps、3.072Gbps和4.9152Gbps为例进行说明，上述3种速率分别以索引0、1、2进行标记。标记当前RRU配置速率为n，RRU实时监测CPRI链路状态信息，从RRU实时状态监测确认，当前RRU侧的CPRI接口速率与BBU侧的CPRI接口速率不匹配，启动RRU的动态速率配置流程，配置速率为(n+1)mod 3，直到RRU侧的CPRI接口速率与BBU侧的CPRI接口速率相匹配。

在本发明实施例的另一个优选实施方式中，RRU将RRU侧的CPRI接口速率配置为RRU支持的接口速率中当前CPRI接口速率的下一CPRI接口速率，可以包括对SERDES部分的接口速率的配置和对逻辑设计部分的接口速率的配置。RRU可以根据上述下一CPRI接口速率，修改RRU侧与BBU通信的CPRI接口的SERDES部分的接口速率。RRU也可以根据上述下一CPRI接口速率修改CPRI接口的逻辑设计部分的接口速率。

鉴于上述优选实施方式，在实际应用中，RRU可以通过两种方式配置RRU侧与BBU通信的CPRI接口的SERDES部分的接口速率。因此，RRU根据下一CPRI接口速率修改RRU侧与BBU通信的CPRI接口的SERDES部分的接口速率，可以包括：RRU将RRU侧的CPRI接口的SERDES部分的PLL参数配置为与上述下一CPRI接口速率对应的值；或者，RRU也可以将RRU侧的CPRI的SERDES部分的参考时钟频率配置为与上述下一CPRI接口速率对应的值。

对应于上述方法，本发明实施例还提供了一种分布式基站传输速率的匹配装置，位于远端射频单元(RRU)，可以实现本发明上述实施例提供的上述方法。

图6是根据本发明实施例的分布式基站传输速率的匹配装置的结构框图，如图6所示，该装置可以包括：检测模块602和配置模块604。其中，检测模块602，用于检测RRU侧的当前CPRI接口速率是否与基带单元(BBU)侧当前配置的CPRI接口速率相匹配；配置模块604，与检测模块602相耦合，用于在检测模块602的检测结果为否的情况下，将RRU侧的CPRI接口速率配置为与BBU侧相匹配的速率。

通过本发明实施例，使用一套BBU与RRU版本，RRU上的FPGA检测RRU侧的当前CPRI接口速率是否与BBU侧当前配置的CPRI接口速率相匹配，在检测结果为否的情况下，将RRU侧的CPRI接口速率配置为与BBU侧相匹配的速率，实现了RRU与BBU之间传输速率的动态匹配，避免了分布式基站系统中BBU与RRU需要靠不同版本来区分接口传输速率的问题，降低了版本维护成本和版本质量风险，提高了产品维护升级的方便性。

在本发明实施例的一个优选实施方式中，配置模块604可以通过以下方式配置RRU侧的CPRI接口速率：将RRU侧的CPRI接口速率配置为RRU支持的接口速率列表中当前CPRI接口速率的下一CPRI接口速率(即RRU支持的速率等级)，直到RRU配置后的CPRI接口速率与BBU侧配置的接口速率相匹配。

图7是根据本发明实施例的一个优选实施方式的分布式基站传输速率的匹配装置的结构框图，如图7所示，该装置的配置模块604，可以包括：第一配置单元6042，用于根据上述下一CPRI接口速率修改RRU侧与BBU通信的CPRI接口的SERDES部分的接口速率；第二配置单元6044，用于根据上述下一CPRI接口速率修改CPRI接口的逻辑设计部分的接口速率。

下面通过具体实施例进行描述。

实施例一

为了便于描述，以长期演进(Long-Term Evolution，简称为LTE)频分双工方式(FrequencyDivision Duplex，简称为FDD)无线通信网络为例进行说明，分布式基站的BBU和RRU之间使用CPRI接口进行数据通信。

根据本发明实施例，分布式基站中实现CPRI接口速率动态配置和自适应的方法，主要包括以下两个步骤：

步骤一，BBU上CPRI接口的动态速率配置。

对于BBU，使用FPGA的DRP通道，通过配置CPRI接口对应SERDES上的TX/RX速率配置寄存器，实现SERDES收发速率的切换；

对于BBU，根据当前的速率配置情况，通过CPRI接口定时参数切换的方式，选择该速率等级下的定时参数，实现不同速率CPRI接口逻辑实现部分的功能切换。

步骤二，RRU上CPRI接口的动态速率匹配。

对于RRU，通过其FPGA内部的速率匹配状态机，实时监控RRU与BBU间CPRI接口的数据传输速率匹配情况。当该状态机检测到两者速率不匹配时，启动RRU内部CPRI接口速率配置的顺序配置和轮询检测，该顺序配置和轮询检测会始终进行，直至RRU匹配上BBU的速率为止。在RRU上顺序配置速率的方法，与在BBU上进行速率动态配置方法相同，在此不赘述。

经过上述两个步骤，即可实现分布式基站上BBU与RRU间CPRI接口数据传输速率的动态配置和自适应切换。

通过本发明实施例，解决了分布式基站系统中，BBU与RRU间CPRI接口数据传输速率变化需要更新不同的BBU和RRU上FPGA版本的问题，通过对BBU进行数据链路速率动态配置和RRU进行数据链路速率自适应，使得一套BBU和RRU的FPGA版本，可以支持不同的数据链路速率。可以有效降低版本维护成本和版本质量风险，提高产品维护升级的方便性和产品竞争力。

实施例二

为更加清楚地描述，以LTE FDD无线通信网络为例进行说明，该系统的BBU和RRU之间使用CPRI接口进行数据通信，接口速率包括2.4576Gbps、3.072Gbps和4.9152Gbps，FPGA器件使用XILINX公司产品。

图8是根据本发明实施例二的CPRI接口速率动态配置和自适应切换方法的流程图，如图8所示，该方法可以包括对BBU进行CPRI接口动态速率配置，以及RRU进行CPRI接口速率的自适应两个过程。

步骤一，对BBU进行CPRI接口动态速率配置。

在上述步骤一中，BBU高层下发CPRI接口动态速率配置指令，FPGA捕获到该指令后，启动动态速率配置流程。该配置主要包括2方面操作：1)对CPRI接口的SDRDES部分进行动态速率配置；2)对CPRI接口的逻辑设计部分进行动态速率配置。

图9是根据本发明实施例二的BBU进行CPRI接口动态速率配置方法的流程图，如图9所示，该方法可以包括以下几个步骤(步骤S902-步骤S910)：

步骤S902，高层软件启动BBU的动态速率配置，BBU高层下发CPRI接口动态速率配置指令，该指令可以通过图形化界面进行手动配置；

步骤S904，BBU上FPGA检测到高层软件的CPRI接口速率配置请求，BBU上FPGA捕获到高层下发的CPRI接口动态速率配置指令，进而启动动态速率配置流程；

步骤S906，BBU上FPGA根据高层配置的速率等级，通过DRP通道，动态修改SERDES部分工作时钟频率，实现SERDES器件的动态速率配置，完成SERDES部分接口速率切换；

步骤S908，BBU上FPGA获取当前CPRI接口配置速率对应的参数，BBU上FPGA根据高层配置的速率等级，选择CPRI逻辑实现部分的速率配置参数，完成逻辑设计部分的动态速率配置。

步骤S910，BBU完成CPRI接口动态速率配置。

经过上述操作，即可完成BBU上CPRI接口部分的动态速率配置。

步骤二，RRU进行CPRI接口速率的自适应。

在上述步骤二中，RRU以固定时间间隔实时监测当前CPRI链路状态。若当前RRU配置的CPRI接口速率与BBU侧速率匹配，则RRU保持当前速率配置；若当前RRU配置的CPRI接口速率与BBU侧速率不匹配，则RRU启动动态速率配置流程，循环交替配置可能的速率等级，直至RRU速率匹配上BBU速率为止。为描述方便，在本发明实施例中，以BBU可能配置速率为2.4576Gbps、3.072Gbps和4.9152Gbps为例进行说明，上述3种速率分别以索引0、1、2进行标记。

图10是根据本发明实施例二的RRU上CPRI接口速率自适应的流程图，如图10所示，该方法可以包括下列步骤(步骤S1002-步骤S1008)：

步骤S1002，RRU以固定时间间隔(此处使用100us)实时检测当前CPRI接口速率是否与当前BBU接口速率匹配。RRU可以通过实时监测CPRI链路状态信息，当监测到RRU速率与BBU速率不匹配时，进入步骤S1004；否则，进入步骤S1008。

步骤S1004，RRU查询获知RRU当前配置的速率等级，标记当前RRU配置速率为n。

步骤S1006，启动RRU的动态速率配置流程，RRU将当前CPRI接口速率配置为(n+1)mod3。

在上述步骤S1006中，RRU的动态速率配置流程，如图11所示，首先获取当前RRU的速率配置参数，然后对CPRI接口的SERDES部分及RRU侧的CPRI接口的逻辑设计部分进行动态速率配置。其中，对RRU上FPGA的SERDES部分进行动态速率配置，该配置可以使用DRP方式，直接修改SERDES相关PLL参数。同时，也可以依据RRU的硬件设计，直接修改其SERDES参考时钟频率，进而实现SERDES部分动态速率配置的目的。

对RRU的逻辑设计部分，依据当前的速率配置，进行动态参数选择，进而完成逻辑设计部分的动态速率配置。

步骤S1008，RRU保持当前配置的CPRI接口速率，返回步骤S1002，检测当前新的RRU速率配置是否与BBU侧速率配置相匹配。

从以上的描述中，可以看出，本发明实现了如下技术效果：解决了分布式基站系统中，BBU与RRU间CPRI接口数据传输速率变化需要更新不同的BBU和RRU上FPGA版本的问题，通过对BBU进行数据链路速率动态配置和RRU进行数据链路速率自适应，使得一套BBU和RRU的FPGA版本，可以支持不同的数据链路速率。从而，可以有效降低版本维护成本和版本质量风险，提高产品维护升级的方便性和产品竞争力。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种分布式基站传输速率的动态配置方法，其特征在于，包括：

基带单元BBU上的可编程门阵列FPGA接收所述BBU的高层发送的通用公共无线接口CPRI接口动态速率配置指令；

根据所述CPRI接口动态速率配置指令，所述FPGA修改所述BBU侧与远端射频单元RRU通信的CPRI接口的并串行与串并行转换器SERDES部分的接口速率；

所述FPGA根据所述CPRI接口动态速率配置指令修改所述CPRI接口的逻辑设计部分的接口速率。

2.根据权利要求1所述的方法，其特征在于，所述FPGA修改所述BBU侧与RRU通信的CPRI接口的SERDES部分的接口速率，包括：

根据所述CPRI接口动态速率配置指令所指示的速率等级，通过动态重配置端口DRP通道将所述SERDES部分的工作时钟频率修改为与所述速率等级对应的值。

3.根据权利要求1所述的方法，其特征在于，所述FPGA根据所述CPRI接口动态速率配置指令修改所述CPRI接口的逻辑设计部分的接口速率，包括：

根据所述CPRI接口动态速率配置指令所指示的速率等级，所述FPGA选择与所述速率等级对应的速率配置参数；

所述FPGA根据选择的所述速率配置参数，修改所述CPRI接口的逻辑设计部分的速率配置参数。

4.根据权利要求1至3中任一项所述的方法，其特征在于，所述方法还包括：

所述RRU上的FPGA周期性地检测所述RRU侧的当前CPRI接口速率是否与所述BBU侧当前配置的CPRI接口速率相匹配，如果否，所述RRU将所述RRU侧的CPRI接口速率配置为与所述BBU侧相匹配的速率。

5.一种分布式基站传输速率的匹配方法，其特征在于，包括：

远端射频单元RRU上的可编程门阵列FPGA检测所述RRU侧的当前通用公共无线接口CPRI接口速率是否与基带单元BBU侧当前配置的CPRI接口速率相匹配；

如果否，所述RRU将所述RRU侧的CPRI接口速率配置为与所述BBU侧相匹配的速率。

6.根据权利要求5所述的方法，其特征在于，所述RRU将所述RRU侧的CPRI接口速率配置为与所述BBU侧相匹配的速率，包括：

所述RRU将所述RRU侧的CPRI接口速率配置为所述RRU支持的接口速率中当前CPRI接口速率的下一CPRI接口速率，直到所述RRU配置后的CPRI接口速率与BBU侧配置的接口速率相匹配。

7.根据权利要求6所述的方法，其特征在于，所述RRU将所述RRU侧的CPRI接口速率配置为所述RRU支持的接口速率中当前CPRI接口速率的下一CPRI接口速率，包括：

所述RRU根据所述下一CPRI接口速率修改所述RRU侧与BBU通信的CPRI接口的并串行与串并行转换器SERDES部分的接口速率；

所述RRU根据所述下一CPRI接口速率修改所述CPRI接口的逻辑设计部分的接口速率。

8.根据权利要求7所述的方法，其特征在于，所述RRU根据所述下一CPRI接口速率修改所述RRU侧与BBU通信的CPRI接口的SERDES部分的接口速率，包括：

所述RRU将所述RRU侧的CPRI接口的SERDES部分的PLL参数配置为与所述下一CPRI接口速率对应的值；或者

所述RRU将所述RRU侧的CPRI接口的SERDES部分的参考时钟频率配置为与所述下一CPRI接口速率对应的值。

9.一种分布式基站传输速率的动态配置装置，位于基带单元BBU，其特征在于，包括：

接收模块，用于接收所述BBU的高层发送的通用公共无线接口CPRI接口动态速率配置指令；

第一配置模块，用于根据所述CPRI接口动态速率配置指令修改所述BBU侧与远端射频单元RRU通信的CPRI接口的并串行与串并行转换器SERDES部分的接口速率；

第二配置模块，用于根据所述CPRI接口动态速率配置指令修改所述CPRI接口的逻辑设计部分的接口速率。

10.根据权利要求9所述的装置，其特征在于，所述第一配置模块通过以下方式修改所述BBU侧的CPRI接口的SERDES部分的接口速率：

根据所述CPRI接口动态速率配置指令所指示的速率等级，通过动态重配置端口DRP通道将所述SERDES部分的工作时钟频率修改为与所述速率等级对应的值。

11.根据权利要求9或10所述的装置，其特征在于，所述第二配置模块，包括：

选择单元，用于根据所述CPRI接口动态速率配置指令所指示的速率等级选择与所述速率等级对应的速率配置参数；

配置单元，用于根据选择的所述速率配置参数修改所述CPRI接口的逻辑设计部分的速率配置参数。

12.一种分布式基站传输速率的匹配装置，位于远端射频单元RRU，其特征在于，包括：

检测模块，用于检测所述RRU侧的当前通用公共无线接口CPRI接口速率是否与基带单元BBU侧当前配置的CPRI接口速率相匹配；

配置模块，用于在所述检测模块的检测结果为否的情况下，将所述RRU侧的CPRI接口速率配置为与所述BBU侧相匹配的速率。

13.根据权利要求12所述的装置，其特征在于，所述配置模块通过以下方式配置所述RRU侧的CPRI接口速率：

将所述RRU侧的CPRI接口速率配置为所述RRU支持的接口速率中当前CPRI接口速率的下一CPRI接口速率，直到所述RRU配置后的CPRI接口速率与BBU侧配置的接口速率相匹配。

14.根据权利要求13所述的装置，其特征在于，所述配置模块，包括：

第一配置单元，用于根据所述下一CPRI接口速率修改所述RRU侧与BBU通信的CPRI接口的并串行与串并行转换器SERDES部分的接口速率；

第二配置单元，用于根据所述下一CPRI接口速率修改所述CPRI接口的逻辑设计部分的接口速率。

Images