CN102231627B - 一种短时脉冲信号的实现方法 - Google Patents
一种短时脉冲信号的实现方法 Download PDFInfo
- Publication number
- CN102231627B CN102231627B CN201110085576.9A CN201110085576A CN102231627B CN 102231627 B CN102231627 B CN 102231627B CN 201110085576 A CN201110085576 A CN 201110085576A CN 102231627 B CN102231627 B CN 102231627B
- Authority
- CN
- China
- Prior art keywords
- signal
- latch
- short pulse
- pulse signal
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000010363 phase shift Effects 0.000 claims description 10
- 230000000630 rising effect Effects 0.000 claims description 9
- 230000011664 signaling Effects 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 3
- 238000004804 winding Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
本发明涉及一种短时脉冲信号的实现方法及其装置，装置包括用于对输入信号的高电平进行锁存的锁存单元、用于对锁存信号进行延时的延时单元以及用于锁存信号进行异步清零的复位单元；锁存单元通过延时单元接入复位单元；所述复位单元接入锁存单元；锁存单元是触发器。本发明提供了一种可产生纳秒级的短时脉冲、脉冲的宽度与延时电路的延时参数有关，与电路的工作时钟的频率无关以及可满足特定的相位关系的短时脉冲信号的实现方法及其装置。
Description
技术领域
本发明涉及一种脉冲信号的实现方法，尤其涉及一种短时脉冲信号的实现方法及其装置。
背景技术
目前，FPGA广泛应用于数字系统设计领域，基于FPGA的设计方法具有灵活、集成度高的优点，但是，应用FPGA必然面临器件速度和面积的约束，对于航天、军工等具体应用领域，能够得到的FPGA的资源和速度都非常有限，在速度和资源均受到限制的情况下，FPGA的设计工作会面临一些新的问题。比如在某个FPGA的设计任务中，需要产生周期的短时脉冲控制信号，这些脉冲信号的宽度约在10ns左右，如果以常规的同步设计方法来实现，FPGA至少需要频率为100MHz的输入时钟，但是设计任务所能得到的FPGA的最大工作频率仅为70MHz，显然，约束条件限制了常规方法的应用，急需一种新的设计方法，使其突破FPGA器件本身的速度限制，产生纳秒级的短时脉冲，并且满足特定的相位关系。
发明内容
为了解决背景技术中存在的上述技术问题，本发明提供了一种可产生纳秒级的短时脉冲、脉冲的宽度与延时电路的延时参数有关，与电路的工作时钟的频率无关以及可满足特定的相位关系的短时脉冲信号的实现方法及其装置。
本发明的技术解决方案是：本发明提供了一种短时脉冲信号的实现方法，其特殊之处在于：所述方法包括以下步骤：
1)获取短时脉冲产生电路的时钟信号；
2)产生输入信号；
4)在步骤1)所得到的时钟信号的触发沿对步骤2)获得的输入信号的高电平进行锁存，得到锁存信号；
5)对锁存信号进行延时，得到延时信号；
6)用延时信号作为控制信号对步骤3)所得到的锁存信号进行异步清零，获取短时脉冲信号。
上述方法在步骤2)和步骤4)之间还包括：
3)对步骤2)所得到的输入信号进行相位调整，得到相移信号。
上述得到步骤3)的相移信号时，所述步骤4)是在步骤1)所得到的时钟信号的触发沿对步骤2)获得的输入信号的高电平或步骤3)所产生得到的相移信号的高电平进行锁存，得到锁存信号。
上述方法还包括：
7)对步骤6)所得到的短时脉冲信号进行极性调整。
上述步骤1)中的时钟信号是由晶体振荡器直接产生的频率小于100MHz的时钟信号。
上述步骤4)中的锁存是在全局时钟信号的上升沿触发进行锁存。
上述步骤5)中的延时的方式是门延时和布线延时。
一种短时脉冲信号的实现装置，其特殊之处在于：所述装置包括用于对输入信号的高电平进行锁存的锁存单元、用于对锁存信号进行延时的延时单元以及用于锁存信号进行异步清零的复位单元；所述锁存单元通过延时单元接入复位单元；所述复位单元接入锁存单元；所述锁存单元是触发器。
上述装置还包括用于对输入信号进行相位调整的相位调整单元；所述相位调整单元通过锁存单元接入延时单元；所述相位调整单元是缓冲器。
上述装置还包括用于对已经获取到的短时脉冲信号进行极性调整的极性控制单元；所述极性控制单元接入锁存单元；所述极性控制单元是非门或直接输出。
本发明的优点是：
1、可产生纳秒级短时脉冲。本发明所提供的短时脉冲信号的实现方法将之前得到的时钟的触发沿的高电平进行锁存，同时将对锁存信号进行延时，得到延时信号后作为控制信号将锁存信号异步清零，获取短时脉冲信号。本发明一改传统的实现短时脉冲需要采用时钟周期小于脉冲宽度的时钟，此方法采用低频时钟产生纳秒级的短时脉冲，时钟频率显著降低，非常适合在外部时钟频率 受到限制的系统中使用。
2、可满足特定的相位关系。本发明所提供的短时脉冲信号的实现方法能够根据实际需要改变短时脉冲的极性，使用低频时钟产生纳秒级的短时脉冲，这种方法可以应用于FPGA工作频率受到限制的场合，同时，通过改变缓冲器的数目，可以改变短时脉冲宽度和相位，实现方式灵活，结构简单，易于实现。
附图说明
图1是本发明所提供的短时脉冲信号的实现装置的原理框架结构示意图；
图2是本发明所提供的短时脉冲信号的实现装置的基本电路图；
图3是依据本发明所提供短时脉冲信号的实现方法所产生的短时脉冲信号的时序图。
具体实施方式
本发明提供了一种短时脉冲信号的实现方法，该方法包括以下步骤：
1)获取短时脉冲产生电路的时钟信号；该时钟信号是由晶体振荡器直接产生时钟信号，时钟频率小于100MHz；
2)获取短时脉冲产生电路的异步复位信号；该复位信号的作用是对短时脉冲产生电路的输出信号进行异步复位，低电平有效；
3)产生输入信号；输入信号的正负脉冲宽度均大于输入时钟周期；
4)为了使短时脉冲信号和输入信号的相位关系满足设计要求，可以对输入信号进行相位调整，获得相移信号；
5)在步骤1)所得到的时钟的触发沿对步骤3)获得的输入信号的高电平进行锁存或步骤4)获得的相移信号的高电平进行锁存，得到锁存信号；锁存，就是利用全局时钟的上升沿触发进行锁存。
6)对锁存信号进行延时，得到延时信号；延时的方式是：门延时和布线延时。
7)用延时信号作为控制信号将锁存信号异步清零，获取短时脉冲信号；
8)对已经获得到的短时脉冲信号进行极性调整，也就是对已经获取得到的短时脉冲进行反相操作。将短时脉冲信号直接输出得到正的短时脉冲信号；将短时脉冲信号反相后输出得到负的短时脉冲信号。
参见图1和图2，本发明在提供一种短时脉冲信号产生方法的同时，还提供了一种产生短时脉冲信号的装置，该装置包括用于对输入信号的高电平进行锁存的锁存单元、用于对锁存信号进行延时的延时单元以及用于锁存信号进行异步清零的复位单元；锁存单元通过延时单元接入复位单元；复位单元接入锁存单元；锁存单元是触发器。
为了便于对已经获得的短时脉冲进行相位调整，本发明所提供的短时脉冲信号产生装置还包括用于对输入信号进行相位调整的相位调整单元；相位调整单元通过锁存单元接入延时单元；该相位调整单元是缓冲器。
为了便于对获得到的短时脉冲信号进行极性调整，本发明所提供的装置还包括用于对已经获取到的短时脉冲信号进行极性调整的极性控制单元；极性控制单元接入锁存单元；该极性控制单元可以是非门或直接输出。
本发明在工作时，输入信号直接经过相位调整单元进行相位调整后在时钟触发沿被锁存单元锁存；锁存信号经过延时单元延时后作为复位单元的输入信号，复位信号作为复位单元的输入信号；复位单元的输出信号作为锁存单元的控制信号将锁存信号清零；锁存信号通过极性控制单元的极性选择处理后输出短时脉冲信号。
参见图2和图3，将通过具体的实施例对本发明所提供的短时脉冲信号的实现方法做进一步说明，本发明所提供的短时脉冲信号的实现方法的具体实现步骤如下：
1)输入时钟信号CLK接入触发器B-REG和C-REG的时钟输入端，上升沿触发，触发器B-REG和C-REG组成锁存单元；
2)输入复位信号RESET先经过非门INV再经过或门OR后输入触发器B-REG和C-REG的异步清零端CLR，CLR高电平有效，RESET低电平有效，非门INV和或门OR组成复位单元；
3)输入信号A经过3个串连的缓冲器BUFD后产生信号A-SHFT，A-SHFT输入触发器B-REG，3个串连的缓冲器组成相位调整单元，如果不需要进行相位调整，输入信号A直接输入触发器C-REG；
4)相位调整后的信号A-SHFT和输入信号A在时钟上升沿分别被锁存单元中 的触发器B-REG和C-REG锁存；
5)触发器B-REG输出信号先经过2个串连的缓冲器BUFD延时再经或门OR后输入触发器B-REG的异步清零端CLR，触发器C-REG输出信号先经过3个缓冲器BUFD延时再经过或门OR后输入触发器C-REG的异步清零端CLR，串连的缓冲器组成延时单元；
6)触发器C-REG输出信号经过非门INV后输出负的短时脉冲信号C-N，非门组成极性控制单元，如果不需要进行极性调整，触发器B-REG直接输出正的短时脉冲信号B-P；
7)RESET信号为‘0’时，电路复位，复位单元输出‘1’，触发器B-REG和C-REG的异步清零端CLR为‘1’，触发器B-REG和C-REG输出均为‘0’，B-P和C-N分别为‘0’和‘1’；
8)RESET信号为‘1’时，电路进入正常工作状态；在时钟CLK的上升沿，将输入信号A锁存至触发器B-REG，将相位调整后的信号A-SHFT锁存至触发器C-REG；当A和A-SHFT为‘0’时，上升沿触发，触发器B-REG和C-REG输出为‘0’，并且保持1个时钟周期；当A和A-SHFT为‘1’时，上升沿触发，触发器B-REG和C-REG输出为‘1’，该信号经过延时单元和复位单元后输出为‘1’，并输入触发器B-REG和C-REG的异步清零端CLR将触发器B-REG和C-REG清零，触发器B-REG和C-REG的输出从‘1’变为‘0’，并保持‘0’至下一个时钟上升沿；触发器B-REG从‘1’变为‘0’的过程经历的时间为：2个缓冲器BUFD的延时+1个或门OR的延时+布线延时，这个时间就是产生的短时脉冲信号B-P的宽度，触发器C-REG从‘1’变为‘0’的过程经历的时间为：3个缓冲器BUFD的延时+1个或门OR的延时+布线延时，这个时间就是产生的短时脉冲信号C-N的宽度；增加或减少缓冲器BUFD的数量可以增加和减少短时脉冲的宽度；
9)触发器C-REG的输出经过1个非门产生负的短时脉冲信号C-N；
10)信号A-SHFT是信号A的经过3个缓冲器BUFD延时后产生的移相信号，增加或减少相位调整单元中缓冲器的数量相当于增加或减少短时脉冲信号相对于A-SHFT信号的相移大小。
Claims (5)
1.一种短时脉冲信号的实现方法，其特征在于：所述方法包括以下步骤：
1）获取短时脉冲产生电路的时钟信号；所述时钟信号是由晶体振荡器直接产生的频率小于100MHz的时钟信号；
2）产生输入信号；所述输入信号的正负脉冲宽度均大于输入时钟周期；
4）在步骤1）所得到的时钟信号的触发沿对步骤2）获得的输入信号的高电平进行锁存，得到锁存信号；所述锁存是在全局时钟信号的上升沿触发进行锁存；
5）对锁存信号进行延时，得到延时信号；
6）用延时信号作为控制信号对步骤4）所得到的锁存信号进行异步清零，获取短时脉冲信号；所述异步清零需要异步复位信号，低电平有效。
2.根据权利要求1所述的短时脉冲信号的实现方法，其特征在于：所述方法在步骤2）和步骤4）之间还包括：
3）对步骤2）所得到的输入信号进行相位调整，得到相移信号。
3.根据权利要求2所述的短时脉冲信号的实现方法，其特征在于：所述得到步骤3）的相移信号时，所述步骤4）是在步骤1）所得到的时钟信号的触发沿对步骤2）获得的输入信号的高电平或步骤3）所产生得到的相移信号的高电平进行锁存，得到锁存信号。
4.根据权利要求1或2或3所述的短时脉冲信号的实现方法，其特征在于：所述方法还包括：
7）对步骤6）所得到的短时脉冲信号进行极性调整。
5.根据权利要求4所述的短时脉冲信号的实现方法，其特征在于：所述步骤5）中的延时的方式是门延时和布线延时。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110085576.9A CN102231627B (zh) | 2011-04-06 | 2011-04-06 | 一种短时脉冲信号的实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110085576.9A CN102231627B (zh) | 2011-04-06 | 2011-04-06 | 一种短时脉冲信号的实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102231627A CN102231627A (zh) | 2011-11-02 |
| CN102231627B true CN102231627B (zh) | 2014-03-12 |
Family
ID=44844170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110085576.9A Active CN102231627B (zh) | 2011-04-06 | 2011-04-06 | 一种短时脉冲信号的实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102231627B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102427350B (zh) * | 2011-11-29 | 2014-07-23 | 上海新进半导体制造有限公司 | 一种pwm信号移相电路及控制方法 |
| CN109428592B (zh) * | 2017-08-23 | 2023-08-15 | 科大国盾量子技术股份有限公司 | 一种产生高频特定序列脉冲的方法和系统 |
| CN109932995B (zh) * | 2017-12-18 | 2021-06-15 | 鸿富锦精密电子(天津)有限公司 | 电子装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3487437B2 (ja) * | 1992-12-29 | 2004-01-19 | ソニー株式会社 | パルス幅変調回路 |
| CN101446843A (zh) * | 2008-12-30 | 2009-06-03 | 北京中星微电子有限公司 | 一种高频时钟发生器、时钟频率转换方法以及一种芯片 |
| CN101509943A (zh) * | 2008-12-25 | 2009-08-19 | 北京握奇数据系统有限公司 | 一种相位检测的方法及装置 |
| CN101536311A (zh) * | 2007-01-25 | 2009-09-16 | 夏普株式会社 | 脉冲输出电路、使用该脉冲输出电路的显示装置的驱动电路、显示装置及脉冲输出方法 |
| CN101694991A (zh) * | 2009-10-22 | 2010-04-14 | 浙江大学 | 用于实现任意脉宽的异步脉冲信号同步的电路 |
| CN202068389U (zh) * | 2011-04-06 | 2011-12-07 | 中国科学院西安光学精密机械研究所 | 一种短时脉冲信号的实现装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124573A (en) * | 1990-12-20 | 1992-06-23 | International Business Machines | Adjustable clock chopper/expander circuit |
-
2011
- 2011-04-06 CN CN201110085576.9A patent/CN102231627B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3487437B2 (ja) * | 1992-12-29 | 2004-01-19 | ソニー株式会社 | パルス幅変調回路 |
| CN101536311A (zh) * | 2007-01-25 | 2009-09-16 | 夏普株式会社 | 脉冲输出电路、使用该脉冲输出电路的显示装置的驱动电路、显示装置及脉冲输出方法 |
| CN101509943A (zh) * | 2008-12-25 | 2009-08-19 | 北京握奇数据系统有限公司 | 一种相位检测的方法及装置 |
| CN101446843A (zh) * | 2008-12-30 | 2009-06-03 | 北京中星微电子有限公司 | 一种高频时钟发生器、时钟频率转换方法以及一种芯片 |
| CN101694991A (zh) * | 2009-10-22 | 2010-04-14 | 浙江大学 | 用于实现任意脉宽的异步脉冲信号同步的电路 |
| CN202068389U (zh) * | 2011-04-06 | 2011-12-07 | 中国科学院西安光学精密机械研究所 | 一种短时脉冲信号的实现装置 |
Non-Patent Citations (7)
| Title |
|---|
| 《一种基于数字电路的纳秒级脉冲产生方法》;张涛等;《现代电子技术》;20060515;119-123 * |
| 《基于FPGA的高速可变周期脉冲发生器的设计与实现》;陈满;《国外电子元器件》;20070305;35-37 * |
| 《脉宽可调纳秒脉冲产生器》;王玲;《核电子学与探测技术》;20030520;243-245 * |
| 张孝飞等.《基于PFGA的脉冲发生器波形模块设计》.《长春工业大学学报(自然科学版)》.2011,第32卷(第3期),258-262. * |
| 张涛等.《一种基于数字电路的纳秒级脉冲产生方法》.《现代电子技术》.2006,119-123. |
| 王玲.《脉宽可调纳秒脉冲产生器》.《核电子学与探测技术》.2003,243-245. |
| 陈满.《基于FPGA的高速可变周期脉冲发生器的设计与实现》.《国外电子元器件》.2007,35-37. |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102231627A (zh) | 2011-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104767516B (zh) | 异步信号同步电路 | |
| CN103220000B (zh) | 串化器及数据串化方法 | |
| CN1589425A (zh) | 无假信号的时钟选择切换 | |
| WO2017124219A1 (zh) | 一种基于fpga的方波发生器及方法 | |
| WO2016041278A1 (zh) | 时钟动态切换方法、装置及计算机可读介质 | |
| CN102231627B (zh) | 一种短时脉冲信号的实现方法 | |
| CN104702249B (zh) | 一种具有猝发同步功能的信号发生器 | |
| CN102707766A (zh) | 信号同步装置 | |
| CN104182203B (zh) | 真随机数的产生方法和装置 | |
| CN102208911B (zh) | 基于fpga片内锁相环的窗口时钟生成和动态配置方法 | |
| CN110299911B (zh) | 一种多相时钟产生电路 | |
| CN103490749A (zh) | 一种高速极窄脉冲数字合成装置 | |
| CN104933982A (zh) | 移位寄存单元、移位寄存器、栅极驱动电路和显示装置 | |
| CN105242903B (zh) | 随机数生成装置和方法 | |
| CN103780849A (zh) | 一种tdiccd电荷同步转移的焦平面时序控制器 | |
| CN102790605B (zh) | 异步信号同步器 | |
| CN102045042B (zh) | 使用于半导体元件测试的频率信号产生方法 | |
| TW201703439A (zh) | 無突波之數位控制振盪器碼更新技術 | |
| CN101719765B (zh) | 一种低抖动时钟的产生方法和装置 | |
| CN108540128B (zh) | 一种时钟分频电路及其分频方法 | |
| CN104954014A (zh) | 一种超前-滞后型数字鉴相器结构 | |
| CN202068389U (zh) | 一种短时脉冲信号的实现装置 | |
| CN106342405B (zh) | 雷达数字频率合成器控制脉冲产生电路 | |
| CN105811971A (zh) | 基于计数器的可变频时钟源和fpga器件 | |
| CN102916700B (zh) | 数据传输装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |