CN106342405B - 雷达数字频率合成器控制脉冲产生电路 - Google Patents
雷达数字频率合成器控制脉冲产生电路Info
- Publication number
- CN106342405B CN106342405B CN201010049862.5A CN201010049862A CN106342405B CN 106342405 B CN106342405 B CN 106342405B CN 201010049862 A CN201010049862 A CN 201010049862A CN 106342405 B CN106342405 B CN 106342405B
- Authority
- CN
- China
- Prior art keywords
- circuit
- type flip
- flip flop
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
本发明属于数字逻辑电路设计技术领域，涉及对现有雷达数字频率合成器控制脉冲产生电路的改进。它包括一个异或门电路[2]，其特征在于，控制脉冲产生电路由异或门电路[2]、第一D触发器[3]、第二D触发器[4]、分频器[5]和反相器[6]组成。本发明的电路成本低，所生成的延迟脉冲的延时时间和控制脉冲的脉宽可以动态调整，有利于雷达功能的扩展。
Description
技术领域
本发明属于数字逻辑电路设计技术领域，涉及对现有雷达数字频率合成器控制脉冲产生电路的改进。
背景技术
雷达数字频率合成器中的DDS芯片在产生线性调频信号的时候，需要根据雷达定时器电路送来的基准脉冲信号产生出一组延迟脉冲和一组控制脉冲来控制DDS器件产生和停止产生线性调频信号，脉冲的时序关系如图1所示，延迟脉冲由基准脉冲经延迟线1延迟后生成，控制脉冲由双脉冲组成，控制脉冲中的第一脉冲上升沿和第二脉冲上升沿分别与基准脉冲的上升沿和下降沿对齐，控制脉冲中的第一脉冲下降沿和第二脉冲下降沿分别与延迟脉冲的上升沿和下降沿对齐。一种传统的双脉冲产生电路的结构原理框图见图2，它由延迟线1和异或门电路2组成。异或门电路[2]的第一输入端[2a]与雷达定时器电路的基准脉冲信号输出端，同时，雷达定时器电路的基准脉冲信号输出端串联延迟线1后与异或门电路[2]的第二输入端[2b]连接，异或门电路[2]的输出端[2c]是控制脉冲产生电路的输出端。其缺点是：所生成的延迟脉冲相对于基准脉冲的延时时间和控制脉冲的脉宽都是固定的，不能动态调整，不利于雷达功能的扩展；而且由于延迟线的价格昂贵，导致电路成本高。
发明内容
本发明的目的是：提出一种成本低、且延迟脉冲的延时时间和控制脉冲的脉宽可以动态调整的雷达数字频率合成器控制脉冲产生电路。
本发明的技术方案是：雷达数字频率合成器控制脉冲产生电路，包括一个异或门电路，异或门电路的第一输入端与雷达定时器电路的基准脉冲信号输出端连接，异或门电路的输出端是控制脉冲产生电路的输出端，其特征在于，控制脉冲产生电路由异或门电路、第一D触发器、第二D触发器、分频器和反相器组成；雷达定时器电路的基准脉冲信号输出端与第一D触发器的信号输入端连接，第一D触发器的信号输出端与第二D触发器的信号输入端连接，第二D触发器的信号输出端与异或门电路第二输入端连接；分频器是分频比可调的分频器，分频器的输入端与雷达数字频率合成器中的时钟电路的时钟信号输出端连接，分频器的输出端分别与第一D触发器的触发信号输入端和反相器的输入端连接，反相器的输出端与第二D触发器的触发信号输入端连接。
本发明的优点是：电路成本低，所生成的延迟脉冲的延时时间和控制脉冲的脉宽可以动态调整，有利于雷达功能的扩展。
附图说明
图1是基准脉冲、延迟脉冲和控制脉冲三者的时序关系图。
图2是一种现有的控制脉冲产生电路的结构原理框图。
图3是本发明的结构原理框图。
具体实施方式
下面对本发明做进一步详细说明。参见图3，雷达数字频率合成器控制脉冲产生电路，包括一个异或门电路2，异或门电路2的第一输入端2a与雷达定时器电路的基准脉冲信号输出端连接，异或门电路2的输出端2c是控制脉冲产生电路的输出端，其特征在于，控制脉冲产生电路由异或门电路2、第一D触发器3、第二D触发器4、分频器5和反相器6组成；雷达定时器电路的基准脉冲信号输出端与第一D触发器3的信号输入端3a连接，第一D触发器3的信号输出端3c与第二D触发器4的信号输入端4a连接，第二D触发器4的信号输出端4c与异或门电路2第二输入端2b连接；分频器5是分频比可调的分频器，分频器5的输入端与雷达数字频率合成器中的时钟电路的时钟信号输出端连接，分频器5的输出端分别与第一D触发器3的触发信号输入端3b和反相器6的输入端连接，反相器6的输出端与第二D触发器4的触发信号输入端4b连接。
本发明的工作原理是：来自雷达数字频率合成器中时钟电路的时钟信号经过分频器5分频后，输入到第一D触发器3的触发信号输入端3c，第一D触发器3在触发脉冲上升沿的作用下，会将其信号输入端3a的信号传输到第二D触发器4的信号输入端4a，此时第二D触发器4的信号输入端4a处的信号与基准信号之间已经存在一定时间延迟，而第二D触发器的触发信号与第一D触发器3的触发信号是反相关系，因此在第一D触发器3的触发信号的下降沿时，第二D触发器才将其信号输入端4a处的信号传输到异或门电路2的第二输入端2b，且异或门电路2的第二输入端2b处的信号相对于第二D触发器4的信号输入端4a处的信号延迟为分频器5分频后的信号的脉宽，异或门电路2将基准脉冲和延迟脉冲异或后，就能输出双脉冲，且每个脉冲的脉宽就是异或门电路2的第二输入端2b处的信号相对于基准脉冲的延迟时间。如此基准脉冲和异或门电路2的第二信号输入端2b、输出端2c处的信号完全满足图1的时序关系。由于分频器5的分频比可以动态调整，从而可以动态调整延迟脉冲的延迟时间和控制脉冲的脉宽。
本发明的一个实施例中，利用数字频率合成器内部FPGA芯片的空余资源搭建了可调分频比的分频器5、反相器6、第一D触发器3、第二D触发器4、异或门电路2。基准脉冲为脉冲多普勒雷达的发射调制脉冲，时钟信号的频率为100MHz。试验表明，该实施例能产生延迟时间可调的延迟脉冲信号和脉宽可调的控制脉冲信号，并且降低了电路成本。
Claims (1)
1.雷达数字频率合成器控制脉冲产生电路，包括一个异或门电路[2]，异或门电路[2]的第一输入端[2a]与雷达定时器电路的基准脉冲信号输出端连接，异或门电路[2]的输出端[2c]是控制脉冲产生电路的输出端，其特征在于，控制脉冲产生电路由异或门电路[2]、第一D触发器[3]、第二D触发器[4]、分频器[5]和反相器[6]组成；雷达定时器电路的基准脉冲信号输出端与第一D触发器[3]的信号输入端[3a]连接，第一D触发器[3]的信号输出端[3c]与第二D触发器[4]的信号输入端[4a]连接，第二D触发器[4]的信号输出端[4c]与异或门电路[2]的第二输入端[2b]连接；分频器[5]是分频比可调的分频器，分频器[5]的输入端与雷达数字频率合成器中的时钟电路的时钟信号输出端连接，分频器[5]的输出端分别与第一D触发器[3]的触发信号输入端[3b]和反相器[6]的输入端连接，反相器[6]的输出端与第二D触发器[4]的触发信号输入端[4b]连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010049862.5A CN106342405B (zh) | 2010-09-14 | 2010-09-14 | 雷达数字频率合成器控制脉冲产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010049862.5A CN106342405B (zh) | 2010-09-14 | 2010-09-14 | 雷达数字频率合成器控制脉冲产生电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106342405B true CN106342405B (zh) | 2014-05-14 |
Family
ID=58359147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010049862.5A Expired - Fee Related CN106342405B (zh) | 2010-09-14 | 2010-09-14 | 雷达数字频率合成器控制脉冲产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106342405B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107395159A (zh) * | 2017-06-21 | 2017-11-24 | 北方电子研究院安徽有限公司 | 一种三相方波电源 |
| CN108874167A (zh) * | 2016-01-05 | 2018-11-23 | 湖南工业大学 | 一种键盘状态变化脉冲产生电路 |
| CN116996071A (zh) * | 2023-09-27 | 2023-11-03 | 苏州领慧立芯科技有限公司 | 一种saradc采样时钟产生装置及方法 |
| CN117828253A (zh) * | 2023-12-07 | 2024-04-05 | 中山大学 | 一种多比特矩阵向量乘法计算单元、阵列及其工作方法 |
-
2010
- 2010-09-14 CN CN201010049862.5A patent/CN106342405B/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108874167A (zh) * | 2016-01-05 | 2018-11-23 | 湖南工业大学 | 一种键盘状态变化脉冲产生电路 |
| CN108874167B (zh) * | 2016-01-05 | 2021-02-26 | 湖南工业大学 | 一种键盘状态变化脉冲产生电路 |
| CN107395159A (zh) * | 2017-06-21 | 2017-11-24 | 北方电子研究院安徽有限公司 | 一种三相方波电源 |
| CN116996071A (zh) * | 2023-09-27 | 2023-11-03 | 苏州领慧立芯科技有限公司 | 一种saradc采样时钟产生装置及方法 |
| CN116996071B (zh) * | 2023-09-27 | 2023-12-22 | 苏州领慧立芯科技有限公司 | 一种saradc采样时钟产生装置及方法 |
| CN117828253A (zh) * | 2023-12-07 | 2024-04-05 | 中山大学 | 一种多比特矩阵向量乘法计算单元、阵列及其工作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106342405B (zh) | 雷达数字频率合成器控制脉冲产生电路 | |
| CN102624382B (zh) | 时钟同步方法、装置及具有该装置的射频芯片电路 | |
| CN104767516A (zh) | 异步信号同步电路 | |
| CN103490749B (zh) | 一种高速极窄脉冲数字合成装置 | |
| CN101694991B (zh) | 用于实现任意脉宽的异步脉冲信号同步的电路 | |
| CN106452052A (zh) | 基于dcm调制的dc/dc控制电路 | |
| CN103546151A (zh) | 一种高速延迟锁相环 | |
| CN104579320A (zh) | 时钟延迟方法、装置、延迟锁相环及数字时钟管理单元 | |
| CN102208911B (zh) | 基于fpga片内锁相环的窗口时钟生成和动态配置方法 | |
| CN103956996B (zh) | 基于双频多相位时钟的高分辨率数字脉宽调制器 | |
| CN103166605A (zh) | 一种多相非交叠时钟电路 | |
| CN101621288B (zh) | 一种pwm输出模式转化为pfm输出模式的电路 | |
| CN104954014A (zh) | 一种超前-滞后型数字鉴相器结构 | |
| EP3350928B1 (en) | High-speed programmable clock divider | |
| CN102231627B (zh) | 一种短时脉冲信号的实现方法 | |
| CN204168276U (zh) | 延迟锁相环和占空比矫正电路结构 | |
| US9455710B2 (en) | Clock enabling circuit | |
| CN104283550A (zh) | 一种延迟锁相环和占空比矫正电路 | |
| CN104320132A (zh) | 延迟锁相环和占空比矫正电路 | |
| CN109714032A (zh) | 一种基于dds的脉冲波调频电路及调频方法 | |
| CN105103002A (zh) | 脉冲生成装置 | |
| CN205176262U (zh) | 一种s波段雷达系统频率源 | |
| CN107592099B (zh) | D触发器 | |
| CN201584959U (zh) | 一种消除路径时延的时钟电路 | |
| CN104320131A (zh) | 延迟锁相环和占空比矫正电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR03 | Grant of secret patent right | ||
| GRSP | Grant of secret patent right | ||
| DC01 | Secret patent status has been lifted | ||
| DCSP | Declassification of secret patent | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140514 Termination date: 20200914 |