CN102045042B - 使用于半导体元件测试的频率信号产生方法 - Google Patents

Abstract

本发明提供一种使用于半导体元件测试的频率信号产生方法，包含有：提供一基频时钟以产生时钟脉冲Tosc，此时钟脉冲Tosc具有周期时间Tp；提供测试所需的频率信号的周期Tcpu的规格；提供一计数器的累加以产生一商数时间Tq；提供一余数加法器进行余数累加以产生一余数时间Tr，使得此频率信号与此商数时间Tq的差距等于此余数时间Tr；当此余数加法器因余数累加而发生进位时，提供一单位脉冲至此计数器以使此商数时间Tq增加一单位的周期时间Tp；提供一延迟线以提供一延迟时间Td；以及根据延迟时间Td以延迟此商数时间Tq，据此得到测试所需的频率信号Tcpu。

Description

使用于半导体元件测试的频率信号产生方法

技术领域

本发明涉及用于半导体元件测试的频率信号产生方法，特别是一种通过上升脉波方式(rising-pulse approach)控制商数与余数累加进位以进行频率信号产生方法。

背景技术

传统用于半导体元件测试的基频，使用除频器、锁相循环(phase lockloop，PLL)或计数器来产生。然而这类的基频产生方法皆无法产生任意频率，所谓产生任意频率指这类的基频产生器仅可产生具有固定周期的信号，却无法产生其它具有不同周期的信号。譬如，除频器能产生可整除于2、4、8…等的频率信号，如100Mhz经除频器可产生50Mhz、25Mhz或12.5Mhz等周期频率信号，而无法任意产生非预定周期的频率信号。当利用锁相回路做为基频产生器时，其是由输入频率F(frequency input)、乘法器M(multiplication)与除法器N(division)所控制，锁相频率输出为F乘上M除以N，虽然可通过M与N调整出较多频率，但是仍无法产出任意的频率信号。另外，若基频产生器为一计数器，其能产生周期为T倍数的频率信号，例如1T、2T、3T等。举例来说，100Mhz经计数器可产生50Mhz(2T)、25Mhz(3T)或12.5Mhz(4T)等周期频率，依然无法产生任意频率信号。

当利用此基频产生器在进行数字模拟信号处理时，由于在处理模拟信号取样频率时，取样频率常常无法被整除，因而造成取样频率漂移(shift)的状况产生，进而造成取样频率的误差。例如，当基频频率信号为100Mhz的数字信号转换成300Khz的模拟取样频率信号时，100M除以300K等于3333.333，即会因为3333.333的模拟信号无法被整除，会造成频率的漂移，因而产生信号的误差。

发明内容

为了解决上述现有技术不尽理想之处，本发明提供一种用于半导体元件测试的频率信号产生方法，而此频率信号产生方法包含以下步骤：

(1)提供一基频时钟以产生时钟脉冲Tosc，此时钟脉冲Tosc具有一固定频率F及此固定频率F所对应的周期时间Tp；

(2)提供一半导体元件测试所需的频率信号的周期Tcpu的规格；

(3)提供一计数器累加此时钟脉冲Tosc的周期时间Tp，以产生一商数时间Tq，使此商数时间Tq为此周期时间Tp的整数倍；

(4)提供一余数加法器进行余数累加以产生一余数时间Tr，此余数时间Tr小于此周期时间Tp，使得此频率信号与此商数时间Tq的差距等于此余数时间Tr；

(5)当此余数加法器因余数累加而发生进位时，提供一单位脉冲至此计数器以使此商数时间Tq增加一单位的周期时间Tp；

(6)提供一延迟线以产生一延迟时间Td，此延迟时间Td等于此余数时间Tr；

(7)根据延迟时间Td以延迟此商数时间Tq，据此得到此半导体元件测试所需的频率信号的周期Tcpu。

因此，本发明的主要目的在于提供一种用于半导体元件测试的频率信号产生方法，可根据一固定周期以产生任意频率的基频信号。

本发明的次要目的在于提供一种用于半导体元件测试的频率信号产生方法，通过余数累加进位而触发一上升脉波产生器，据此可将商数时间延长一单位的周期时间，可有效消除频率漂移的问题。

本发明的另一目的在于提供一种用于半导体元件测试的频率信号产生方法，通过将上升脉波产生器所产生的单位上升脉波输入至商数时间的计数器，可有效解决模拟信号无法被整除的问题。

附图说明

图1为一流程图，根据本发明提出的较佳实施例，为一种用于半导体元件测试的频率信号产生方法；

图2为一时序图，系根据本发明提出的较佳实施例，为一种用于半导体元件测试的频率信号产生时间；

图3为一方块图，根据本发明提出的较佳实施例，为一种频率信号产生系统。

【主要元件符号说明】

时钟脉冲Tosc                频率F

周期时间Tp                  频率信号Tcpu

商数时间Tq                  余数时间Tr

延迟时间Td

频率信号产生系统20

中央处理器21                商数内存22

振荡器23                    余数内存24

余数加法器25                余数缓存器26

上升脉冲产生器27

计数器28

递增加法器281               多工器282

闩锁器283                   比较器29

延迟线30

步骤S110、S120、S130、S140、S150、S160、S170

具体实施方式

由于本发明揭露一种频率信号产生方法，用于半导体元件测试，其中使用的集成电路元件测试原理，已为相关技术领域具有通常知识者所能明了，故以下文中的说明，不再作完整描述。此外，本发明的施行并未限定用于基频的取样频率产生器的技艺者所熟习的特殊细节。另一方面，众所周知的取样频率电路的详细电路运作并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以之后的专利范围为准。同时，以下文中所对照的图式，表达与本发明特征有关的结构示意，并未亦不需要依据实际尺寸完整绘制。

首先请参考图1，为本发明提出的较佳实施例，为一种用于半导体元件测试的频率信号产生方法，此频率信号产生方法包含以下步骤：

(1)提供一基频时钟以产生时钟脉冲Tosc，此时钟脉冲Tosc具有一固定频率F及此固定频率F所对应的周期时间Tp(S110)；

(2)提供一半导体元件测试所需的频率信号的周期Tcpu的规格，包括对应Tcpu的商数部时间、余数部时间以及边缘触发的形式(S120)；

(3)提供一计数器以累加时钟脉冲Tosc的周期时间Tp，据此产生一商数时间Tq，其中此商数时间Tq为周期时间Tp的整数倍(S130)；

(4)提供一余数加法器以进行余数累加，据此产生一余数时间Tr，其中此余数时间Tr小于周期时间Tp，且使得频率信号与商数时间Tq的时间差等于此余数时间Tr(S140)；

(5)当此余数加法器因余数累加而发生进位时，提供一单位脉冲至此计数器以使此商数时间Tq增加一单位的周期时间Tp(S150)；

(6)提供一延迟线以产生一延迟时间Td，此延迟时间Td等于此余数时间Tr(S160)；以及

(7)根据此延迟时间Td以延迟商数时间Tq，据此可得到此半导体元件测试所需频率信号的周期时间Tcpu(S170)。

请参考表1与图2，是说明本发明的频率信号产生机制。频率信号产生机制由一基频时钟100MHz(周期10纳秒)作为频率震荡的基础而产生所需的频率信号Tcpu为300KHz(周期3333.33333纳秒)。在此，基频时钟具有一固定频率F，也就是100MHz时，此固定频率100MHz所对应的周期时间Tp则是10纳秒(nS)，而欲产生的频率信号Tcpu的周期时间由商数时间Tq与一余数时间Tr所组成。

当欲产生频率信号Tcpu所需的第一个周期时间3333.33333nS时，频率信号产生机制产生对应上述第一个周期时间的第一个商数时间Tq为3330nS，以及对应上述第一个周期时间的第一个余数时间Tr为3.33333nS。

当欲产生频率信号Tcpu所需的第二个周期6666.66666nS时，对应的第二个商数时间Tq可通过累加上述第一个商数时间得到6660nS，第二个余数时间Tr亦通过累加上述第一个余数时间得到6.66666nS。

当欲产生频率信号Tcpu所需的第三个周期9999.99999nS时，对应的第三个商数时间Tq可通过累加上述第二个商数时间而得到9990nS，第三个余数时间Tr亦通过累加上述第二个余数时间而得到9.99999nS。

当欲产生频率信号Tcpu所需的第四个周期13333.33332nS时，对应的第四个商数时间Tq可通过累加上述第三个商数时间得到13320nS，第四个余数时间Tr亦通过累加上述第三个余数时间而得到13.33332nS。值得注意的是此时第四个余数时间超过基频时钟的对应周期时间10nS，导致进位发生使得原来第四个余数时间因进位发生而得到3.33332nS，多出的10nS因进位发生而加至第四个商数时间，使得第四个商数时间得到13330nS。同理，频率信号Tcpu后续所需的商数时间Tq与余数时间Tr将依据这样循环方式持续进行。

表1、频率信号产生机制

请参考图3，在上述实施例中，频率信号产生方法可用在一频率信号产生系统20，以提供半导体元件测试所需的频率信号Tcpu，此频率信号产生系统20包括一中央处理器21、一商数内存22、一振荡器23、一余数内存24、余数加法器25、余数缓存器26、上升脉冲产生器27、计数器28、比较器29以及延迟线30，其中振荡器23产生一基频时钟且具有一固定频率F为100MHz(周期10纳秒)。中央处理器21产生半导体元件测试所需的频率信号Tcpu的规格。频率信号产生系统20进一步包含提供一第一内存(也就是商数内存22)，第一内存储存一商数时间Tq，且可供中央处理器21存取。此外进一步包含一第二内存(也就是余数内存24)，第二内存储存余数时间Tr，且可供中央处理器21存取。商数时间Tq的累加将商数内存22存放的商数值输入比较器29且根据振荡器2的周期触发以控制商数时间Tq的累加。余数时间Tr的累加将余数内存24存放的余数值通过余数加法器25与余数缓存器26以进行余数时间的累加。单位脉冲信号由上升脉冲产生器27所提供。此外，计数器28进一步包含一递增式加法器281、多工器282与闩锁器283。值得注意的是，当余数时间Tr发生进位而触发上升脉冲产生器27，使得上升脉冲产生器27提供一单位脉冲信号至计数器28的多工器282，使得原本由递增式加法器281所产生的计数值(counter value)通过闩锁器283的作动而被延迟10纳秒的周期时间，据此可有效消除频率漂移的问题，且有效解决模拟信号无法被整除的问题。此外，延迟线30的作用在于提供一延迟时间Td，而延迟时间Td等于余数时间Tr，进而使得商数时间Tq被延迟余数时间Tr以产生频率信号Tcpu所需的每一周期时间。

以上所述仅为本发明的较佳实施例，并非用以限定本发明的申请专利权利；同时以上的描述，对于熟知本技术领域的专门人士应可明了及实施，因此其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在申请专利范围中。

Claims (9)

1.一种使用于半导体元件测试的频率信号产生方法，包含以下步骤：

a.提供一基频时钟以产生时钟脉冲Tosc，该时钟脉冲Tosc具有一固定频率F及该固定频率F所对应的周期时间Tp；

b.提供一半导体元件测试所需的频率信号Tcpu的规格；

c.提供一计数器累加该时钟脉冲Tosc的周期时间Tp，以产生一商数时间Tq，使该商数时间Tq为该周期时间Tp的整数倍；

d.提供一第一内存，该第一内存储存该商数时间Tq；

e.提供一余数加法器进行余数累加以产生一余数时间Tr，该余数时间Tr小于该周期时间Tp，使得该频率信号与该商数时间Tq的时间差等于该余数时间Tr；

f.提供一第二内存，该第二内存储存该余数时间Tr；

g.当该余数加法器因余数累加而发生进位时，提供一单位脉冲至该计数器以使该商数时间Tq增加一单位的周期时间Tp；

h.提供一延迟线提供一延迟时间Td，该延迟时间Td等于该余数时间Tr；以及

i.根据该延迟时间Td以延迟该商数时间Tq，据此得到该半导体元件测试所需的频率信号Tcpu。

2.如权利要求1所述的使用于半导体元件测试的频率信号产生方法，其特征在于，该基频时钟的固定频率为100MHz。

3.如权利要求2所述的使用于半导体元件测试的频率信号产生方法，其特征在于，该基频时钟由一振荡器所产生。

4.如权利要求1所述的使用于半导体元件测试的频率信号产生方法，其特征在于，该单位脉冲由一上升脉冲产生器所提供。

5.如权利要求4所述的使用于半导体元件测试的频率信号产生方法，其特征在于，该上升脉冲产生器提供一单位脉冲藉以控制该计数器。

6.如权利要求5所述的使用于半导体元件测试的频率信号产生方法，其特征在于，该计数器包含一闩锁器、一加法器与一多工器。

7.如权利要求1所述的使用于半导体元件测试的频率信号产生方法，其特征在于，该半导体元件测试所需的频率信号Tcpu的规格由一中央处理器所产生。

8.如权利要求7所述的使用于半导体元件测试的频率信号产生方法，其特征在于，该第一内存可供该中央处理器存取。

9.如权利要求7所述的使用于半导体元件测试的频率信号产生方法，其特征在于，该第二内存可供该中央处理器存取。

Images