JP2008537425A - 位相ロックループ回路装置及びこれを利用したクロック信号発生方法 - Google Patents
位相ロックループ回路装置及びこれを利用したクロック信号発生方法 Download PDFInfo
- Publication number
- JP2008537425A JP2008537425A JP2008507228A JP2008507228A JP2008537425A JP 2008537425 A JP2008537425 A JP 2008537425A JP 2008507228 A JP2008507228 A JP 2008507228A JP 2008507228 A JP2008507228 A JP 2008507228A JP 2008537425 A JP2008537425 A JP 2008537425A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- digital
- clock
- phase
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title 1
- 238000005259 measurement Methods 0.000 claims abstract description 24
- 230000000630 rising effect Effects 0.000 claims description 29
- 238000012952 Resampling Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000003786 synthesis reaction Methods 0.000 claims description 7
- 230000010363 phase shift Effects 0.000 claims description 3
- 230000001960 triggered effect Effects 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 11
- 238000013461 design Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 238000013016 damping Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000003708 edge detection Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- RFHAOTPXVQNOHP-UHFFFAOYSA-N fluconazole Chemical compound C1=NC=NN1CC(C=1C(=CC(F)=CC=1)F)(O)CN1C=NC=N1 RFHAOTPXVQNOHP-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 235000021178 picnic Nutrition 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
回路装置(100)、特にサブクロックまたはサブピクセルの正確な位相測定及び位相発生用の位相ロックループ、並びにこれに対応する方法を、クロック乗算器位相ロックループを時間−ディジタル変換器の後方に設けず、アナログ遅延線も信号除算器ユニットも、ディジタルランプ発振器または離散時間発振器とディジタル−時間変換器との間に設けず、ディジタル環境におけるノイズ及び接地バウンスの影響を受け易いアナログ回路がより少ない方法でさらに発展させるために、少なくとも1つの位相測定ユニット(10);少なくとも1つの位相検出器ユニット(30)の少なくとも1つの出力信号(delta_phi)を供給される少なくとも1つのループフィルタユニット(40, 40’);ループフィルタユニット(40, 40’)少なくとも1つの出力信号、特に少なくとも1つの増分(inc)を供給される少なくとも1つのディジタルランプ発振器ユニットまたは離散時間発振器ユニット(50, 50’)を設け、ディジタルランプ発振器ユニットまたは離散時間発振器ユニット(50, 50’)の少なくとも1つのレジスタユニット(54, 54’)の状態信号(dto_status)は位相検出器ユニット(30)に入力信号として供給され、さらに、少なくとも1つのディジタルランプ発振器ユニットまたは離散時間発振器ユニット(50, 50’)の少なくとも1つの出力信号(dto_co)を供給されて少なくとも1つの出力信号(ho1, ho2)発生する少なくとも1つのディジタル−時間変換器ユニット(60, 62, 60’, 62’)を設けることを提案する。
Description
本発明は、回路装置、特にサブクロック(副クロック)またはサブピクセル(副画素)の正確な位相測定及び位相発生用の位相ロックループ(位相同期ループ)、並びにこれに対応する方法に関するものである。
ディジタル回路には、アナログ−ディジタル変換器(ADC)内のディジタルコアまたはサンプル−ホールドゲートにおけるラッチユニット、特にフリップフロップ(FF)をトリガするためのクロック信号を発生する必要性が存在する。多くの場合には、このクロックは水晶発振器から導出すれば十分である。
クロックが入力信号と特定の周波数関係または位相関係を有する必要のある場合には、クロック発生を制御しなければならない。このことは、周波数ロックループ(FLL)、位相ロックループ(PLL)、または遅延ロックループ(DLL)の応用領域である。
こうした制御ループへの取り組みは、アナログ領域またはディジタル領域において行うことができる。アナログ領域では、ループの時定数は過度に長くすることはできない、というのは、この場合には、ノイズ、漏洩、及び他の影響が性能を悪化させるからである。
ディジタルの取り組みの場合には、アナログインタフェースも存在し、このアナログインタフェースは労力及びリスクを最小化するように設計しなければならない。
過去には、2、3の異なる取り組みがあり、その1つでは、カスケード型位相ロックループ(PLL)システムを用いる。低速で調整可能な外側ループがディジタル領域の一部をなす。内側ループはアナログであり、外側ループの出力信号にロックされる。内側ループは、ディジタル部分とアナログ環境とのインタフェースとして作用し、一般にサブクロックの分解能、ビデオ処理の場合にはサブピクセルの分解能に、位相の分解能の増強をもたらす。
ここでの欠点は、アナログ部分が非常に大規模かつ特化されることにあり、このことは他のプロセスに、大きな労力を伴って転移し得るだけである。カスケード型位相ロックループ(PLL)システムの使用のさらなる欠点はアナログ部分の性能、特に直線性(リニアリティ)、及びプロセス依存性並びに温度依存性に関するものである。
この取り組みは、ディジタル位相ロックループを参照した従来技術文献である欧州特許出願公開第0619653号、及びリングオシレータを参照した従来技術文献である欧州特許出願公開第0899879号に記載されている。この実現では、200ピコ秒〜1ナノ秒のジッタ値が達成されている。不都合なことに、ジッタ振幅は、入力周波数、動作点、温度、及びPLLのプロセスに依存し、上記マージン内で予測可能ではない。
従来技術の設計ではさらなるステップが行われ、ここでは、サブピクセル分解能に対する分解能増強及びアナログ位相発生用にリングオシレータを使用せず、代わりに遅延線を使用している。この遅延線は、時間−ディジタル変換器(TDC:Time-to-Digital Converter)及びディジタル−時間変換器(DTC:Digital-to-Time Converter)用の基準として使用する。
時間−ディジタル変換器は、遅延線の入力クロックである基準クロックのエッジに対する入力基準エッジの位相を測定する回路である。時間−ディジタル変換器の出力はディジタルワード(語)である。
ディジタル−時間変換器は、その正反対を行う回路であり、即ち、ディジタル−時間変換器は入力におけるディジタルワードに対するアナログ出力位相を発生する。ディジタル−時間変換器は遅延線の出力位相の1つを選択するだけである。
ピクチャ・インプルーブド・コンバインド・ネットワーク(PICNIC:Picture Improved Combined Network:画像改善結合ネットワーク)及びその後継者において実現されるリングオシレータに比べて、この遅延線は、温度依存性、プロセス依存性、及び直線性についての問題がより少ないという利点を有する。直線性についての問題はまだ存在する、というのは、ここでは64段の遅延線を使用し、64段を位置合わせすることは非常に困難であるからである。さらに、最終段と最初の段との間のステップは直線性の問題を生じさせる。
遅延線用の基準クロックは、サブピクセルの分解能よりずっと低いジッタを有しなければならない。ディジタル回路においてこのことを達成することは、接地バウンス問題により非常に困難である。ここでも、遅延線は専用アナログブロックであり、従って1つのプロセスから他のプロセスへの転移は前記と同じ問題を生じさせる。さらに、クロック乗算器PLLを遅延線の前に設けて、遅延線への入力周波数を十分高い周波数で提供する。これも、ジッタに寄与し得るアナログブロックである。
ディジタルクロック合成のための新たな取り組みは、Ultimate One-Chip-TV 5(UDC-5、部内表現:Progressive Picasso(プログレッシブ・ピカソ)またはProPic)プロジェクトにおいて用いられ、そのループの制御、並びにサブピクセル分解能を生成する方法は完全に異なる。この方法では、クロック乗算器位相ロックループ内のリングオシレータの2つの位相を用いて、要求されるサブピクセル分解能を直接達成し、従ってディジタル位相ロックループ内の遅延線及びリングオシレータは、もはや必要でない。
その代わりに、クロック乗算器PLLは非常に高い周波数で動作して上記分解能を達成し、このことは、ディジタルPLLを他のプロセスに合わせてスケーリング(拡大縮小)するためのより大きなフレキシビリティ(柔軟性)を提供する。さらに、この取り組みはシステム内のアナログ部分を大幅に除去し、ディジタル−時間変換器用の入力を発生するための信号除算器はもはや存在しない。こうした信号除算器は複雑であり、サイクル時間を要し、これはいわゆる離散時間発振器(ディスクリート・タイムオシレータ)またはオシロスコープ・ディジタル時間発振器(タイムオシレータ)(DTO:Digital Time Oscillator)に置き換えられている。
1つの欠点は、特定種類の従来技術のシステムは3つの位相用に構築され、3は2のべき乗ではないことである。3つの位相の選定は、この数の位相を提供するアナログPLLの利用可能性に関係する。いずれにせよ、この原理は任意数、好適には2のべき乗の数、例えば4(=22)または8(=23)個の位相を以って適用することができ、従って、位相ワードを再スケーリングすることによって生成される丸め誤差が回避され、このことはPLLの周波数を低減する。より高い分解能を得るために、このシステムは6位相でも使用することができる。
このこととは別に、従来技術文献である米国特許出願公開第2002/0033737号は、ディジタル制御発振器の同調(チューニング)入力を時間ディザ処理するシステム及び方法を参照している。完全にディジタル制御の発振器(DCO:Digitally Controlled Oscillator)の同調入力時間ディザ処理するこの技術は、シグマ−デルタ変調された遅延制御に応答するシフトレジスタ及び乗算器を具えて、ディジタル制御発振器が発生するスプリアス(不要波)トーンを最小化する。
従来技術文献である米国特許出願公開第2002/0033737号におけるシフトレジスタは、DCOの出力信号によって提供される分周した高周波基準信号によってクロック供給される。上記乗算器は、再クロック供給されDCOの出力信号に同期された周波数基準信号によってクロック供給される。従って上記乗算器は、遅延制御に応答して時間ディザ処理されて、スイッチングによって発生する摂動を最小化する。
従来技術文献である国際公開第99/13579号は、時間分解能を増加させたディジタルPLL回路を開示している。ディジタルPLL回路は、外部同期信号及び第1フィードバック信号を受信して位相差信号を生成する位相検出器を具えている。この位相差信号の値は、同期信号と第1フィードバック信号との位相差である。
従来技術文献である国際公開第99/13579号による回路は、上記位相検出器の下流に接続され、上記位相差に応じたnビット幅のディジタル出力信号を生成するディジタル時間発振器(DTO)、このDTOの出力信号を第1フィードバック信号として位相検出器に搬送するフィードバック装置、及び上記DTOの出力に接続され、訂正信号用の出力を有する復号化装置も具えている。この訂正信号は、2つの走査値の位相関係の尺度を表し、そして第2フィードバック信号のビットの少なくとも部分集合から導出される。
従来技術文献である国際公開第99/13579号のディジタルPLL回路は、テレビジョンにおける水平同期を再生するために特に有用である。
従来技術文献である米国特許第6133900号は、マルチシンク(多重同期)モニタにおいて、表示されたOSDデータのサイズを、水平同期信号の周波数にかかわらず一定に維持することのできるOSD装置を参照している。OSDクロック発生回路は、水平同期信号のレベル遷移点によって位相ロックされたOSDクロック信号を発生すべく発振するように制御されるPLL回路を具えている。
従来技術文献である米国特許第6133900号によるOSD装置を、水平同期信号を変更することのできるマルチシンクモニタにおいて使用する際には、OSDデータは同じサイズで、水平同期信号の周波数の変更に影響されずに表示することができる。
従来技術文献である米国特許第6133900号は、ディジタル位相ロックループ制御を開示している。すべてディジタル構成要素で実現される位相ロックループは、確率論的な方法を用いて、位相位置及び相対速度の誤差を検出する。
履歴回路及び調整−輝度選択回路を用いて、位相及び周波数の適切な訂正が行われる。この履歴回路は、位相比較器から受信した一連のバイナリ(”0”または”1”)の結果の連続記録を保存する。収集した履歴成分は、発振器における、位相オフセット(”0”または”1”)が同じままで連続した周期数、及び位相オフセットのカウント数が1を超えなかった周期数を含む。
上述した欠点及び短所に始まり、以上で説明した実施例を考慮すれば、本発明の目的は、技術分野に記載した種類の回路装置、並びに技術分野に記載した種類の方法を、次のようにさらに進展させることにある:
時間−ディジタル変換器の後方にクロック乗算器位相ロックループを設けることがなく、
アナログ遅延線も信号除算ユニットも、ディジタルランプ発振器または離散時間発振器とディジタル−時間変換器との間に設けることがなく、ディジタル環境におけるノイズ及び接地バウンスの影響を受け易いアナログ回路がより少ないようにする。
時間−ディジタル変換器の後方にクロック乗算器位相ロックループを設けることがなく、
アナログ遅延線も信号除算ユニットも、ディジタルランプ発振器または離散時間発振器とディジタル−時間変換器との間に設けることがなく、ディジタル環境におけるノイズ及び接地バウンスの影響を受け易いアナログ回路がより少ないようにする。
本発明の目的は、請求項1に記載の特徴を具えた回路装置によって、並びに請求項8に記載の方法によって達成される。本発明の有利な好適例及び目的に合わせた改良は、それぞれの従属請求項に開示されている。
本発明は基本的に、サブクロック及び/またはサブピクセルの正確な位相測定及び位相発生用の回路並びに方法に基づく。この新たな種類のサブクロック及び/またはサブピクセルの正確な位相測定及び位相発生方法及び回路は、ディジタルクロック合成、及び/またはディジタルビデオプロセッサの表示部用の同期信号のような基準信号の完全ディジタル発生に用いることができる。
この原理は、クロックまたは基準信号を入力信号の周波数または位相から導出するすべての応用に用いることができ、従って、このことはこうした問題を解決するための一般的な取り組みとして見ることができる。
この目的のために、ギガヘルツ(GHz)レンジ(範囲)のディジタルクロック回路を使用し、この回路では、クロック信号は入力信号の位相から導出し、この回路は完全にディジタル化されている。この回路は、ディジタル−時間変換器(DTC)の後方にクロック乗算器PLLがなく、そして離散時間発振器(DTO:Discrete Time Oscillator)とディジタル−時間変換器との間に信号除算器がないことが好ましい。この解決法の利点は、ディジタル環境においてノイズ及び接地バウンスの影響を受け易いアナログ回路がより少ないということにある。
この種のクロック発生は、入力信号に依存するか、あるいは依存しない任意のクロック信号を発生するために用いることができる。オシロスコープまたはディジタル時間発振器(DTO)の出力周波数は、DTOの周波数fDTOを次式:
fDTO=fxtal・inc/dto_max
により制御する増分incによって決まる。従って、増分incと、離散時間発振器またはオシロスコープ・ディジタル時間発振器の最大内容(コンテント)または最大値dto_maxとの合理的な比率を実現することができる。
fDTO=fxtal・inc/dto_max
により制御する増分incによって決まる。従って、増分incと、離散時間発振器またはオシロスコープ・ディジタル時間発振器の最大内容(コンテント)または最大値dto_maxとの合理的な比率を実現することができる。
増分incをクロックからクロックへと変化させれば、より高周波数へのディザ処理も可能である。仮想クロックグリッドの周波数が可能な最小ジッタを決定する。
本発明の好適例によれば、離散時間発振器またはオシロスコープ離散時間発振器(DTO)の異なる実現を提供することができ、このことは、異なる出力信号を同じソース(信号源)から、アナログクロック乗算器位相ロックループを用いずにより少ない労力で導出する自由度が多数存在することを示す。
本発明の特に進歩的な改良によれば、新たなディジタル−時間変換器/時間−ディジタル変換器の方法をディジタルロックループに適用する必要はなく、このDTC/TDCの方法は直接的な周波数合成にも用いることができる。この場合には、他のあらゆるシステムへのインタフェースを、離散時間発振器またはオシロスコープ離散時間発振器(DTO)の増分incとすることができ、あるいは直接、DTOの位相画像とすることもできる。この位相画像は例えばソフトウェアによって生成することもできる。
本発明の教示による新たな方法の利点は次のように要約することができる:
出力信号は、ナノ秒のレンジ(範囲)及び/またはピコ秒のレンジの高分解能を有する固定クロックグリッド上で利用可能である。
従来技術のシステムにおけるように、ディジタル−時間変換器の後方にクロック乗算器位相ロックループを必要としない。
アナログ遅延線が存在しない。
オシロスコープ/ディジタル時間発振器とディジタル−時間変換器との間に信号除算器が存在しない。
新しいシリコンプロセス技術、特に簡易プロセスのシュリンクへの設計の移行が容易である。
出力信号は、ナノ秒のレンジ(範囲)及び/またはピコ秒のレンジの高分解能を有する固定クロックグリッド上で利用可能である。
従来技術のシステムにおけるように、ディジタル−時間変換器の後方にクロック乗算器位相ロックループを必要としない。
アナログ遅延線が存在しない。
オシロスコープ/ディジタル時間発振器とディジタル−時間変換器との間に信号除算器が存在しない。
新しいシリコンプロセス技術、特に簡易プロセスのシュリンクへの設計の移行が容易である。
一般に、本発明は、ディジタルクロック合成及び/または、ディジタルビデオプロセッサ表示部用のライン同期信号のような基準信号の完全ディジタル発生に応用することができる。本発明の教示による原理は、クロック信号または基準信号を入力信号の周波数または位相から導出するすべての応用、例えば液晶表示テレビジョン(LCDTV)のように、汎用プロセッサの特徴が関係する動き推定等のプラットフォームを含むテレビジョンのような半導体オーディオ/ビデオの規格の分野に用いることができる。
最後に、本発明は特に、サブクロック及び/またはサブピクセルの正確な位相測定及び位相発生用の、特にディジタルクロック合成用及び/または少なくとも1つのディジタルビデオプロセッサユニットの表示部用のライン同期信号のような基準信号の完全ディジタル発生用の、少なくとも1つの上述した回路装置の使用、及び/または上述した方法の使用に関するものである。
既に上述したように、本発明の教示を有利な様式に具体化並びに改良するいくつかの選択肢が存在する。この目的のために、請求項1及び請求項8にそれぞれ従属する請求項を参照し、本発明のさらなる改良、特徴、及び利点を、以下に、図面を参照した好適な実施例により詳細に説明する。
図1〜図15では、対応する部分に同じ参照番号を用いる。
図1〜図15により、新たな種類のサブクロックまたはサブピクセルの正確な位相測定兼位相発生回路100を開示する。この回路装置100は、ディジタルクロック合成及び/またはディジタルビデオプロセッサの表示部用のライン同期信号のような基準信号の完全ディジタル発生に用いることができる。回路100に割り当てられた方法または原理は、クロックまたは基準信号を入力信号haの周波数または位相から導出するすべての応用に用いることができる。
不要な繰り返しを避けるために、本発明の実施例、特徴、及び利点に関する以下の記述は、(特に断わりがなければ)次のものに関係する:
本発明による位相測定兼位相発生回路装置100の実施例(図1参照);並びに次のものの具体例:
時間−ディジタル変換器20(図4、5参照:サンプル−ホールド段のない第1具体例)または20’(図6、7、8参照:サンプル−ホールド段ssのある第2具体例);
フィルタ40(比例(P)制御を有する第1具体例)または40’(比例積分(PI)制御を有する第2具体例);
ディジタルランプ発振器または離散時間発振器50(図2、3参照:フライバック値または最大内容(コンテント)または最大値dto_maxの制御なしの第1具体例;図13参照:加算器ユニットのパイプライン化なし、分割なしの具体例;図14参照:加算器ユニットのパイプライン化あり、分割なしの具体例;図15参照:加算器ユニット56、58のパイプライン化なし、分割ありの具体例)またはフライバック値または最大内容または最大値dto_maxの制御ありの第2具体例;及び・または、
ディジタル−時間変換器60、62(図9、10参照:サンプル−ホールド段なしの第1具体例)または60’(図11、12参照:サンプル−ホールド段ssありの第2具体例)。
すべての実施例及び具体例は本発明の方法により動作する。
本発明による位相測定兼位相発生回路装置100の実施例(図1参照);並びに次のものの具体例:
時間−ディジタル変換器20(図4、5参照:サンプル−ホールド段のない第1具体例)または20’(図6、7、8参照:サンプル−ホールド段ssのある第2具体例);
フィルタ40(比例(P)制御を有する第1具体例)または40’(比例積分(PI)制御を有する第2具体例);
ディジタルランプ発振器または離散時間発振器50(図2、3参照:フライバック値または最大内容(コンテント)または最大値dto_maxの制御なしの第1具体例;図13参照:加算器ユニットのパイプライン化なし、分割なしの具体例;図14参照:加算器ユニットのパイプライン化あり、分割なしの具体例;図15参照:加算器ユニット56、58のパイプライン化なし、分割ありの具体例)またはフライバック値または最大内容または最大値dto_maxの制御ありの第2具体例;及び・または、
ディジタル−時間変換器60、62(図9、10参照:サンプル−ホールド段なしの第1具体例)または60’(図11、12参照:サンプル−ホールド段ssありの第2具体例)。
すべての実施例及び具体例は本発明の方法により動作する。
ディジタル位相ロックループ(PLL)100の一般的なディジタル位相ロックループ構造は図1に見ることができ、位相検出器30、ループフィルタF(s)(参照番号40または40’)、及びディジタルランプ発振器または離散時間発振器50がディジタルPLL100の要素として設けられている。
離散時間発振器50は図2の第1具体例に示すアキュミュレータである。加算器52によって、離散時間発振器50の増分incがDTOレジスタ54の内容dto_regに加算される。従って、離散時間発振器50のdto_statusは離散時間発振器50の増分incを積分したものであり、出力dto_statusは図3から得られるランプ信号であり、図3には、この離散時間発振器の第1具体例50のDTO原理を示す。
等価なアナログランプ発振器のサンプルのみが利用可能である。これらの値を補間すれば、その結果は理想的なランプ信号となる。信号dto_coは離散時間発振器50のキャリー出力信号であり、レジスタ54のオーバーフローが発生すれば、1クロックサイクルにつき1だけ増加する。
ディジタルランプ発振器または離散時間発振器の第2具体例を述べる。加算器によって、離散時間発振器の増分incがDTOレジスタの内容dto_regに加算される。従って、離散時間発振器のdto_statusは離散時間発振器の増分incを積分したものであり、出力dto_statusは得られるランプ信号である。
増分incを変更すること(図2、3の離散時間発振器の第1具体例50参照)の代案として、この第2具体例では、離散時間発振器も、フライバック振幅を変化させることによって調整することもでき、このことは例えばDOP偏向プロセッサ(処理回路)において用いられる。
この目的のために、DTOの最大内容または最大値またはフライバック値dto_maxを制御する(位相計算がより複雑になるという影響をもたらす)。増分incは固定値であり、制御レジスタから取得することができる。離散時間発振器の第2具体例の第1実現は、比較器を用いることによって、離散時間発振器の最大値dto_maxと離散時間発振器の状態値dto_statusとの関係をチェックする。
状態値dto_statusが最大値dto_maxより大きい場合には、減算器を用いることによって、この最大値dto_maxを状態値dto_statusから減算する。
離散時間発振器の第2具体例の第1実現の場合には、三角形は0とdto_max+incとの間で変化し得る。離散時間発振器50’の第2具体例の第2実現の場合には、三角波の三角形は-incとdto_maxとの間の間隔を占める。
(特定のワード長を有するレジスタ54の状態値を示す)状態信号dto_statusによって、図1の位相検出器30は、入力信号haの基準エッジ後に(いわゆるエッジ検出)、離散時間発振器50の状態値をサンプリングする。
位相検出器30の出力delta_phiは、PLL100の入力信号とPLL100の出力信号との位相差である。この位相差delta_phiはフィルタユニット40、40’に供給され、これらのフィルタユニットは適用領域に応じてあらゆる種類のフィルタ、例えば比例(P)フィルタ40、比例積分(PI)フィルタ、比例積分微分(PID)フィルタ、等とすることができる。
ループが単純なフィルタ40のみで作製されている場合には、比例(P)ゲインのみを扱い、従って位相誤差は0に安定せず、こうした比例のみのループフィルタ40は回路装置100の設計の明示的部分ではないものとして考えることができる。
より詳細には、こうした比例制御を有するループフィルタ40は、位相検出器30の出力信号delta_phiに比例係数または比例率Kpを乗算する比例要素42を具えている。
ループフィルタは比例積分(PI)制御を有することができ、ここでは、比例積分コントローラがその制御モードの意味で最適を表すことを考慮に入れる。
比例(P)コントローラと積分(I)コントローラとを組み合わせれば、その結果は、コントローラの比例部分により制御変数の変化に迅速に反応することができ、そして、コントローラの積分(I)部分により、かつその比例によっても、その操作変数を連続的に変化させることができるコントローラとなる。比例制御(PI)コントローラは、制御偏差は非常に小さいか消失さえもするが、制御偏差は自動的に0ではないように設計することができる。
ループフィルタは、位相検出器30の出力信号delta_phiに比例係数または比例率Kpを乗算する比例要素を有することができる。この比例要素の前で、ループフィルタの経路は分岐し、即ち:
比例経路と、積分経路とに分岐する。
比例経路と、積分経路とに分岐する。
積分経路は、位相検出器30の出力信号delta_phiに積分係数または積分率Kiを乗算する積分要素を具えている。
比例要素及び積分要素の配置は、ループフィルタが設定要求、即ち減衰係数(ダンピングファクタ)と減衰時定数とを別個に調整することができるという要求を満足するように設計する。
積分要素の出力信号を積分するために、積分器を設け、より詳細には、積分要素の出力信号を積分器のフィードバック出力信号に加算するための第2加算器を具えている。この関係では、積分器は本質的に、フィードバック遅延要素によって形成される。
従来技術文献である米国特許第6320574号による手順とは異なり、本発明では、比例経路と積分経路とを分離して配置することが有利であり、さもなければ(米国特許第6320574号参照)、結合またはロックオン特性は、結合またはロックオンが行われるそれぞれの方向の関数として変化し、この方向は、基準周波数よりも高い周波数によって、あるいは基準周波数よりも低い周波数によって与えることができる。
比例経路の出力信号と積分経路の出力信号とを、これら2つの経路の下流に接続された第1加算器において加算する。
「背景及び従来技術」の所で上述したテレビジョン(TV)応用は、PI制御特性(=比例+積分)を利用することが多く、このことは二次位相ロックループ(PLL)を生じさせる。
他の場合(周波数ロックループ(FLL))には、増分inc用の周波数制御回路のみが存在し得る。このことは自由に決めることができる。
ループフィルタ40の出力は、離散時間発振器50(図2参照)の周波数fDTOを、式fDTO=fxtal・inc/dto_maxに従って制御する増分incである。従って、増分incと離散時間発振器50(図2参照)の最大内容または最大値dto_maxとの合理的な比率を実現することができる。
制御目的のためには、DTO50の尖鋭度が重要である。離散時間発振器の第1具体例50(図2、3参照)では、尖鋭度は∂fDTO/∂inc=fxtal/dto_maxであり、離散時間発振器の第2具体例の実現では、尖鋭度は∂fDTO/∂inc=fxtal・inc/dto_max2である。
従って、離散時間発振器の第2具体例を離散時間発振器の第1具体例50(図2、3参照)と比較した周波数分解能の比率はdto_max/incである。従って、離散時間発振器の第2具体例は、inc<dto_maxであればより大きな分解能を生じさせる。このことは上述した実現について真である。
既知の解決法では、出力クロックの精度は限られている、というのは、その立上りエッジ及び立下りエッジはシステムクロックの立上りエッジ及び立下りエッジと一致するからである。分解能をサブクロックまたはサブピクセルの精度まで増強するために、ディジタル位相ロックループ100は、位相測定を改善するための時間−ディジタル変換器20(図4、5参照:サンプル−ホールド段なしの第1具体例)、20’(図11、12参照:サンプル−ホールド段ありの第2具体例)を具えている。
異なる出力周波数または異なる出力位相を有する出力信号毎に、追加的なディジタル−時間変換器60、62(図9、10参照:サンプル−ホールド段なしの第1具体例)、60’、62’(図11、12参照:サンプル−ホールド段ありの第2具体例)が実現される。
各ディジタル−時間変換器60、62または60’、62’は、出力信号ho1、ho2を送り届け、これらの位相は位相ロックループ100の入力信号haにロックされる。ディジタル−時間変換器60、62または60’、62’の入力信号dto_coを同じ離散時間発振器50から導出する場合には、これらの出力信号ho1、ho2は固定の位相関係を有する。
本発明による時間−ディジタル変換器20または20’及びディジタル−時間変換器60、62または60’、62’はアナログ遅延線を利用しない。
ディジタル−時間変換器60、62または60’、62’の実現のために、離散時間発振器50をいわゆるオシロスコープDTOに拡張する(以下の図13、14を参照した詳細な説明参照)。
図4に、“Ultimate One-Chip-TV 5(UOC−TV5:究極のワンチップTV5)”プロジェクトにおける時間−ディジタル変換器20の原理を示す。この場合には、クロック乗算器位相ロックループから出る3つのクロック位相phi_a、phi_b、phi_cが存在し、3つのシフトレジスタ22a、22b、22cに供給される。この関係では、クロック乗算器の入力は安定した基準クロック信号、例えば水晶発振器から供給することが好ましい。
他のあらゆるクロック位相数、例えば6または2nが存在し得る。このことはタイミング関係及び分解能を変化させるが、原理は変化させない。
図4の場合、即ち3つのクロック位相phi_a、phi_b、phi_cの場合には、クロック位相phi_a−phi_b、phi_b−phi_c、及びphi_c−phi_a間には120度のスキューが存在する。入力信号haは各シフトレジスタ22a、22b、22cの入力に供給される。各シフトレジスタ22a、22b、22cの最初3つのラッチユニットはフリップフロップ(FF)として実現して準安定を回避し、これは2つのラッチユニット、特に2つのフリップフロップ、あるいは4つ以上のラッチユニット、特に4つ以上のフリップフロップとすることもできる。
ラッチユニット、特にフリップフロップの実数とは無関係に、時間−ディジタル変換器20の設計の最も敏感な部分は、各チェーン(連鎖)22a、22b、22c内の第1フリップフロップであることを理解しなければならない。これらの第1フリップフロップは、知覚されるジッタへの大幅な寄与を回避するために非常に慎重に、即ち非常に正確な設計(参照符号vad)で設置及びレイアウト(配置)しなければならない。
実際の位相測定は、各シフトレジスタ22a、22b、22cの次の6つのラッチユニットで行い、これら6つのラッチユニットの各々は、段s1, s2, s3, s4, s5, s6に対応するフリップフロップ、即ち、
第1段s1に対応する第4フリップフロップ;
第2段s2に対応する第5フリップフロップ;
第3段s3に対応する第6フリップフロップ;
第4段s4に対応する第7フリップフロップ;
第5段s5に対応する第8フリップフロップ;
第6段s6に対応する第9フリップフロップ;
第1段s1に対応する第4フリップフロップ;
第2段s2に対応する第5フリップフロップ;
第3段s3に対応する第6フリップフロップ;
第4段s4に対応する第7フリップフロップ;
第5段s5に対応する第8フリップフロップ;
第6段s6に対応する第9フリップフロップ;
6つのフリップフロップの選定は、クロック位相phi_a/phi_b/phi_cと位相ロックループ100のシステムクロックclk_sysとの周波数比に関係し、これらはUOC−5では6つであるが、一般的な場合には任意の数とすることができる。
回路装置100においてゆとりあるタイミングを持つために、第1シフトレジスタ・チェーン22aを第3のクロック位相phi_cでリサンプリングする。このレジスタ22aの出力は、他のシフトレジスタ・チェーン22b、22cの位相と共に、入力信号haのエッジの、位相ロックループ100のシステムクロックclk_sysの次のエッジまでの距離(この場合には、第2クロック位相であるクロック位相phi_bを6で除算した値)を正しい順序で、温度計表示で与える。
このコードを3つのシフトレジスタ・チェーン22a、22b、22c内に、clk_sys領域に同期して取得するために、このコードを、第2リサンプル段rs2における第1クロック位相phi_aによってリサンプリングし、そして第3リサンプル段rs3における第3クロック位相phi_cによって再びリサンプリングする。このことはゆとりあるタイミングで行われ、即ち、フリップフロップのセットアップ時間はphi_a期間/phi_b期間/phi_c期間、例えばphi_a→phi_bの遷移の3分の1の代わりに3分の2にすることができる。
この場合には、位相ロックループ100のシステムクロックclk_sysは、第2クロック位相phi_bを6で除算することによって発生され、深いクロックツリーはスキュー及び不確定性を共に生じさせる。このことをなくすために、並びに回路のタイミングを改善するために、3つのリサンプル段rs1、rs2、rs3が実現されている。スキューも不確定性も存在しなければ、これら3つのリサンプル段rs1、rs2、rs3は省略することができる。
時間−ディジタル変換器20の出力に、タリー(計数)デコーダとして具体化されたデコーダ24を設けて、温度計コードをバイナリ(2進数)に変換し、このことはルックアップテーブル(早見表)によって行うことができる、というのは、特定数の事象(イベント)のみを考慮すればよいからである。
入力信号haの立上りエッジが第1クロック位相phi_aのエッジの直前に発生する場合には、第1シフトレジスタ22aの第1フリップフロップは、第1フリップフロップにおけるセットアップ時間に食い込まなければ”1”をサンプリングする。そして、第2シフトレジスタ・チェーン22bの第1フリップフロップが”1”をサンプリングし、そして第3シフトレジスタ・チェーン22cの第1フリップフロップが”1”をサンプリングする。各クロック位相phi_a、phi_b、phi_cのすべての立上りエッジにより、”1”はチェーン22a、22b、22cにおける次のフリップフロップに達する。
位相が、例えば第1リサンプリングレジスタ内で第2クロック位相phi_bによってc6, b6, a6, c5, b5, a5,...のように順序付けられる場合には(図4参照)、3つのシフトレジスタ・チェーンの出力22a、22b、22cの出力は温度計コードまたはタリーコードである。
入力信号haがシステムクロックclk_sysのパルスより長い場合には、すべての”X”が”1”であり、従ってコードは真の温度計コードである。システムクロックclk_sysのパルスがより短い任意の長さを有する場合にも、この原理を用いることができる、というのは、先行する”1”のみが重要だからである。
原則的に、他のすべての位相をシステムクロックclk_sys用の基準として考えることができ、このことは1つのリサンプリング段(クロック位相phi_c)または2つのリサンプリング段(クロック位相phi_a)を節減することができる。また、順序は重要ではなく、ビットの任意の順序が一意的な位相ワードを与える。
図4ではタリーコード(タリーデコーダ24)を用いている、というのは、タリーコードはより解釈し易いからである。しかし、タリーデコーダユニット24の代案も存在する、というのは、タリーコードは、位相検出器30の入力として使用される数値表現についてのものだからである。一般に、任意のビットの順序及び数字表現を用いることができる(”0”は”1”と交換することができ、その逆も可能である)。
例示のために、図5に示す時間−ディジタル変換器20のタイミング図に例を見出すことができる。
入力信号haの立上りエッジが第1クロック位相phi_aの直前に発生し、かつ、フリップフロップのセットアップ時間及びホールド時間に食い込まない最初のエッジである場合には、第1シフトレジスタ・チェーン22a内の第1フリップフロップはまずこの信号をサンプリングする。この信号は次のフリップフロップを通って波及し、第1段s1における第1シフトレジスタ・チェーン22aの第1フリップフロップに入る。第1段s1における次のフリップフロップとして、第2クロック位相phi_bでトリガされるフリップフロップがこの信号をサンプリングし、等々である。
換言すれば、”1”は3つのシフトレジスタ・チェーン22a、22b、22cのすべてを通って波及する。サンプリング点spにおいて3つのシフトレジスタ・チェーン22a、22b、22c内に見出すことのできる”1”の数は、入力信号haの立上りエッジとシステムクロックclk_sysの次の立上りエッジとの間の距離に依存する。
さらに、この場合には、システムクロックclk_sysを発生する第2クロック位相phi_bのエッジも”1”に寄与しているか否かを見極めるためには、第2クロック位相phi_bとシステムクロックclk_sysとのタイミングも考慮に入れなければならない。
タリーデコーダユニット24により、タリーコードをバイナリ数に変換する。ここでは、段の数が2nでない場合には段の数を考慮に入れる。従って、例えば時間−ディジタル変換器20の出力信号tdc_out用のルックアップテーブル中で、計算tdc_out=2n・(”1”の数)/(段の数)を行うことができる。
一般に、精度は副相(サブフェーズ)の数及びクロック周波数によって決まる。出力ビットの数が、あり得るすべての副相をコード化するのに十分であれば、追加的な丸め誤差は発生しない。しかし、時間−ディジタル変換器20の出力信号tdc_outを再スケーリングするに当たり丸めを導入すれば、丸め誤差は一般に存在し得る。適切な方策は、仮想的な分解能を改善するのに十分なビット数でワードを実現することである。従って、こうした丸め誤差の影響は:
時間−ディジタル変換器20の出力信号tdc_out用の十分な数のビットによって、及び/または、
時間−ディジタル変換器20を、2nの段数に設計することによって低減することができる。
時間−ディジタル変換器20の出力信号tdc_out用の十分な数のビットによって、及び/または、
時間−ディジタル変換器20を、2nの段数に設計することによって低減することができる。
この値を用いて(図1において、位相検出器30の出力delta_phiまでトレースバックする(遡る)ことのできる)位相ワードを訂正することができる前に、時間−ディジタル変換器20の出力tdc_outを位相検出器30にとって有用な表現に変換し、そしてループフィルタ40または40’によってフィルタ処理して、離散時間発振器50用の増分値incを導出することができる。
時間−ディジタル変換器20の出力tdc_outは、ディジタルランプ発振器または離散時間発振器50の増分incに合わせて再スケーリングしなければならないことが好ましい。この値を用いて2つのクロックサイクル間を補間する。
このことを行うために、このモジュールが入力信号haの位相を:
次のクロックサイクル(=早い値)のエッジに対して測定するか、または、
直前のクロックサイクル(=遅い値)に対して測定するかを考慮に入れなければならない。
そして再スケーリングした値は:
離散時間発振器50の状態(基準数dto_status)から減算するか(早い値)、または、
この状態に加算する(遅い値)。
次のクロックサイクル(=早い値)のエッジに対して測定するか、または、
直前のクロックサイクル(=遅い値)に対して測定するかを考慮に入れなければならない。
そして再スケーリングした値は:
離散時間発振器50の状態(基準数dto_status)から減算するか(早い値)、または、
この状態に加算する(遅い値)。
時間−ディジタル変換器20の出力値tdc_outの再スケーリングは、式phi_subpixel=inc・tdc_out/2nに従って行うことができ、この関係では、項2n中のnはphi_pixelの幅に相当する。
図4では、時間−ディジタル変換器20のすべての構成要素によって規定されるいわゆるハンド・レイアウト領域は、タリーデコーダ24及び立上りエッジ検出器26とは別に、遅延のマッチング(整合)及び負荷のマッチングに対して非常に正確にレイアウトする必要がある。
時間−ディジタル変換器20の立上りエッジ検出器26は、ライン/水平同期の事象を見出すユニットの好例であり、いくつかの様式で実現することができる。1つの例は、通常の立上りエッジ検出器によるものである。第2の選択肢、即ち、立上りエッジ検出器26の異なる実現は、タリーコードデコーダ24のタリーコードから立上りエッジをデコード(復号化)することであり、タリーコードまたはタリーデコーダ24の出力が0から他の値に変化すれば、このことはエッジ検出にも用いることができ、この場合には、直接的な立上りエッジ検出器26の方が面積をとらない。
最も敏感な部分は、各シフトレジスタ22a、22b、22cの入力段における第1フリップフロップであり、図4では非常に正確な設計(参照符号vad)としてマークしてある。レイアウトが非対称であれば、このことは近くされるジッタを増加させる。
図6に、“Ultimate One-Chip-TV 5(UOC−TV5:究極のワンチップTV5)”プロジェクトにおける時間−ディジタル変換器の、サンプル−ホールド段を有する代案の実現20’を示す。
また、この場合には、クロック乗算器位相ロックループからの3つのクロック位相を時間−ディジタル変換器20’に供給し、システムクロックclk_sysの周期をサブクロック間隔に分割した他の任意のクロック位相数、例えば6つまたは2n個のクロック位相が存在し得る。
位相数を増加させることは、時間−ディジタル変換器20’のタイミングを緩和するが、位相間のタイミング・オフセットによるジッタを加え得る。原理は変化しない。また、この場合には、クロック位相phi_a−phi_b、クロック位相phi_b−phi_c、クロック位相phi_c−phi_aの間に120度のスキューが存在する。
時間−ディジタル変換器20’は次の4つの段を具えている:
入力段is;
シフト段ss;
サンプル−ホールド段shs;及び、
出力段os。
入力段is;
シフト段ss;
サンプル−ホールド段shs;及び、
出力段os。
入力段isは、それぞれ第1クロック位相phi_a、第2クロック位相phi_b、第3クロック位相phi_c上で動作するシフトレジスタ・チェーン22a’、22b’、22c’のそれぞれの一部である3つのシフトレジスタを含む。入力段isは、準安定を回避するために付け加えられている。入力シフトレジスタは2つのラッチユニット分、特に2つのフリップフロップ(FF)分の長さ、あるいは4つ以上のラッチユニット分、特に4つ以上のフリップフロップ分の長さを有することもできる。
位相測定はシフト段ssにおいて行われる。このシフト段ssは、それぞれ第1クロック位相phi_a、第2クロック位相phi_b、第3クロック位相phi_c上で動作するシフトレジスタ・チェーン22a’、22b’、22c’のそれぞれの一部である3つのシフトレジスタ・チェーン22a’、22b’、22c’の第2部分を含む。
時間−ディジタル変換器20’の入力信号haの立上りエッジが、第3クロック位相phi_cの直前で発生する場合には、シフトレジスタ・チェーン22c’の第1フリップフロップ、即ち、第3クロック位相phi_cによってクロック動作するレジスタは、第1フリップフロップにおけるセットアップ時間の要求に食い込まなければ”1”をサンプリングする。
そして、第1シフトレジスタ・チェーン22a’の第1フリップフロップは”1”をサンプリングし、そして第2シフトレジスタ・チェーン22b’の第1フリップフロップは”1”をサンプリングする。各クロック位相のすべての立上りエッジにより、”1”は当該チェーン22a’、22b’、22c’の次のフリップフロップに達する。
システムクロック出力信号clk_sys_outの立上りエッジ後に、サンプル信号sample_a/sample_b/sample_cは、クロック位相phi_a/phi_b/phi_cの期間中ハイ(高)であり(サンプル信号sample_a/sample_b/sample_cの発生については図8参照)、シフトレジスタ・チェーン22a’、22b’、22c’の内容はサンプル−ホールド段shsにコピーされる。サンプル−ホールド段shsは、すべてのクロック領域間の安全な区分を保証する。このサンプル−ホールド段shsの出力は、システムクロック出力信号clk_sys_outの1周期中に一定のままである。
今度は、出力段osが、サンプル−ホールド段shsからのデータを、システムクロック出力信号clk_sys_outの次の立上りエッジで安全にコピーする。
出力段osの18ビット値は、入力信号haのエッジの、システムクロック出力信号clk_sys_out(この場合には、第2クロック位相phi_bを除算器ユニットdivによって6で除算したもの)の次のエッジまでの距離を温度計表示で表現する。温度計表示は解釈し易いので用いることができるが、他の表示、例えばビット順序も用いることができる。出力値が一意的であることが重要である。
図7に、サンプル−ホールド段shsを有する時間−ディジタル変換器20’のタイミング図を示す。時間−ディジタル変換器20’の出力に、温度計コードをバイナリ数に変換するタリーデコーダ(明瞭さのため図6には図示せず)を設ける。このことは、
特定数の事象(イベント)のみを考慮すればよいので、ルックアップテーブルによって行うか、あるいは、
温度計コード中の“1”または”0”の数をカウントする加算器によって行うことができる。
特定数の事象(イベント)のみを考慮すればよいので、ルックアップテーブルによって行うか、あるいは、
温度計コード中の“1”または”0”の数をカウントする加算器によって行うことができる。
図9によって、ディジタル−時間変換器60、62の動作をハンド・レイアウト領域で説明する。ディジタル−時間変換器60、62は、クロック位相phi_a、phi_b、phi_c毎に1つの、3つのシフトレジスタ・チェーン64a、64b、64cも具えている。
各シフトレジスタ・チェーン64a、64b、64c内の(クロック位相phi_aに関する)最初2つのフリップフロップ、または最初3つのフリップフロップは異なるクロック領域によってトリガされて、ディジタル−時間変換器60、62にも供給される位相ワードをクロック領域clk_sysから所望の位相領域に変換する。
クロック位相phi_a/phi_b/phi_cはシステムクロックclk_sysの間隔を副間隔(サブインターバル)(図9の好例では18個の副間隔)に分割する。副間隔の数は:
クロックサイクルまたはクロック位相phi_a、phi_b、phi_cの数、及び、
システムクロックclk_sysと副相との周波数関係
に依存する。
クロックサイクルまたはクロック位相phi_a、phi_b、phi_cの数、及び、
システムクロックclk_sysと副相との周波数関係
に依存する。
位相ワード中の各”1”は、ディジタル−時間変換器60、62の出力信号clk_outが、関係する時間間隔中にハイであるべきことを示し、逆に、位相ワード中の各”0”は、ディジタル−時間変換器60、62の出力信号clk_outが、関係する時間間隔中にローであるべきことを示す。
この関係では、設計によって”1”を”0”より支配的にすることができる。この場合には、”1”は、”1”を含むレジスタをトリガするクロックの1クロック周期中アクティブである。”1”が”0”に変わった場合にのみに出力は変化することができる。
位相ワードは例えばルックアップテーブルから、あるいはディジタルランプ発振器または離散時間発振器50から導出することができ、あるいはまた、位相ワードは、特定パターンを記憶したメモリーから取得するか、あるいは完全に異なる方法で計算することもできる。
位相ワードはシステムクロックclk_sysのクロックサイクル毎に発生される。位相ワードは、1クロックサイクルphi_a、phi_b、phi_cにおいて関連するシフトレジスタ64a、64b、64cにロードされる。
この理由により、立上りエッジ検出器66(ライン/水平同期の事象を見つけるユニットの好例である)をシステムクロックclk_sysに適用する。立上りエッジ検出器66の出力は18個のAND(論理積)ゲート68に供給され、ANDゲート68は、最大でも1クロックサイクルphi_b中に出力が”0”でないことを保証する。ANDゲートの出力68は、シフトレジスタ・チェーン64a、64b、64c内の第1レジスタに供給される。
図9に示すように、各レジスタは6ビットで構成される。これらは、関連するチェーン64a、64b、64cの1つのクロック位相間隔を表現するビットであり、一緒にすれば18ビットが存在する。
図9中のリサンプリングブロックによってリサンプリングを行い、
非常に正確な設計の領域(図9の参照符号vadを参照)を規定するラインにおいてワードが利用可能であることを保証し、
ここでも、クロックサイクルphi_a、phi_b、phi_cが、1ギガヘルツの範囲の周波数において120度のスキューを有するものと仮定すれば、タイミング違反を回避する。
非常に正確な設計の領域(図9の参照符号vadを参照)を規定するラインにおいてワードが利用可能であることを保証し、
ここでも、クロックサイクルphi_a、phi_b、phi_cが、1ギガヘルツの範囲の周波数において120度のスキューを有するものと仮定すれば、タイミング違反を回避する。
ここでビットが”0”でなければ、次のサブクロックのエッジで、関連するシフトレジスタ・チェーン64a、64b、64c内のフリップフロップが同時にロードされる、というのは、チェーン64a、64b、64c内のフリップフロップは、第1フリップフロップ(図9の参照符号fiFF)を除いてOR(論理和)ゲートを介して接続されているからである。
ORゲートの一方の入力が”1”であれば、他方の入力とは無関係にその出力も”1”である。従って、ORゲートのロード入力がロードサイクル後に再び0に戻れば(このことは18個のANDゲート68によって保証される)、シフトレジスタ・チェーン64a、64b、64cは再びシフトモードに戻る。
シフトモードでは、各シフトレジスタ・チェーン64a、64b、64c内の第1フリップフロップfiFFが”0”を取得し、従って各シフトレジスタは段階的に空になり、レジスタ中の”1”は、3つのチェーン64a、64b、64cの出力を組み合わせるORゲートの出力を決定する。
図10に、ディジタル−時間変換器60、62の動作を、ディジタル−時間変換器60、62におけるタイミングの例によって示す。図9では、チェーン内の最終フリップフロップ(=各チェーン内のFF1、図9中の参照符号laFF)を制御する位相ワードの最下位ビット(LSB)が左側にあり、位相ワードの最上位ビット(MSB)が右側にある(図13において、フリップフロップ/ラッチの後に連続する線は同じビットを意味する)。
記号表示a2(図9参照)を有するフリップフロップは出力信号を発生するものと仮定する。このフリップフロップについては、左のビットから数えて4番目のビットが役割を果たす。従って、ディジタル−時間変換器60、62は信号”000000000000100000”を受信する。
この信号は、第1シフトレジスタ・チェーン64a用の入力をサンプリングするレジスタaa1(図10参照)でリサンプリングされ、第1クロックサイクルphi_aでクロック同期される。第1クロックサイクルphi_aと第2クロックサイクルphi_bとの間のスキューは240度であるので、このリサンプリング及びクロック同期は、クロックサイクルphi_a/phi_b/phi_cのクロック周期の3分の2の後に発生する。この信号はシフトレジスタaa2(図10参照)においてクロックサイクルphi_aで再びリサンプリングされる。
その後に、内容(コンテント)は、第1シフトレジスタ・チェーン内の異なるフリップフロップ用に分割される。クロックサイクルphi_aの次のアクティブエッジで、フリップフロップa2(図10参照)の”1”は、最終フリップフロップ(図9の参照符号laFF参照)達するまで、残りのチェーンを通って波及する。フリップフロップa1の出力が”1”であれば、出力ORゲートの出力も”1”を得る。
1つのORゲートは、フリップフロップ間に実現すべき最少数のゲートである。このことが、サブクロックまたはサブピクセルの正確な位相測定兼位相発生を回路100全体をどれだけ速くすることができるかを決める。
ORゲートの代わりに、他のゲート、例えばNAND(否定積)ゲートも使用することができる。この場合には、”1”ではなく代わりに”0”をロードすることが考えられ、このことによって、本発明の回路100をずっと高速にすることができる。この構成では、出力における最大クロック周波数は、クロックサイクルphi_a/phi_b/phi_cの半分にすることができる。
原則的に、この方法で、ナイキスト基準に反することなしに、クロックサイクルphi_a/phi_b/phi_cの周波数の1.5倍に達することができる。このことは、”1”だけではなく”0”も出力を決定する場合に達成することができる。このことを行うために、例えば出力ゲートを3入力XOR(排他的論理和)ゲートにすることができる。位相ワードの発生もこのことを考慮に入れなければならない。
この場合には、達成される周波数は十分高く、クロックサイクルphi_a/phi_b/phi_cは737.28メガヘルツの周波数(1.356ナノ秒の周期T=1/fに相当する)で構成され、システムクロックclk_sysは1.2288メガヘルツの周波数で構成される。
実現すべき分解能は450ピコ秒、即ち3つの位相を伴う1.35ナノ秒の3分の1である。6位相では225ピコ秒が可能である。回路100がタイミングを取り直さなければならない最小スキューは0.9ナノ秒であり、位相ロックループ(PLL)100のレイアウト、マージン及びノイズの制御ために、この値からいくらかのマージンを減算しなければならない。
図9のディジタル−時間変換器60、62の領域全体は非常に正確にレイアウトしなければならない(参照符号vadを付けた非常に正確な設計)。レイアウト内のあらゆる非対称性が、ディジタル−時間変換器60、62の出力信号clk_outのジッタを増加させる。図9中の最も敏感な部分にマーク付けする。これらのフリップフロップ及びORゲート自体のトリガ及び出力が、ディジタル−時間変換器60、62のジッタ性能を決定する。
図11に、サンプル−ホールド段を、特にサンプル−ホールド・フリップフロップを有するディジタル−時間変換器60’、62’の代案の実現を示す。
ディジタル−時間変換器60’、62’は次の3つの段を具えている:
入力段is;
シフト段ss;及び、
出力段os。
入力段is;
シフト段ss;及び、
出力段os。
入力段isは、ディジタルランプ発振器または離散時間発振器50からのデータを引き継ぎ、これらのデータをシステムクロック出力信号clk_sys_outの1周期中安定に保つ。システムクロック出力信号clk_sys_outのこの周期中に、これらのデータを安全にシフト段ssにロードすることができる(サンプル−ホールド・フリップフロップを有するディジタル−時間変換器60’、62’を二次元グラフィック表現、即ちタイミング図の形式で概略的に示す図12参照)。
シフト段ssは、次の3つのシフトレジスタを含む:
第1シフトレジスタ・チェーン64a’を構成し、第1クロックサイクルphi_aによってクロック動作するシフトレジスタ;
第2シフトレジスタ・チェーン64b’を構成し、第2クロックサイクルphi_bによってクロック動作するシフトレジスタ;及び、
第3シフトレジスタ・チェーン64c’を構成し、第3クロックサイクルphi_cによってクロック動作するシフトレジスタ。
第1シフトレジスタ・チェーン64a’を構成し、第1クロックサイクルphi_aによってクロック動作するシフトレジスタ;
第2シフトレジスタ・チェーン64b’を構成し、第2クロックサイクルphi_bによってクロック動作するシフトレジスタ;及び、
第3シフトレジスタ・チェーン64c’を構成し、第3クロックサイクルphi_cによってクロック動作するシフトレジスタ。
データが転送される瞬時は、サンプル信号sample_a、sample_b、sample_c(図8参照)によって決まる。サンプル信号sample_a、sample_b、sample_cは同じサンプル信号にすることができる、というのは、これらの信号は、サンプル−ホールド段を有する時間−ディジタル変換器20’に使用されるからである。
第1サンプル信号sample_aがハイである際に、ビットshiftin<15, 12, 9, 6, 3, 0>は第1シフトレジスタ・チェーン64a’のシフトレジスタにロードされ、第2サンプル信号sample_bは、shiftin<16, 13, 10, 7, 4, 1>を第2シフトレジスタ・チェーン64b’のシフトレジスタにロードし、第3サンプル信号sample_cは、shiftin<17, 14, 11, 8, 5, 2>を第3シフトレジスタ・チェーン64c’のシフトレジスタにロードする。
各クロックのすべての立上りエッジで、データはそれぞれのシフトレジスタ・チェーン64a’、64b’、64c’内の次のフリップフロップに達する。第1フリップフロップの入力は明確に規定されていなければならない。図11の場合には、これらの入力はタイオフ(連絡)セルに接続されているが、テスト信号入力から導出することもできる。
各シフトレジスタ・チェーン64a’、64b’、64c’内の第1フリップフロップはデータ入力時に”0”を獲得しており、シフトレジスタは段階毎に空になり、レジスタ内の”1”が、3つのシフトレジスタ・チェーン64a’、64b’、64c’の出力を組み合わせるNANDゲート68’の出力を決定する。
図11の場合には、出力は反転入力を有するNANDゲート68’によって構成され、このNANDゲート68’はORゲートとして動作する。本発明のサブクロックまたはサブピクセルの正確な位相測定兼位相発生回路100を反転論理で構成し、”1”ではなく”0”をロードすることもできる。この場合には、NANDゲート68’の入力を反転することはもはや必要なく、段is、ss、osには”0”の代わりに”1”を置く。
ディジタル位相ロックループ(PLL)100内のDTO(=図13のディジタルランプ発振器または離散時間発振器50c)は、いわゆるオシロスコープDTO(=図13のオシロスコープ・ディジタルランプ発振器またはオシロスコープ離散時間発振器)に拡張することができる。
通常のDTO50cは位相情報を位相検出器30に送り届け、図13に示すように、オシロスコープDTO50の左上部分に見出すことができる。オシロスコープDTOの右の部分は、サブクロック位相のビットイメージ(図13参照、参照符号bi)を、最終のdto_statusをディジタル−時間変換器60、62に入力される始点として計算する。
このビットイメージbiは、この場合にはクロックサイクルphi_a/phi_b/phi_cの3倍または6倍、あるいはシステムクロックclk_sysの周波数の18倍のクロック周波数を有する仮想クロックグリッドに関係する出力信号のレベルを表現する。一般に、上記仮想クロックグリッドの周波数は、ディジタル−時間変換器60、62内の段の数とシステムクロック周波数との積である。
オシロスコープ・ディジタルランプ発振器またはオシロスコープ離散時間発振器50は:
増分incをPLL100のループフィルタ40または40’から取得するか、あるいは、
クロックシンセサイザ(合成器)の場合には、他のソースからの増分を取得する。
増分incをPLL100のループフィルタ40または40’から取得するか、あるいは、
クロックシンセサイザ(合成器)の場合には、他のソースからの増分を取得する。
図13では、増分incは仮想クロックの周波数レベルに関係する。従って、通常のDTO50cについては、増分incに18を乗算して、DTO50cの周波数出力レベルに合った値を持たせる必要がある。
通常のDTO50cがオシロスコープDTO50の初段または最終段である場合には、通常のDTO50cとオシロスコープDTO50とを併合することができる。通常のDTO50cがオシロスコープDTO50の最終段である後者の場合には、増分の乗算は必要ない。
ディジタルランプ発振器または離散時間発振器50を、ビットイメージbiの計算の開始点として考える。この状態に、仮想クロック周波数レベル上の増分incを順次加算する。
従って、
1番目の加算器の後の状態は、システムクロックclk_sysの最後のアクティブエッジ後の、位相1の仮想クロックサイクルの状態を表す、
2番目の加算器の後の状態は、システムクロック(clk_sys)の最後のアクティブエッジ後の、位相2の仮想クロックサイクルの状態を表す、
等々である。
1番目の加算器の後の状態は、システムクロックclk_sysの最後のアクティブエッジ後の、位相1の仮想クロックサイクルの状態を表す、
2番目の加算器の後の状態は、システムクロック(clk_sys)の最後のアクティブエッジ後の、位相2の仮想クロックサイクルの状態を表す、
等々である。
17番目の加算器の後の状態は、システムクロックclk_sysの次のアクティブエッジ前の位相1の仮想クロックサイクルの状態を表す。18番目の加算器は、通常のDTO50cが次のシステムクロックサイクルで有すると同じ結果を与える。
従って、図13において行われるように、通常のDTO50cの出力を17番目の加算器への入力として取得するか、あるいは、オシロスコープ・ディジタルランプ発振器またはオシロスコープ離散時間発振器50用に18個の加算器を持つかの自由度が存在する。タイミング上の理由で、後者の実現が利点を有し得る。
オシロスコープ加算器のオーバーフロービットobは、システムクロックclk_sysのエッジにおける、仮想クロックグリッドレベル上の出力のレベルを表す。これらのオーバーフロービットobはレジスタ内に収集され、ディジタル−時間変換器60、62に供給される。このことは出力周波数が非常に高い場合に有利であり、例えば、出力周波数がクロックサイクルphi_a/phi_b/phi_cの周波数の半分におよそ等しい場合に有利である。
この場合には、デューティサイクルはいずれにせよ約50%±10%である。デューティサイクルが重要ではなく、そして1つのサブクロック間隔のみ0である必要がある場合には、この周波数の約2倍に達することができる。
オーバーフローの代わりに周波数が大幅に低い場合には、最上位ビットmsbを取得することができる。この場合にも、出力信号は約50%である。オーバーフロービットobを取得する場合には、出力パルスを発生するシフトレジスタに依存して、出力パルスは1クロックサイクルphi_a/phi_b/phi_cの長さで構成される。
原則的に、通常のDTO50cのみが最大限のビットサイズを有する必要がある。オシロスコープDTO50のオシロスコープ部分用の加算器は、伝搬される丸め誤差及び出力におけるジッタの要求に応じて、より小さい幅を持つことができる。
オシロスコープDTO50がより少ないビットを有する場合には、クロックが忘れられる恐れがある。通常のDTO50とオシロスコープDTO50の(仮想的な)18段とが、パイプライン化(以下参照)によって生じるいくらかのレイテンシ(待ち時間)後に同じ内容(コンテント)を有しない場合には、このことは常にある。
しかし、DTO50cの50ビットの幅が仮定され、そしてオシロスコープDTO50がなおも30ビットで構成される場合には、1クロックサイクル内に結果を得ることはほとんど不可能である、というのは、通常のプロセスはこのことを可能にせず、従ってパイプライン化を導入する必要があり、このことを図14に示し、ここではパイプライン化を有するオシロスコープDTO50cを示す。
図14では、すべてのフリップフロップがシステムクロックclk_sysでクロック動作する。増分incは各加算器間のフリップフロップで遅延される。従って、最終段では前のフリップフロップによるビットイメージの計算が継続されている間に、新たな増分が各段を通って伝搬される。
オーバーフロービットob及び/または最上位ビットmsbはフリップフロップ内に収集され、その数は段毎に増加する、というのは、生成されるオーバーフロービットobの数も増加するからである。
各段の間にパイプライン化が存在しなければならないか否かはプロセスに依存する。各第2段または各第3段どうしの間にパイプライン化された段が存在することも可能である。パイプライン化された段の数は原理を変化させない。
パイプライン化により、ディジタル位相ロックループ100内では位相ワードに対する出力信号の位相シフトが存在する。このことは:
ループフィルタ40または40’に供給される位相ワードに定数を加算するか、この位相ワードから定数を減算することによって、出力の一定のレイテンシにより位相ワードを訂正することによるか、あるいは、
ディジタルランプ発振器または離散時間発振器50のオシロスコープ部分に使用するdto_statusから定数を減算するか、dto_statusに定数を加算することによるか
のいずれかによって補償することができる。
ループフィルタ40または40’に供給される位相ワードに定数を加算するか、この位相ワードから定数を減算することによって、出力の一定のレイテンシにより位相ワードを訂正することによるか、あるいは、
ディジタルランプ発振器または離散時間発振器50のオシロスコープ部分に使用するdto_statusから定数を減算するか、dto_statusに定数を加算することによるか
のいずれかによって補償することができる。
図1では、2つのディジタル−時間変換器60、62または60’、62’が、同じディジタルランプ発振器または離散時間発振器50から導出した2つの異なるクロック信号を送り届けているように表している。このことは、DTO50のオシロスコープ部分中の加算器が、異なるオーバーフローを有するLSB(最下位ビット)部分56及びMSB(最上位ビット)部分58に分割されている場合に可能である。
原則的に、この方法により、ディジタルランプ発振器または離散時間発振器50(上記の式fDTO=fxtal・inc/dto_max及び尖鋭度∂fDTO/∂inc=fxtal/dto_max参照)または(上記尖鋭度∂fDTO/∂dto_max=fxtal・inc/dto_max2参照)の増分incとの関係を有する、図1におけるディジタル−時間変換器60、62または60’、62’の出力信号ho1とho2との周波数の任意の合理的な比率を実現することができる。
加算器が3つ以上の部分に分割されている場合には、3つ以上のオーバーフロービットobまたは最上位ビットmsb、従って3つ以上の出力信号ho1, ho2, ho3,...,honを1つのDTO50によってサポートすることができる(従って、2つの出力ho1、ho2は最小の要求ではなく、1つ、2つ、3つ、...n個の出力ho1, ho2, ho3,...,hon用にも本発明を採用することができる)。
出力信号ho1、ho2は、同じ増分incによって上式fDTO=fxtal・inc/dto_maxから発生することのできない周波数で構成される場合には、増分incを他の周波数に合わせてスケーリングし、別なオシロスコープ・ディジタルランプ発振器またはオシロスコープ離散時間発振器50を使用することができる。
また、この場合には、入力信号haと固定の周波数関係を有するクロックを発生する。入力周波数と出力周波数との間に整数比が存在しなければ、その位相は、入力信号haのエッジから入力信号haのエッジまで固定のパターンで変化する。
周波数分解能が十分高くない場合には、DTO50の増分incを調整することができる。従って、同じビット幅で、より高い分解能が可能である。
クロック信号用に、オシロスコープDTO50の出力(LSB部分56のオーバーフロービットobLSB)は通常、直接取得する。その後にサンプリングされる基準信号は通常、安全なサンプリング用には短すぎる。従って、オシロスコープDTO50の出力は何らかの手段によって長くすることができる。
1つの単純な方法は、位相ワード中の”1”を見つけ、そして、システムクロックサイクルclk_sysが特定数に達するか、あるいは、ディジタル−時間変換器60、62または60’、62’によって発生される基準クロックサイクルが特定数に達するまで、出力信号の先行エッジ後の時間間隔を表す”0”を”1”に置き換えることであり、このことは既に、クロックDTCの位相ワードから計算することができる。
このことは図10にも示す。a6、b6またはc6(図9参照)の出力が”1”である限り、ORゲートの出力は”1”である。第1シフトレジスタ・チェーン64a内に単一の”1”のみが存在する場合には、クロックサイクルphi_a、phi_bまたはphi_cに対して出力は”1”である。
第2シフトレジスタ・チェーン64b内または第3シフトレジスタ・チェーン64c内の隣接セル内に2番目の”1”が存在する場合には、当該チェーンが再び空になるまで出力は”1”に保たれる。このことを用いて特定のデューティサイクル条件を生成することができる。
この場合には、オシロスコープDTO50の出力を要求に合わせて修正しなければならない。このことはルックアップテーブルによって、あるいは単に出力のビット位置をいくつかシフトし、シフトしたワード及びシフトしていないワードを順序付けすることによって行うことができる。
図10には別な例があり、信号値をかっこ内に示し、破線の信号は、信号を延長して、例えば異なるクロック領域におけるより低いクロック周波数でのリサンプリングを可能にする方法を示す。このことを達成するために、位相ワードを、その高次のビットのすべてにおいて変化させ、これらのビットも”1”に設定されている。
次のシステムクロックclk_sysで、”1”のみを含む位相ワードが生成される。従って、3つのシフトレジスタ・チェーン64a、64b、64cは決して空にはならない。このことはパルスが十分長くなるまで継続することができる。
例えば、第2ディジタル−時間変換器によって発生される第2信号に比べて特定長の出力パルスが要求される場合には、例えば、この第2ディジタル−時間変換器に供給される位相ワード中の”1”をカウントすることができる。
信号の開始位置から、見出された最終の有効パルスまでのすべてのビットが”1”に設定されている:
この例では、出力信号が始まり、この出力信号の立上りエッジで、第2ディジタル−時間変換器62または62’が、
第1ディジタル−時間変換器60または60’の1つの信号の立上りエッジで始動し、
第1ディジタル−時間変換器60または60’の他の信号の立下りエッジで終了する。
第1ディジタル−時間変換器60または60’の1つの信号の立上りエッジで始動し、
第1ディジタル−時間変換器60または60’の他の信号の立下りエッジで終了する。
第1DTC60、60’において、第2DTC62、62’の位相ワード中の最初の”1”と最後の”1”との間に常に同数の”1”が存在する場合には、第2DTC62、62’の出力パルスは第1DTC60、60’の出力のクロックサイクル数と同じクロックサイクル数だけ継続する。さらに、DTC60、60’の出力とDTC62、62’の出力との間に特定の位相条件を実現することができる。
50%のデューティサイクルを生成する他の方法は、図14のオシロスコープ・ディジタルランプ発振器またはオシロスコープ離散時間発振器50に関して既に上述している。MSBを採る場合には、出力信号は50%のデューティサイクルで構成される。このことはサブDTOについても有効である。ここでもDTO50のMSB部分はオーバーフロービットobを得る。
既に前述したように、1つおきの数の位相、例えば4つの位相、6つの位相、あるいは8つの位相を用いることができる。位相数の増加と共に、同じ分解能に達するための周波数は減少するが、位相計算の労力、例えば時間−ディジタル変換器20または20’の出力あるいは位相ワードのための労力の増加を伴う。
達成可能な分解能に関しては、過去には、ジッタ振幅のピーク−ピークは、ディジタルシステムで、動作点、温度、プロセス拡散、等に依存して200ピコ秒〜1ナノ秒の範囲で達成していた。
図1〜図15に示す現在のサブクロックまたはサブピクセルの正確な位相測定兼位相発生回路100では、好適に選定した周波数は、システムクロックclk_sysについては122.88MHzであり、クロックサイクルphi_a、phi_b、phi_cについては737.28MHzである。
時間−ディジタル変換器20または20’及びディジタル−時間変換器60、62または60’、62’が18段(クロック位相phi_a, phi_b, phi_c当たり6段)であることにより、仮想クロックグリッドの周波数は2.21ギガヘルツである。このことは約450ピコ秒の分解能を与える。
より高い分解能が可能である。この場合には、最大出力周波数は3つの位相の使用のみによって制約される。3相クロックの反転を含む6つのクロック位相を用いる場合には、約230ピコ秒の分解能に達することができる。このことは、ピクチャ・インプルーブド・コンバインド・ネットワークの位相ロックループ(PICNIC−PLL)の場合には最良の場合のオーダーである。
さらに、3相クロック及び/またはシステムクロックclc_sysは1.1ギガヘルツまで増加させることができる。これは現在の3相クロック乗算器位相ロックループの限界である。
従って、現在の方法及び現在のプロセスでは原則的に150ピコ秒の分解能が可能である。しかい、レイアウトによる制約が存在し、このことは、レイアウトが3つの位相間の300ピコ秒のスキューに対処することができなければならないことを意味する。
この出力周波数を持つための1つの解決法は、2つのディジタル−時間変換器60、62または60’、62’を有することであり、
これらのディジタル−時間変換器の一方はクロックの立上りエッジを発生するために使用し、
これらのディジタル−時間変換器の他方はクロックの立下りエッジを発生するために使用する。
これらのディジタル−時間変換器の一方はクロックの立上りエッジを発生するために使用し、
これらのディジタル−時間変換器の他方はクロックの立下りエッジを発生するために使用する。
このことは、
図1のディジタル−時間変換器60、62または60’、62’の2つの出力をXORゲートに供給し、
図1のディジタル−時間変換器60、62または60’、62’の入力が同一周波数であるが、適切なクロックサイクル数、例えば1サブクロックサイクルだけ互いにシフトされている場合に、容易に達成することができる。
図1のディジタル−時間変換器60、62または60’、62’の2つの出力をXORゲートに供給し、
図1のディジタル−時間変換器60、62または60’、62’の入力が同一周波数であるが、適切なクロックサイクル数、例えば1サブクロックサイクルだけ互いにシフトされている場合に、容易に達成することができる。
そして、XORゲートの出力は仮想クロック周波数の半分で行うことができる。
他の可能性は、3入力XORゲートを持つことである。2つのクロック位相において、シフトレジスタ内の同じ位置に”1”が存在する場合には、同じ位置において、XORゲートの入力に達する第1クロック位相は出力を”1”に設定し、第2クロック位相は出力を再び”0”に設定する。
このことは、位相ワードを1つまたはそれ以上の位置だけ左側にシフトし、これをシフトしていない元のものとビット単位でOR(論理和)をとることによって行うことができる。必要であれば、デューティサイクルに空間的な注意を払わなければならない。
XORゲートの代わりに、2つのディジタル−時間変換器60、62または60’、62’によって制御されるラッチを用いることもでき:
これらのディジタル−時間変換器の一方はラッチをセットするために用いることができ、
これらのディジタル−時間変換器の他方はラッチを再びリセットするために用いることができる。
これらのディジタル−時間変換器の一方はラッチをセットするために用いることができ、
これらのディジタル−時間変換器の他方はラッチを再びリセットするために用いることができる。
ディジタル−時間変換器60、62または60’、62’の位相イメージ間の位相シフトが信号の出力タイミングを決定する。
別な解決法は、4つ以上のクロック位相を持つことである。従って、これらの多重クロック位相の周波数を保つことは、より低い周波数範囲になり得るが、これらのクロック位相間のスキューはより小さくなる。このことを行うことによって、時間−ディジタル変換器20または20’及びディジタル−時間変換器60、62または60’、62’のための労力は増加するが、タイミングの制約を緩和してより高い分解能値が可能である。
本発明の方法(1つのディジタル−時間変換器及び出力におけるORゲートまたはNANDゲート)では、副相の周波数の半分より小さい周波数のみ発生することができる。
出力信号をラッチによって、あるいはXORゲートで発生し、これにより立上りエッジと立下りエッジの発生とを別個に制御することができれば、副相の数×副相の周波数の半分の積以下の周波数を発生することが可能である。
上述した解決法とは別に、本発明は、回路システム100の限界周波数をサブクロックグリッド周波数まで増加させるための実現可能な解決法も含む。
サブクロック周波数の半分のオーダーの最大出力周波数は、ディジタル−時間変換器60、62または60’、62’を、その出力が3サブクロック間隔分の持続時間は有しないが、1サブクロック間隔分の持続時間を有するように変更すれば、達成することができる。サブクロック周波数の半分を出力周波数として得るための代案がある。
チェーン64aまたは64a’内の最終フリップフロップ(参照符号laFF)の内容(コンテント)は、第1クロック位相phi_aの1つの間隔中に”1”であり、従って、通常、最大可能な周波数はfphi_a/2である。出力を他の位相と組み合わせれば、より高い周波数も可能である。
第1シフトレジスタ・チェーン64aまたは64a’の出力を、第1ANDゲートによって第3クロック位相phi_cと論理結合する(ANDをとる)第1の場合c1には、出力がハイの期間は第1クロック位相phi_aの間隔の6分の1である。従って:
第2シフトレジスタ・チェーン64bまたは64b’の出力は、第2ANDゲートによって第1クロック位相phi_aと論理結合し(ANDをとり)、出力がハイの期間は第2クロック位相phi_bの間隔の6分の1であり;そして、
第3シフトレジスタ・チェーン64cまたは64c’の出力は、第3ANDゲートによって第2クロック位相phi_bと論理結合し(ANDをとり)、出力の高い周期は第3クロック位相phi_bの間隔の6分の1であり;
従って、すべてのシフトレジスタ・チェーン64a、64b、64cまたは64a’、64b’、64c’を短くしてより高い周波数に達することができる。
第2シフトレジスタ・チェーン64bまたは64b’の出力は、第2ANDゲートによって第1クロック位相phi_aと論理結合し(ANDをとり)、出力がハイの期間は第2クロック位相phi_bの間隔の6分の1であり;そして、
第3シフトレジスタ・チェーン64cまたは64c’の出力は、第3ANDゲートによって第2クロック位相phi_bと論理結合し(ANDをとり)、出力の高い周期は第3クロック位相phi_bの間隔の6分の1であり;
従って、すべてのシフトレジスタ・チェーン64a、64b、64cまたは64a’、64b’、64c’を短くしてより高い周波数に達することができる。
要約すれば、第1の場合には概ね、チェーン64a、64b、64cまたは64a’、64b’、64c’の1クロック位相の出力は、先行するクロックエッジまたはクロック信号phi_c、phi_a、phi_bとの論理積(AND)をとられる。ORゲートには、ANDゲートのそれぞれの出力信号が供給され、このORゲートから、ディジタル−時間変換器60、62または60’、62’の出力信号clk_outが生じる。
出力がハイの期間が上記第1の場合の2倍であることを意図した第2の場合には、各チェーン64a、64b、64cまたは64a’、64b’、64c’の出力は、後続するクロックエッジまたはクロック信号phi_b、phi_c、phi_aの反転信号との論理積(AND)をとることができ、より詳細には:
第1シフトレジスタ・チェーン64aまたは64a’の出力を、第1ANDゲートによって、反転した第2クロック位相phi_bと論理結合し(ANDをとり)、出力がハイの期間は第1クロック位相phi_aの間隔の3分の1であり;
第2シフトレジスタ・チェーン64bまたは64b’の出力を、第2ANDゲートによって、反転した第3クロック位相phi_cと論理結合し(ANDをとり)、出力がハイの期間は第2クロック位相phi_bの間隔の3分の1であり;
第3シフトレジスタ・チェーン64cまたは64c’の出力を、第3ANDゲートによって、反転した第1クロック位相phi_aと論理結合し(ANDをとり)、出力がハイの期間は第3クロック位相phi_cの間隔の3分の1である。
従って、すべてのシフトレジスタ・チェーン64a、64b、64cまたは64a’、64b’、64c’を短くしてより高い周波数に達することができる。
第1シフトレジスタ・チェーン64aまたは64a’の出力を、第1ANDゲートによって、反転した第2クロック位相phi_bと論理結合し(ANDをとり)、出力がハイの期間は第1クロック位相phi_aの間隔の3分の1であり;
第2シフトレジスタ・チェーン64bまたは64b’の出力を、第2ANDゲートによって、反転した第3クロック位相phi_cと論理結合し(ANDをとり)、出力がハイの期間は第2クロック位相phi_bの間隔の3分の1であり;
第3シフトレジスタ・チェーン64cまたは64c’の出力を、第3ANDゲートによって、反転した第1クロック位相phi_aと論理結合し(ANDをとり)、出力がハイの期間は第3クロック位相phi_cの間隔の3分の1である。
従って、すべてのシフトレジスタ・チェーン64a、64b、64cまたは64a’、64b’、64c’を短くしてより高い周波数に達することができる。
要約すれば、上記第2の場合には概ね、チェーン64a、64b、64cまたは64a’、64b’、64c’の1クロック位相の出力は、後続するクロックエッジまたはクロック信号phi_b、phi_c、phi_aの反転信号との論理積(AND)をとられる。ORゲートには、ANDゲートのそれぞれの出力信号が供給され、このORゲートから、ディジタル−時間変換器60、62または60’、62’の出力信号clk_outが生じる。
結局、図1〜図15に示す本発明のサブクロックまたはサブピクセルの正確な位相測定兼位相発生回路100の利点は、ディジタル環境内に存在するアナログ回路がより少なく、即ち、ノイズ及び接地バウンスの影響をより受けにくいことにある。
この種のクロック発生を用いて、入力基準信号に依存した、あるいは依存しない任意のクロック信号を発生することができる。出力周波数は式fDTO=fxtal・inc/dto_maxによって決まる。従って、増分incと離散時間発振器またはオシロスコープ・ディジタル時間発振器50の最大内容または最大値dto_maxとの任意の合理的な比率を実現することができる。
増分incをクロック毎に変化させれば、高分解能にする「ディザ」も可能である。仮想クロックグリッドの周波数が可能な最小ジッタを決める。
以上で例示したように、次のものの異なる実現を示してきた:
時間−ディジタル変換器20(図4、5参照:サンプル−ホールド段なしの第1具体例)または20’(図6、7、8参照:サンプル−ホールド段ssありの第2具体例);
フィルタ40(比例(P)制御を有する第1具体例)または40’(比例積分(PI)制御を有する第2具体例);
ディジタルランプ発振器または離散時間発振器50(図2、3参照:フライバック値または最大内容または最大値dto_maxの制御なしの第1具体例;図13も参照:パイプライン化なし、加算器ユニットの分割なしの具体例;図14も参照:パイプライン化あり、加算器ユニットの分割なしの具体例;図15も参照:パイプライン化なし、加算器ユニット56、58の分割ありの具体例;)(フライバック値または最大内容または最大値dto_maxの制御ありの第2具体例);及び/または、
ディジタル−時間変換器60、62(図9、10参照:サンプル−ホールド段なしの第1具体例)または60’、62’(図11、12参照:サンプル−ホールド段ありの第2具体例);
の異なる実現を示してきた。このことは、回路TDC20または20’、及びDTC60、62または60’、62’の原理は、異なるタイミング制約を有する異なる方法で実現することができることを示している。
時間−ディジタル変換器20(図4、5参照:サンプル−ホールド段なしの第1具体例)または20’(図6、7、8参照:サンプル−ホールド段ssありの第2具体例);
フィルタ40(比例(P)制御を有する第1具体例)または40’(比例積分(PI)制御を有する第2具体例);
ディジタルランプ発振器または離散時間発振器50(図2、3参照:フライバック値または最大内容または最大値dto_maxの制御なしの第1具体例;図13も参照:パイプライン化なし、加算器ユニットの分割なしの具体例;図14も参照:パイプライン化あり、加算器ユニットの分割なしの具体例;図15も参照:パイプライン化なし、加算器ユニット56、58の分割ありの具体例;)(フライバック値または最大内容または最大値dto_maxの制御ありの第2具体例);及び/または、
ディジタル−時間変換器60、62(図9、10参照:サンプル−ホールド段なしの第1具体例)または60’、62’(図11、12参照:サンプル−ホールド段ありの第2具体例);
の異なる実現を示してきた。このことは、回路TDC20または20’、及びDTC60、62または60’、62’の原理は、異なるタイミング制約を有する異なる方法で実現することができることを示している。
同じソース(信号源)から異なる出力信号を、アナログクロック乗算器位相ロックループを用いずに、より少ない追加的労力で導出する多くの自由度も存在する。
100 回路装置、特にサブクロックまたはサブピクセルの正確な位相測定兼位相発生回路
10 位相測定ユニット
20 位相測定ユニット10の時間−ディジタル変換器ユニット
20’ サンプル−ホールド段を有する時間−ディジタル変換器ユニット
22a 時間−ディジタル変換器ユニット20の第1シフトレジスタユニット、特に第1シフトレジスタ・チェーン
22a’ 時間−ディジタル変換器ユニット20’の第1シフトレジスタユニット、特に第1シフトレジスタ・チェーン
22b 時間−ディジタル変換器ユニット20の第2シフトレジスタユニット、特に第2シフトレジスタ・チェーン
22b’ 時間−ディジタル変換器ユニット20’の第2シフトレジスタユニット、特に第2シフトレジスタ・チェーン
22c 時間−ディジタル変換器ユニット20の第3シフトレジスタユニット、特に第1シフトレジスタ・チェーン
22c’ 時間−ディジタル変換器ユニット20’の第3シフトレジスタユニット、特に第3シフトレジスタ・チェーン
24 時間−ディジタル変換器ユニット20、20’のデコーダユニット、特にタリーデコーダユニット
26 時間−ディジタル変換器ユニット20の立上りエッジ検出器ユニット
30 位相測定ユニット10の位相検出器ユニット
40 比例(P)制御を有するフィルタユニット、特にループフィルタユニット
40’ 比例積分(PI)制御を有するフィルタユニット、特にループフィルタユニット
50 ディジタルランプ発振器または離散時間発振器、特にオシロスコープ・ディジタルランプ発振器ユニットまたはオシロスコープ離散時間発振器ユニット
50c 通常のディジタルランプ発振器ユニットまたは通常の離散時間発振器ユニット
52 ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の加算器ユニット
54 ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50のレジスタユニット
56 ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の加算器のLSB(最下位ビット)部分
58 ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の加算器のMSB(最上位ビット)部分
60 第1ディジタル−時間変換器ユニット
60’ サンプル−ホールド段ssを有する第1ディジタル−時間変換器ユニット
62 第1ディジタル−時間変換器ユニット
62’ サンプル−ホールド段ssを有する第1ディジタル−時間変換器ユニット
64a ディジタル−時間変換器ユニット60、62の第1レジスタユニット、特に第1シフトレジスタ・チェーン
64a’ ディジタル−時間変換器ユニット60’、62’の第1レジスタユニット、特に第1シフトレジスタ・チェーン
64b ディジタル−時間変換器ユニット60、62の第2レジスタユニット、特に第2シフトレジスタ・チェーン
64b’ ディジタル−時間変換器ユニット60’、62’の第2レジスタユニット、特に第2シフトレジスタ・チェーン
64c ディジタル−時間変換器ユニット60、62の第3レジスタユニット、特に第2シフトレジスタ・チェーン
64c’ ディジタル−時間変換器ユニット60’、62’の第3レジスタユニット、特に第3シフトレジスタ・チェーン
66 ディジタル−時間変換器ユニット60、62の立上りエッジ検出器
68 ディジタル−時間変換器ユニット60、62のANDゲート
68’ ディジタル−時間変換器ユニット60’、62’のNANDゲート
bi サブクロック位相のビットイメージ
c1 第1の場合
c2 第2の場合
clk_out ディジタル−時間変換器60、62、60’、62’の出力信号
clk_sys 回路装置100のシステムクロック
clk_sys_out システムクロック出力信号
delta_phi 位相検出器30の出力
div 除算器ユニット
dto_co ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50のキャリー出力信号
dto_max ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50のフライバック値または最大内容または最大値
dto_reg レジスタユニット54の内容または値
dto_status ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の出力信号、特にレジスタユニット54の状態信号
f 周波数(=1/周期T)
fclk クロック信号の周波数
fDTO ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の周波数
fiFF 第1ラッチユニット、特に第1フリップフロップ
ha 位相測定ユニット10、特に時間−ディジタル変換器20の入力信号
ho1 第1出力信号、特に第1ディジタル−時間変換器60、60’の出力信号
ho2 第2出力信号、特に第2ディジタル−時間変換器62、62’の出力信号
inc 増分=ループフィルタ40、40’の出力信号
is 入力段
Ki 積分要素の積分係数または積分率
Kp 比例要素の比例係数または比例率
laFF 最終ラッチユニット、特に最終フリップフロップ
lcpi ライン及びクロック位相情報
msb ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の最上位ビット(MSB)
ob ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50のオーバーフロービット
obLSB ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の加算器ユニットの最下位ビット(LSB)部分56のオーバーフロービット
obMSB ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の加算器ユニットの最上位ビット(MSB)部分56のオーバーフロービット
os 出力段
phase_word 位相ワード
phiclk クロック信号の位相
phi_a 第1クロックサイクルまたは第1クロック位相
phi_b 第2クロックサイクルまたは第2クロック位相
phi_c 第3クロックサイクルまたは第3クロック位相
re システムクロックclk_sysの立上りエッジ
rs1 第1リサンプル段または第1リサンプリング段
rs2 第2リサンプル段または第2リサンプリング段
rs3 第3リサンプル段または第3リサンプリング段
s1 第1段
s2 第2段
s3 第3段
s4 第4段
s5 第5段
s6 第6段
sample_a 第1サンプル信号
sample_b 第2サンプル信号
sample_c 第3サンプル信号
shs サンプル−ホールド段
sp サンプリング点
ss シフト段
t 時刻
T 周期(=1/周波数f)
tdc_out 時間−ディジタル変換器20の出力信号または出力値
vad 非常に正確な設計
10 位相測定ユニット
20 位相測定ユニット10の時間−ディジタル変換器ユニット
20’ サンプル−ホールド段を有する時間−ディジタル変換器ユニット
22a 時間−ディジタル変換器ユニット20の第1シフトレジスタユニット、特に第1シフトレジスタ・チェーン
22a’ 時間−ディジタル変換器ユニット20’の第1シフトレジスタユニット、特に第1シフトレジスタ・チェーン
22b 時間−ディジタル変換器ユニット20の第2シフトレジスタユニット、特に第2シフトレジスタ・チェーン
22b’ 時間−ディジタル変換器ユニット20’の第2シフトレジスタユニット、特に第2シフトレジスタ・チェーン
22c 時間−ディジタル変換器ユニット20の第3シフトレジスタユニット、特に第1シフトレジスタ・チェーン
22c’ 時間−ディジタル変換器ユニット20’の第3シフトレジスタユニット、特に第3シフトレジスタ・チェーン
24 時間−ディジタル変換器ユニット20、20’のデコーダユニット、特にタリーデコーダユニット
26 時間−ディジタル変換器ユニット20の立上りエッジ検出器ユニット
30 位相測定ユニット10の位相検出器ユニット
40 比例(P)制御を有するフィルタユニット、特にループフィルタユニット
40’ 比例積分(PI)制御を有するフィルタユニット、特にループフィルタユニット
50 ディジタルランプ発振器または離散時間発振器、特にオシロスコープ・ディジタルランプ発振器ユニットまたはオシロスコープ離散時間発振器ユニット
50c 通常のディジタルランプ発振器ユニットまたは通常の離散時間発振器ユニット
52 ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の加算器ユニット
54 ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50のレジスタユニット
56 ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の加算器のLSB(最下位ビット)部分
58 ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の加算器のMSB(最上位ビット)部分
60 第1ディジタル−時間変換器ユニット
60’ サンプル−ホールド段ssを有する第1ディジタル−時間変換器ユニット
62 第1ディジタル−時間変換器ユニット
62’ サンプル−ホールド段ssを有する第1ディジタル−時間変換器ユニット
64a ディジタル−時間変換器ユニット60、62の第1レジスタユニット、特に第1シフトレジスタ・チェーン
64a’ ディジタル−時間変換器ユニット60’、62’の第1レジスタユニット、特に第1シフトレジスタ・チェーン
64b ディジタル−時間変換器ユニット60、62の第2レジスタユニット、特に第2シフトレジスタ・チェーン
64b’ ディジタル−時間変換器ユニット60’、62’の第2レジスタユニット、特に第2シフトレジスタ・チェーン
64c ディジタル−時間変換器ユニット60、62の第3レジスタユニット、特に第2シフトレジスタ・チェーン
64c’ ディジタル−時間変換器ユニット60’、62’の第3レジスタユニット、特に第3シフトレジスタ・チェーン
66 ディジタル−時間変換器ユニット60、62の立上りエッジ検出器
68 ディジタル−時間変換器ユニット60、62のANDゲート
68’ ディジタル−時間変換器ユニット60’、62’のNANDゲート
bi サブクロック位相のビットイメージ
c1 第1の場合
c2 第2の場合
clk_out ディジタル−時間変換器60、62、60’、62’の出力信号
clk_sys 回路装置100のシステムクロック
clk_sys_out システムクロック出力信号
delta_phi 位相検出器30の出力
div 除算器ユニット
dto_co ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50のキャリー出力信号
dto_max ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50のフライバック値または最大内容または最大値
dto_reg レジスタユニット54の内容または値
dto_status ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の出力信号、特にレジスタユニット54の状態信号
f 周波数(=1/周期T)
fclk クロック信号の周波数
fDTO ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の周波数
fiFF 第1ラッチユニット、特に第1フリップフロップ
ha 位相測定ユニット10、特に時間−ディジタル変換器20の入力信号
ho1 第1出力信号、特に第1ディジタル−時間変換器60、60’の出力信号
ho2 第2出力信号、特に第2ディジタル−時間変換器62、62’の出力信号
inc 増分=ループフィルタ40、40’の出力信号
is 入力段
Ki 積分要素の積分係数または積分率
Kp 比例要素の比例係数または比例率
laFF 最終ラッチユニット、特に最終フリップフロップ
lcpi ライン及びクロック位相情報
msb ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の最上位ビット(MSB)
ob ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50のオーバーフロービット
obLSB ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の加算器ユニットの最下位ビット(LSB)部分56のオーバーフロービット
obMSB ディジタルランプ発振器ユニットまたは離散時間発振器ユニット50の加算器ユニットの最上位ビット(MSB)部分56のオーバーフロービット
os 出力段
phase_word 位相ワード
phiclk クロック信号の位相
phi_a 第1クロックサイクルまたは第1クロック位相
phi_b 第2クロックサイクルまたは第2クロック位相
phi_c 第3クロックサイクルまたは第3クロック位相
re システムクロックclk_sysの立上りエッジ
rs1 第1リサンプル段または第1リサンプリング段
rs2 第2リサンプル段または第2リサンプリング段
rs3 第3リサンプル段または第3リサンプリング段
s1 第1段
s2 第2段
s3 第3段
s4 第4段
s5 第5段
s6 第6段
sample_a 第1サンプル信号
sample_b 第2サンプル信号
sample_c 第3サンプル信号
shs サンプル−ホールド段
sp サンプリング点
ss シフト段
t 時刻
T 周期(=1/周波数f)
tdc_out 時間−ディジタル変換器20の出力信号または出力値
vad 非常に正確な設計
Claims (10)
- 回路装置、特にサブクロックまたはサブピクセルの正確な位相測定及び位相発生用の位相ロックループにおいて、
特に、少なくとも1つの入力信号を供給される少なくとも1つの時間−ディジタル変換器ユニットと、前記時間−ディジタル変換器ユニットの少なくとも1つの出力信号を供給される少なくとも1つの位相検出器ユニットとを具えた少なくとも1つの位相測定ユニットと;
前記位相検出器ユニットの少なくとも1つの出力信号を供給される少なくとも1つのループフィルタユニットと;
前記ループフィルタユニットの少なくとも1つの出力信号、特に少なくとも1つの増分を供給される少なくとも1つのディジタルランプ発振器ユニットまたは離散時間発振器ユニットであって、前記ディジタルランプ発振器ユニットまたは離散時間発振器ユニットの少なくとも1つのレジスタユニットの状態信号が、前記位相検出器ユニットに入力としてフィードバックされるディジタルランプ発振器ユニットまたは離散時間発振器ユニットと;
前記ディジタルランプ発振器ユニットまたは離散時間発振器ユニットの少なくとも1つの出力信号を供給され、少なくとも1つの出力信号を発生する少なくとも1つのディジタル−時間変換器ユニットと
を具えていることを特徴とする回路装置。 - 前記時間−ディジタル変換器ユニットが、少なくとも2つの、特に3つのシフトレジスタ・チェーンを具え、
前記シフトレジスタ・チェーンの入力に前記入力信号が供給され、
少なくとも2つ、特に3つのクロックサイクルまたはクロック位相が前記シフトレジスタ・チェーンに供給され、
少なくとも1つのラッチユニット、特に少なくとも1つのフリップフロップユニットが位相測定用に前記シフトレジスタ・チェーンに設けられ、前記ラッチユニットの数は、前記クロックサイクルまたはクロック位相と前記回路装置のシステムクロックとの周波数比に関係し、
前記シフトレジスタ・チェーンの少なくとも1つの出力が、前記クロックサイクルまたはクロック位相の少なくとも1つでリサンプリングされて、前記回路装置において余裕あるタイミングを有し、及び/または、
前記時間−ディジタル変換器ユニットの出力が、生成された温度計コードを例えば少なくとも1つのルックアップテーブルによってバイナリ数に変換するための少なくとも1つのデコーダユニット、特に少なくとも1つのタリーデコーダユニットを具えている
ことを特徴とする請求項1に記載の回路装置。 - 前記時間−ディジタル変換器ユニットが追加的に、少なくとも1つのサンプル−ホールド段を具え、
前記サンプル−ホールド段は、少なくとも1つのシフト段と少なくとも1つの出力段との間に設けられ、すべてのクロック領域間の安全な区分を保証し、
前記サンプル−ホールド段の出力は、システムクロック出力信号の1周期中に一定のままである
ことを特徴とする請求項1または2に記載の回路装置。 - 前記ディジタル−時間変換器ユニットが、少なくとも2つ、特に3つのシフトレジスタ・チェーンを具え、
少なくとも2つ、特に3つのクロックサイクルまたはクロック位相が前記シフトレジスタ・チェーンに供給され、
少なくとも1つのラッチユニット、特に少なくとも1つのフリップフロップユニットが前記シフトレジスタ・チェーンに設けられ、各前記シフトレジスタ・チェーン内の前記少なくとも1つのラッチユニットの第1ラッチユニットが異なるクロック領域によってトリガされて、前記ディジタル−時間変換器ユニットにも供給される少なくとも1つの位相ワードを前記システムクロックの領域から位相領域に変換し、
前記クロックサイクルまたは前記クロック位相が、前記システムクロックの間隔を副間隔に分割し、前記副間隔の数は、前記クロックサイクルまたはクロック位相の数、及び前記システムクロックと副相との周波数関係に依存し、
前記位相ワードは、少なくとも1つのルックアップテーブル、前記ディジタルランプ発振器または離散時間発振器、または少なくとも1つの特定パターンを計算及び/または記憶することのできる少なくとも1つのメモリーユニットから導出可能であり、
前記位相ワードは、前記システムクロックのクロックサイクル毎に生成され、1つの前記クロックサイクルまたはクロック位相において、関連する前記シフトレジスタ・チェーンにロードされ、及び/または、
前記システムクロックに少なくとも1つの立上りエッジ検出器ユニットを適用し、前記立上りエッジ検出器ユニットの出力信号は少なくとも1つのANDゲートユニットに供給され、前記ANDゲートユニットの出力信号が前記シフトレジスタ・チェーン内の第1レジスタユニットに供給される
ことを特徴とする請求項1〜3の少なくとも1つに記載の回路装置。 - 前記ディジタル−時間変換器ユニットにおいてリサンプリングを行い、ワード、特に位相ワードが適正なサブクロック位相において利用可能であることを保証してタイミング違反を回避し、及び/または、
前記ディジタル−時間変換器ユニットが追加的に、少なくとも1つのサンプル−ホールド段を具え、
前記サンプル−ホールド段は、少なくとも1つの入力段と少なくとも1つの出力段との間に設けられ、
前記入力段は、前記ディジタルランプ発振器ユニットまたは離散時間発振器ユニットからデータを取得し、前記システムクロック出力信号の少なくとも1周期中に前記データを安定に保ち、前記システムクロック出力信号の前記少なくとも1周期中に、前記データを前記シフト段に安全にロードすることができる
ことを特徴とする請求項1〜4の少なくとも1つに記載の回路装置。 - 前記ディジタルランプ発振器ユニットまたは離散時間発振器ユニットが、少なくとも1つの増分を、前記ループフィルタユニットまたは他のソースから受信し、例えばクロックシンセサイザの場合には、前記増分は仮想クロックの周波数レベルに関係し、
前記ディジタルランプ発振器ユニットまたは離散時間発振器ユニットは、前記サブクロック位相のビットイメージを、前記レジスタユニットの最終状態信号で、前記ディジタル−時間変換器ユニットの入力として計算するように設計され、前記ビットイメージは、前記ディジタル−時間変換器ユニット内の段の数の倍数、特に前記クロックサイクルまたはクロック位相の倍数、または前記システムクロックの倍数であるクロック周波数を有する仮想クロックグリッドに関係する出力信号のレベルを表現し、
少なくとも1つの第1の加算器ユニットの後の状態は、前記システムクロックの最終アクティブエッジ後の位相1の仮想クロックサイクルの状態を表現し、
少なくとも1つの第2の加算器ユニットの後の状態は、前記システムクロックの最終アクティブエッジ後の位相2の仮想クロックサイクルの状態を表現し、
少なくとも1つの最後から2番目の加算器ユニットの後の状態は、前記システムクロックの次のアクティブエッジ前の前記位相1の仮想クロックサイクルの状態を表現し、
前記加算器ユニットのオーバーフロービット及び/または最上位ビットは、
前記システムクロックの少なくとも1つのエッジにおける、仮想クロックグリッドレベル上の前記出力信号のレベルを表現し、
前記少なくとも1つのレジスタユニット上で収集され、
前記ディジタル−時間変換器ユニットに供給される
ことを特徴とする請求項1〜5の少なくとも1つに記載の回路装置。 - 前記ディジタルランプ発振器ユニットまたは離散時間発振器ユニット内の、特に各段の間に、追加的なパイプライン化の段が導入され、
前記パイプライン化の段内のすべてのラッチユニットが前記システムクロックでクロック動作し、
前記増分は、各前記加算器ユニット間の少なくとも1つの追加的ラッチユニット、特に少なくとも1つの追加的フリップフロップユニットで遅延されて、前記ラッチユニットによる前記ビットイメージの計算が最終段において継続される間に、前記各段を通って伝搬する新たな増分が作成され、
前記オーバーフロービット及び/または前記最上位ビットは前記ラッチユニット内で収集され、生成されるオーバーフロービット及び/または生成される最上位ビットが段毎に増加することにより、前記収集されるオーバーフロービット及び/または最上位ビットの数も段毎に増加し、
前記追加的なパイプライン化の段による、前記位相ワードに対する前記出力信号の少なくとも1つの位相シフトは、前記出力信号の少なくとも1つの一定のレイテンシにより前記位相ワードを訂正し、前記ループフィルタユニットに供給される前記位相ワードに少なくとも1つの定数を加算するか、または前記位相ワードから前記少なくとも1つの定数を減算するか、あるいは、前記ディジタルランプ発振器ユニットまたは離散時間発振器ユニットのオシロスコープ部分に使用される前記レジスタユニットの状態信号から少なくとも1つの定数を減算するか、または前記レジスタユニットの状態信号に前記少なくとも1つの定数を加算することによって補償することができ、及び/または、
前記ディジタルランプ発振器ユニットまたは離散時間発振器ユニット、特に前記ディジタルランプ発振器ユニットまたは離散時間発振器ユニットのオシロスコープ部分を、2つの部分に、特に、異なるオーバーフローを有する少なくとも1つの最下位ビット部分と少なくとも1つの最上位ビット部分とに分割して、前記ディジタル−時間変換器の出力信号の周波数間に合理的な比率を与えることによって、少なくとも2つの異なるクロック信号が同じディジタルランプ発振器ユニットまたは離散時間発振器ユニットから導出可能である
ことを特徴とする請求項1〜7の少なくとも1つに記載の回路装置。 - サブクロックまたはサブピクセルの正確な位相測定及び位相発生のための方法、特に入力基準信号に依存するか、または依存しないクロック信号を発生する方法において、
少なくとも1つのループフィルタユニットの出力周波数を、前記ループフィルタユニットの少なくとも1つの出力信号、特に少なくとも1つの増分と、少なくとも1つのディジタルランプ発振器または離散時間発振器の最大内容または最大値との合理的な比率によって決定し、特に、ディジタル−時間変換器ユニットの出力信号が前記サブクロックの約1サブクロック間隔分の持続時間を有する場合には、前記サブクロックの周波数の半分のオーダーである最大出力周波数によって決定することを特徴とするサブクロックまたはサブピクセルの正確な位相測定及び位相発生方法。 - 前記クロック信号を、少なくとも1つの入力信号から導出し、
前記時間−ディジタル変換器ユニットの後方にクロック乗算器位相ロックループを設けず、
前記ディジタルランプ発振器ユニットまたは離散時間発振器ユニットとディジタル−時間変換器ユニットとの間には、アナログ遅延線も信号除算器ユニットも設けず、ディジタル環境におけるノイズ及び接地バウンスの影響を受け易いアナログ回路をより少なくする
ことを特徴とする請求項8に記載の方法。 - サブクロック及び/またはサブピクセルの正確な位相測定及び位相発生、特に、ディジタルのクロック合成及び/または完全にディジタルの基準信号の発生、例えば少なくとも1つのディジタルビデオプロセッサユニットの表示部用のライン同期信号のような基準信号の発生に使用される、請求項1〜7の少なくとも1つに記載の少なくとも1つの回路装置、及び/または請求項8または9に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05103069 | 2005-04-18 | ||
PCT/IB2006/051156 WO2006111899A2 (en) | 2005-04-18 | 2006-04-13 | Circuit arrangement, in particular phase-locked loop, as well as corresponding method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008537425A true JP2008537425A (ja) | 2008-09-11 |
Family
ID=37442064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008507228A Withdrawn JP2008537425A (ja) | 2005-04-18 | 2006-04-13 | 位相ロックループ回路装置及びこれを利用したクロック信号発生方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7557623B2 (ja) |
EP (1) | EP1875610B1 (ja) |
JP (1) | JP2008537425A (ja) |
CN (1) | CN101160722A (ja) |
AT (1) | ATE504114T1 (ja) |
DE (1) | DE602006020997D1 (ja) |
WO (1) | WO2006111899A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101056015B1 (ko) | 2009-01-08 | 2011-08-10 | 한국과학기술원 | 높은 차수의 노이즈 쉐이핑이 가능한 시간-디지털 변환기 및 시간-디지털 변환 방법 |
WO2012023826A3 (ko) * | 2010-08-19 | 2012-04-12 | 삼성전자주식회사 | 무선통신 시스템에서 디지털 위상 동기 루프 장치 및 방법 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8170169B2 (en) * | 2006-12-01 | 2012-05-01 | Snowbush Inc. | Serializer deserializer circuits |
US7675332B1 (en) * | 2007-01-31 | 2010-03-09 | Altera Corporation | Fractional delay-locked loops |
US7974807B2 (en) * | 2008-09-18 | 2011-07-05 | Qualcomm Incorporated | Adaptive calibration for digital phase-locked loops |
TWI364169B (en) * | 2008-12-09 | 2012-05-11 | Sunplus Technology Co Ltd | All digital phase locked loop circuit |
US8638138B2 (en) * | 2009-09-14 | 2014-01-28 | Achronix Semiconductor Corporation | Hierarchical global clock tree |
US8446191B2 (en) | 2009-12-07 | 2013-05-21 | Qualcomm Incorporated | Phase locked loop with digital compensation for analog integration |
US8339165B2 (en) * | 2009-12-07 | 2012-12-25 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
GB2483898B (en) * | 2010-09-24 | 2015-07-22 | Cambridge Silicon Radio Ltd | Injection-locked oscillator |
US8242824B1 (en) * | 2011-01-28 | 2012-08-14 | Faraday Technology Corp. | Signal delay apparatus for providing exact delay amount, memory apparatus utilizing the signal delay apparatus, and signal delay method |
US8855215B2 (en) * | 2011-05-09 | 2014-10-07 | The Royal Institution For The Advancement Of Learning/Mcgill University | Phase/frequency synthesis using periodic sigma-delta modulated bit-stream techniques |
CN103633998B (zh) * | 2012-08-28 | 2017-02-15 | 复旦大学 | 一种用于全数字锁相环的低功耗鉴相器 |
US9240914B2 (en) * | 2013-01-15 | 2016-01-19 | Samsung Electronics Co., Ltd. | Communication system with frequency synthesis mechanism and method of operation thereof |
US9331722B2 (en) * | 2013-12-26 | 2016-05-03 | Intel IP Corporation | Feedback calibration of digital to time converter |
US9395698B2 (en) * | 2014-10-14 | 2016-07-19 | Intel Corporation | Bang-bang time to digital converter systems and methods |
US10163385B2 (en) | 2015-04-10 | 2018-12-25 | Apple Inc. | Display driver circuitry with selectively enabled clock distribution |
US9740175B2 (en) * | 2016-01-18 | 2017-08-22 | Marvell World Trade Ltd. | All-digital phase locked loop (ADPLL) including a digital-to-time converter (DTC) and a sampling time-to-digital converter (TDC) |
CN106054856B (zh) * | 2016-05-26 | 2019-04-12 | 中广核研究院有限公司北京分公司 | 基于核电站比例积分控制器的噪声分析方法及装置 |
US10250264B2 (en) * | 2016-06-21 | 2019-04-02 | Marvell World Trade Ltd. | Multiplying delay-locked loop using sampling time-to-digital converter |
US10340926B2 (en) * | 2016-10-03 | 2019-07-02 | Analog Devices Global | Fast settling sawtooth ramp generation in a phase-locked loop |
CN106681127B (zh) * | 2016-12-22 | 2019-02-01 | 建荣半导体(深圳)有限公司 | 移位寄存器电路、相位差计算方法及时间数字转换器 |
CN106772185B (zh) * | 2017-01-11 | 2020-03-10 | 深圳市鼎阳科技股份有限公司 | 一种用于示波器的信号间隔或周期检测方法和装置 |
US10320401B2 (en) * | 2017-10-13 | 2019-06-11 | Xilinx, Inc. | Dual-path digital-to-time converter |
US10707879B2 (en) * | 2018-04-13 | 2020-07-07 | KaiKuTek Inc. | Frequency-modulated continuous-wave radar system and frequency tracking method for calibrating frequency gains of a radio frequency signal to approach wideband flatness frequency responses |
CN111030679B (zh) * | 2018-10-09 | 2023-03-07 | 华邦电子股份有限公司 | 延迟锁相回路电路及其单位粗延迟选择方法 |
CN109150168B (zh) * | 2018-10-11 | 2023-08-29 | 南华大学 | 流水线电路结构的全数字锁相环及锁相控制方法 |
US10608647B1 (en) * | 2018-12-14 | 2020-03-31 | Silicon Laboratories Inc. | Delay adjustment using frequency estimation |
EP3672070A1 (en) * | 2018-12-19 | 2020-06-24 | Nxp B.V. | Communications device and method for operating a communications device |
US10727845B1 (en) * | 2019-06-25 | 2020-07-28 | Silicon Laboratories Inc. | Use of a virtual clock in a PLL to maintain a closed loop system |
US10908635B1 (en) | 2019-12-24 | 2021-02-02 | Silicon Laboratories Inc. | Detection and management of frequency errors in a reference input clock signal |
CN112260684B (zh) * | 2020-12-21 | 2021-04-02 | 上海国微思尔芯技术股份有限公司 | 一种用于原型验证系统的时钟对齐系统及方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69415378T2 (de) | 1993-04-05 | 1999-06-17 | Koninklijke Philips Electronics N.V., Eindhoven | Digitaler Phasenregelkreis |
US5832048A (en) | 1993-12-30 | 1998-11-03 | International Business Machines Corporation | Digital phase-lock loop control system |
JP2954043B2 (ja) | 1996-11-15 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | Osd装置 |
US5796392A (en) | 1997-02-24 | 1998-08-18 | Paradise Electronics, Inc. | Method and apparatus for clock recovery in a digital display unit |
DE19736857C1 (de) | 1997-08-23 | 1999-01-07 | Philips Patentverwaltung | Ringoszillator |
DE19738914C2 (de) | 1997-09-05 | 2002-01-17 | Micronas Munich Gmbh | Digitale PLL-Schaltung mit erhöhter Zeitauflösung |
US6232952B1 (en) | 1998-09-30 | 2001-05-15 | Genesis Microchip Corp. | Method and apparatus for comparing frequently the phase of a target clock signal with the phase of a reference clock signal enabling quick synchronization |
US6603362B2 (en) * | 2000-03-14 | 2003-08-05 | Intersil Americas Inc. | Subsampling digitizer-based frequency synthesizer |
US6606004B2 (en) | 2000-04-20 | 2003-08-12 | Texas Instruments Incorporated | System and method for time dithering a digitally-controlled oscillator tuning input |
US8385476B2 (en) * | 2001-04-25 | 2013-02-26 | Texas Instruments Incorporated | Digital phase locked loop |
US7124153B2 (en) * | 2002-03-18 | 2006-10-17 | Genesis Microchip Inc. | Frequency converter and methods of use thereof |
US7061276B2 (en) * | 2004-04-02 | 2006-06-13 | Teradyne, Inc. | Digital phase detector |
-
2006
- 2006-04-13 DE DE602006020997T patent/DE602006020997D1/de active Active
- 2006-04-13 US US11/911,860 patent/US7557623B2/en active Active
- 2006-04-13 EP EP06727924A patent/EP1875610B1/en not_active Not-in-force
- 2006-04-13 CN CNA200680012887XA patent/CN101160722A/zh active Pending
- 2006-04-13 WO PCT/IB2006/051156 patent/WO2006111899A2/en not_active Application Discontinuation
- 2006-04-13 JP JP2008507228A patent/JP2008537425A/ja not_active Withdrawn
- 2006-04-13 AT AT06727924T patent/ATE504114T1/de not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101056015B1 (ko) | 2009-01-08 | 2011-08-10 | 한국과학기술원 | 높은 차수의 노이즈 쉐이핑이 가능한 시간-디지털 변환기 및 시간-디지털 변환 방법 |
WO2012023826A3 (ko) * | 2010-08-19 | 2012-04-12 | 삼성전자주식회사 | 무선통신 시스템에서 디지털 위상 동기 루프 장치 및 방법 |
US8604851B2 (en) | 2010-08-19 | 2013-12-10 | Samsung Electronics Co., Ltd. | Digital phase locked loop device and method in wireless communication system |
Also Published As
Publication number | Publication date |
---|---|
DE602006020997D1 (de) | 2011-05-12 |
CN101160722A (zh) | 2008-04-09 |
WO2006111899A2 (en) | 2006-10-26 |
US20080204092A1 (en) | 2008-08-28 |
EP1875610A2 (en) | 2008-01-09 |
US7557623B2 (en) | 2009-07-07 |
ATE504114T1 (de) | 2011-04-15 |
EP1875610B1 (en) | 2011-03-30 |
WO2006111899A3 (en) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008537425A (ja) | 位相ロックループ回路装置及びこれを利用したクロック信号発生方法 | |
US7782988B2 (en) | Digital frequency synthesizer | |
JP2022163176A (ja) | 高線形性位相補間器 | |
USRE41981E1 (en) | Arbitrary waveform synthesizer to generate one or more arbitrary waveforms | |
US8082462B1 (en) | Direct synthesis of audio clock from a video clock via phase interpolation of a dithered pulse | |
JPH10285022A (ja) | ディジタル表示装置におけるクロック再生のための方法及び装置 | |
US20060022729A1 (en) | Arbitrary waveform synthesizer to generate one or more arbitrary waveforms | |
JP5783098B2 (ja) | Pll回路、pll回路の制御方法、及びデジタル回路 | |
WO2021036805A1 (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
US8502581B1 (en) | Multi-phase digital phase-locked loop device for pixel clock reconstruction | |
JP2008172512A (ja) | 周波数シンセサイザ及びフェーズロックループ、並びにクロック生成方法 | |
US7180339B2 (en) | Synthesizer and method for generating an output signal that has a desired period | |
US8319563B2 (en) | Digitally controlled oscillator | |
WO2021036775A1 (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
JP2013005050A (ja) | クロック生成装置および電子機器 | |
JP4434277B2 (ja) | クロック生成回路およびその使用方法 | |
US7072920B2 (en) | Method and apparatus for digital frequency conversion | |
WO2020246092A1 (ja) | 位相同期回路、電子装置、および、位相同期回路の制御方法 | |
JP3779863B2 (ja) | 位相シフト発振回路 | |
US8575973B1 (en) | Frequency synthesizer with zero deterministic jitter | |
Chen et al. | An evenly-spaced-phase all-digital DLL using dual-loop SAR control | |
JP2004208222A (ja) | クロック復元回路およびデータ受信回路 | |
KR100644060B1 (ko) | 직접형 주파수 합성기용 지터 감쇄기 | |
JP2018074312A (ja) | 周波数検出器及びクロックデータリカバリ装置 | |
JP3201437B2 (ja) | 波形発生器のトリガ同期化回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090831 |