CN111030679B - 延迟锁相回路电路及其单位粗延迟选择方法 - Google Patents
延迟锁相回路电路及其单位粗延迟选择方法 Download PDFInfo
- Publication number
- CN111030679B CN111030679B CN201811171849.XA CN201811171849A CN111030679B CN 111030679 B CN111030679 B CN 111030679B CN 201811171849 A CN201811171849 A CN 201811171849A CN 111030679 B CN111030679 B CN 111030679B
- Authority
- CN
- China
- Prior art keywords
- delay
- coarse delay
- reset signal
- signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010187 selection method Methods 0.000 title abstract description 10
- 238000005070 sampling Methods 0.000 claims abstract description 29
- 230000007704 transition Effects 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 35
- 230000000630 rising effect Effects 0.000 claims description 19
- 230000008569 process Effects 0.000 description 26
- 230000001934 delay Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 11
- 102000012677 DET1 Human genes 0.000 description 7
- 101150113651 DET1 gene Proteins 0.000 description 7
- 101150066284 DET2 gene Proteins 0.000 description 5
- 101100484492 Arabidopsis thaliana VHA-C gene Proteins 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种延迟锁相回路电路及其单位粗延迟选择方法。延迟锁相回路电路包括频率检测器与单位粗延迟选择器。频率检测器接收重置信号与时脉信号。频率检测器基于重置信号的时序位移与重置信号的依序延迟来执行取样操作，以检测时脉信号的时脉频率并产生多个决定信号。单位粗延迟选择器选择多个决定信号中具有最早转态时间的一个作为经选粗延迟信号，以控制延迟锁相回路电路的时序。
Description
技术领域
本发明涉及一种存储器存储装置，尤其涉及一种延迟锁相回路电路及其单位粗延迟选择方法。
背景技术
延迟锁相回路电路(Delay-Locked Loop circuit，后简称DLL)广泛运用在动态随机存取存储器(Dynamic Random Access Memory，DRAM)，用以补偿因外部时脉信号到达内部电路途经大量元件与电路导致的时序延迟，使内部时脉信号与外部时脉信号的相位一致。
一般来说，DLL具有两种延迟。一种是细延迟(fine delay)，其延迟较小并用以决定DLL的解析度。另一种是粗延迟(coarse delay)，其延迟较大并用以控制DLL的锁定时间。细延迟可以由多个单位细延迟(unit fine delay)组成，而粗延迟可以由多个单位粗延迟(unit coarse delay)组成。
单位粗延迟可以划分出单位细延迟，意谓较好的DLL解析度需要较小的单位粗延迟。然而，较小的单位粗延迟将花费较长的时间才能完成DLL的锁定程序。因此，在单位粗延迟固定的情况下，DLL的解析度和锁定时间是冲突的。这个问题可以通过根据时脉频率使用不同的单位粗延迟来解决。举例来说，较小的单位粗延迟可以在高频率操作使用，而较大的单位粗延迟可以在低频率操作使用。
为了依据输入时脉频率来自动选择不同的单位粗延迟，频率检测电路是必须的。此外，当检测到输入的时脉频率时，不同制程角(process corner)的变异应该反应在单位粗延迟上。否则，由于最快制程角(fastest process corner)的单位粗延迟可以仅是最慢制程角(slowest process corner)的单位粗延迟的一半，因此在相同频率下DLL的锁定时间和解析度仍会因制程变异而所不同。
发明内容
本发明提供一种延迟锁相回路电路及其单位粗延迟选择方法，以获得稳定与一致的粗延迟，减少因PVT(Process,Voltage,Temperature)变异导致的解析度劣化。
本发明的实施例提供一种延迟锁相回路电路，包括频率检测器与单位粗延迟选择器。频率检测器接收重置信号与时脉信号，其中频率检测器配置为基于重置信号的时序位移与重置信号的依序延迟来执行取样操作，以检测时脉信号的时脉频率并产生多个决定信号。单位粗延迟选择器耦接至频率检测器，其中单位粗延迟选择器配置为选择多个决定信号中具有最早转态时间的一者作为经选粗延迟信号，以控制延迟锁相回路电路的时序。
本发明的实施例提供一种单位粗延迟的选择方法，适用于包含频率检测器与单位粗延迟选择器的延迟锁相回路电路，单位粗延迟的选择方法包括：通过频率检测器接收重置信号与时脉信号。通过频率检测器基于重置信号的时序位移与重置信号的依序延迟来执行取样操作，以检测时脉信号的时脉频率并产生多个决定信号。通过单位粗延迟选择器选择多个决定信号中具有最早转态时间的一者作为经选粗延迟信号，以控制延迟锁相回路电路的时序。
基于上述，在本发明一些实施例中，所述延迟锁相回路电路及其单位粗延迟的选择方法可以获得稳定与一致的粗延迟。频率检测器可以依据重置信号的时序位移与依序延迟来执行取样操作，以检测时脉信号的频率并产生多个决定信号。单位粗延迟选择器可以从多个决定信号中选择具有最早转态时间的一个作为经选粗延迟信号。因此，所述延迟锁相回路电路可以在不同的PVT(Process,Voltage,Temperature)变异下获得稳定与一致的粗延迟，减少因PVT变异导致的解析度劣化问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依据本发明一实施例所示出的延迟锁相回路电路的示意图；
图2是依据本发明一实施例所示出的频率检测器的示意图；
图3是依据本发明一实施例所示出的单位粗延迟选择器的示意图；
图4是依据本发明一实施例所示出的时序位移暂存器、延迟线与取样电路的示意图；
图5是依据本发明一实施例所示出的快速制程角示例的操作时序图；
图6是依据本发明另一实施例所示出的慢速制程角示例的操作时序图；
图7是依据本发明一实施例所示出的单位粗延迟选择方法的流程图。
附图标记说明
100：延迟锁相回路电路
110：频率检测器
120：单位粗延迟选择器
210：时序位移暂存器
220：延迟线
230：取样电路
310_1、310-_2、……310_n-1、301_n：逻辑门
420_1、420_2、……、420_n：粗延迟电路
430_1、430_2、……、423_n：闩锁电路
CLK：时脉信号
DLL_reset：重置信号
DET1、DET2、……、DETn-1、DETn：决定信号
SELCD：经选粗延迟信号
DLL_reset_shift：经位移重置信号
CD1、CD2、……、CDn：粗延迟信号
CDSEL1、CDSEL2、……、CDSELn-1、CDSELn：粗延迟选择信号
VDD：电源电压
T1、T2：时间点
A1、B1、B2、B3、B4、C1、C2、C3、C4、D1、E1、F1、G1：上升边缘
S710～S730：步骤
具体实施方式
在本案说明书全文(包括权利要求)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1是依据本发明一实施例所示出的延迟锁相回路电路的示意图。延迟锁相回路电路100包括频率检测器110与单位粗延迟选择器120，但本发明不限于此。在一些实施例中，延迟锁相回路电路100可以包括其他电路，举例来说，如输入接收器(input receiver)、相位检测器(phase detector)、复制电路(replica circuit)与输出驱动器(outputdriver)。
频率检测器110接收时脉信号CLK和重置信号DLL_reset。在一实施例中，源自外部电路(未示出)的时脉信号CLK可以扮演计时器(timer)功能，尤其在同步数字电路中。每当延迟锁相回路电路100需要匹配时脉信号CLK与参考时脉信号CLKREF(未示出)来锁定时脉信号CLK的相位时，来自外部电路的DLL重置信号DLL_reset将被产生以重置延迟锁相回路电路100。接着，频率检测器100基于重置信号DLL_reset的时序位移与重置信号DLL_reset的依序延迟来进行取样操作，以检测时脉信号CLK的时脉频率并产生多个决定信号DET1-DETn。
参照图5，图5是依据本发明一实施例所示出的快速制程角示例的操作时序图。频率检测器110可以基于时脉信号CLK位移重置信号DLL_reset(如经位移重置信号DLL_reset_shift)、依序延迟重置信号DLL_reset(如粗延迟信号CD1-CD8)以及基于上述进行取样操作，以检测时脉信号CLK的时脉频率并产生决定信号DET1-DET8。取样操作将于稍后详细解释。进一步说，有转态的决定信号DET4-DET7和无转态的决定信号DET1-DET3,DET8可以提供单位粗延迟选择器120决定需要多少数量的单位粗延迟(unit coarse delay)来保持一致的粗延迟，以稳定地锁定时脉信号CLK。因此，频率检测器110可以基于上述检测时脉信号CLK的时脉频率。并且，单位粗延迟被定义为在依序延迟重置信号DLL_reset(如粗延迟信号CD1-CD8)的步骤中依序延迟的单位时间。举例来说，单位粗延迟可以是粗延迟信号CD1和粗延迟信号CD2的时间差，例如在快速制程角(faster process corner)中单位粗延迟可以是1ns，本发明并不限制单位粗延迟的时间长度。
单位粗延迟选择器120耦接至频率检测器110，用以从频率检测器110接收多个决定信号DET1-DETn。单位粗延迟选择器120选择多个决定信号DET1-DETn中具有最早转态时间的一个作为经选粗延迟信号SELCD，以控制延迟锁相回路100的时序。
参考图5，单位粗延迟选择器120从决定信号DET1-DET8中选择出经选粗延迟信号SELCD。举例来说，首先单位粗延迟选择器120根据决定信号DET1-DET8决定粗延迟选择信号CDSEL1-CDSEL8。在一实施例中，具有最早转态时间的决定信号DET4即为决定目标，且其相对应的粗延迟选择信号CDSEL4跟随决定信号DET4的逻辑状态。也就是说，单位粗延迟选择器120选择粗延迟选择信号CDSEL4作为经选粗延迟信号SELCD，这代表时脉信号CLK需要4个单位粗延迟来进行相位锁定。相关细节稍后将进一步解释。
必须注意的是，在一些实施例中，经选粗延迟信号SELCD可以表示粗延迟操作中用以锁定时脉信号CLK的相位所需要的单位粗延迟数量。其中，所述粗延迟操作表示延迟锁相回路电路100通过一定数量的单位粗延迟以锁定时脉信号CLK的相位
图2是依据本发明一实施例所示出的频率检测器的示意图。在一实施例中，频率检测器110包括时序位移暂存器210、延迟线220与取样电路230。
时序位移暂存器210接收重置信号DLL_reset与时脉信号CLK来执行重置信号DLL_reset的时序位移，以基于时脉信号CLK对重置信号DLL_reset的时序进行位移来产生经位移重置信号DLL_reset_shift。在一实施例中，时序位移暂存器210可以是串联的正反器，用以通过延迟重置信号DLL_reset来位移重置信号DLL_reset的时序，以产生经位移重置信号DLL_reset_shift。本发明不限制时序位移暂存器210的类型。
延迟线220耦接至时序位移暂存器210。并接收重置信号DLL_reset来执行重置信号DLL_reset的依序延迟，以对重置信号DLL_reset依序进行延迟来产生多个粗延迟信号CD1-CDn。在一实施例中，延迟线220可以是串联的延迟单元(delay cell)，用以依序延迟重置信号DLL_reset以产生粗延迟信号CD1-CDn。
取样电路230耦接至延迟线220与时序位移暂存器210，接收经位移重置信号DLL_reset_shift与多个粗延迟信号CD1-CDn来执行取样操作，以基于多个粗延迟信号CD1-CDn的相同信号边缘来取样经位移重置信号DLL_reset_shift以产生所述多个决定信号DET1-DETn。所述取样操作举例来说，可以如图5来解释，其中取样电路230可以通过粗延迟信号CD1-CD8的上升边缘取样经位移重置信号DLL_reset_shift，以产生有转态的决定信号DET4-DET7和无转态的决定信号DET1-DET3、DET8。本发明并不限制取样操作的方式。
图3是依据本发明一实施例所示出的单位粗延迟选择器的示意图。单位粗延迟选择器120包括多个逻辑门310_1-310_n。其中多个逻辑门310_1-310_n中的每一个接收多个决定信号DET1-DETn中两个相邻的决定信号，以产生多个粗延迟选择信号CDSEL1-CDSELn中相对应的一个粗延迟选择信号。接着，单位粗延迟选择器120根据多个粗延迟选择信号CDSEL1-CDSELn选择多个决定信号DET1-DETn中具有最早转态时间的一个作为经选粗延迟信号SELCD。
同时参照图3与图5，在一实施例中，逻辑门310_1-310_n可以是与门(AND gate)。举例来说，逻辑门310_1接收决定信号DET1的反相信号，以及决定信号DET2，以产生粗延迟选择信号CDSEL1。逻辑门310_2接收决定信号DET2的反相信号，以及决定信号DET3，以产生粗延迟选择信号CDSEL2。逻辑门310_n-1接收决定信号DETn-1的反相信号，以及决定信号DETn，以产生粗延迟选择信号CDSELn-1。且逻辑门310_n接收决定信号DETn的反相信号，以及电源电压VDD，以产生粗延迟选择信号CDSELn。在图5中，由于逻辑门310_4接收无转态的决定信号DET3以及在决定信号DET1-DET8中具最早转态时间的决定信号DET4，粗延迟选择信号CDSEL4被选作经选粗延迟信号SELCD。因此，这代表在此实施例中锁定时脉信号CLK的相位需要4个单位粗延迟来维持一致的粗延迟。
图4是依据本发明一实施例所示出的时序位移暂存器、延迟线与取样电路的示意图。其中关于时序位移暂存器210已在图2中说明，不再赘述。
延迟线220包括依序串联的多个粗延迟电路420_1-420_n，用以产生所述多个粗延迟信号CD1-CDn。举例来说，粗延迟电路420_1接收和延迟重置信号DLL_reset，以产生粗延迟信号CD1。粗延迟电路420_2接收和延迟粗延迟信号CD1，以产生粗延迟信号CD2。粗延迟电路420_n接收和延迟粗延迟信号CDn-1，以产生粗延迟信号CDn。在一实施例中，粗延迟电路420_1-420_n的每一个可以由一或多个反相器实现。本发明并未限制延迟电路的类型。注意粗延迟电路420_1-420_n可以依序串联，如图4所示。
取样电路230包括多个闩锁电路430_1-430_n，且多个闩锁电路430_1-430_n中的每一个根据多个粗延迟信号CD1-CDn中一相对应粗延迟信号的上升边缘(rising edge)是否落于经位移重置信号DLL_reset_shift的脉冲期间内，而分别产生多个决定信号DET1-DETn中一相对应决定信号。
根据本发明的一实施例，闩锁电路430_1-430_n从粗延迟电路420_1-420_n和时序位移暂存器210接收粗延迟信号CD1-CDn和于经位移重置信号DLL_reset_shift。在一实施例中，闩锁电路430_1-430_n可以是多个正反器。本发明并未限制闩锁电路430_1-430_n的种类。闩锁电路430_1-430_n基于粗延迟信号CD1-CDn的上升边缘来闩锁所述经位移重置信号DLL_reset_shift，以产生决定信号DET1-DETn。举例来说，参照图5，闩锁电路430_1-430_n接收粗延迟信号CD1与经位移重置信号DLL_reset_shift，并决定是否粗延迟信号CD1的上升边缘落于经位移重置信号DLL_reset_shift的脉冲期间内。显然地，在此实施例中，粗延迟信号CD1的上升边缘并未落于经位移重置信号DLL_reset_shift的脉冲期间内。因此，闩锁电路430_1产生出无转态的决定信号DET1。基于相同理由，决定信号DET2-3与DET8也无转态。另一方面，延迟信号CD4-CD7的上升边缘确实落于经位移重置信号DLL_reset_shift的脉冲期间内，导致决定信号DET4-DET7具备由低逻辑电平至高逻辑电平的转态
值得一提的是，单位粗延迟会受PVT变异影响，且本发明为了锁定时脉信号CLK的相位，依据PVT变异使用不同数量的单位粗延迟以提供一致的粗延迟。此外，在一些实施例中，源自外部电路(未示出)的时脉信号CLK和重置信号DLL_rese可以不受延迟所相回路电路100中的PVT变异影响。而经位移重置信号DLL_reset_shift基于时脉信号CLK被时序位移暂存器210位移而轻微被PVT变异影响。
参照图5，制程变异导致快速制程角(fast process corner)，缩短快速制程角中的单位粗延迟而成为较小的单位粗延迟(例如在快速制程角中为1ns)。因此，延迟锁相回路电路100显然地需要更多的单位粗延迟以维持一致的粗延迟(例如在快速制程角中为4ns)。通过时序位移暂存器210，重置信号DLL_reset通过位移时脉信号CLK的一个周期而成为经位移重置信号DLL_reset_shift，其中经位移重置信号DLL_reset_shift的上升边缘A1发生在时间点T1，且其下降边缘发生在时间点T2。并且，粗延迟电路420_1-420_8依序延迟重置信号DLL_reset以产生粗延迟信号CD1-CD8。接着，闩锁电路430_1-430_8决定所述粗延迟信号CD1-CD8的上升边缘是否落于经位移重置信号DLL_reset_shift的脉冲期间内，以便产生决定信号DET1-DET8。在此实施例中，粗延迟信号CD4-CD7的上升边缘B1-B4落于经位移重置信号DLL_reset_shift的脉冲期间内，因此可以被闩锁电路430_4-430_7闩锁，以产生具上升边缘C1-C4的决定信号DET4-DET7。最终，单位粗延迟选择器120的逻辑门310_1-310_8接收决定信号DET1-DET8以产生粗延迟选择信号CDSEL1-CDSEL8。因为逻辑门310_4接收无转态的决定信号DET3以及在决定信号DET1-DET8中具有最早转态时间的决定信号DET4，因而粗延迟选择信号CDSEL4具有上升边缘D1落于时间点T1的转态。因此，在此实施例中，这导致在快速制程角中需要4个单位粗延迟以维持一致的粗延迟(例如4ns)，用以锁定时脉信号CLK的相位。
图6是另一导致慢速制程角的制程变异，以致在慢速制程角的单位粗延迟变长而成为较大的单位粗延迟(例如在慢速制程角中为4ns)。因此，延迟锁相回路电路100显然地仅需要较少的单位粗延迟以维持一致的粗延迟(例如4ns)。然而，图6相似于图5，因此部分内容无需赘述。相较于图5，图6仅包括由粗延迟电路420_1-420_3在慢速制程角中因较大的单位粗延迟所产生的三个粗延迟信号CD1-CD3，其中仅粗延迟信号CD2的上升边缘E1落于时间点T1和时间点T2之间。接着，闩锁电路430_1-430_3决定是否粗延迟信号CD1-CD3的上升边缘落于经位移重置信号DLL_reset_shift的脉冲期间内，以产生决定信号DET1-DET3。在此实施例中，粗延迟信号CD2可以被闩锁，而具上升边缘F1的决定信号DET2将被产生。最终，单位粗延迟选择器120的逻辑门310_1-310_3接收决定信号DET1-DET3以产生粗延迟选择信号CDSEL1-CDSEL3。因为逻辑门310_2接收无转态的决定信号DET1以及在决定信号DET1-DET3中具有最早转态时间的决定信号DET2，粗延迟选择信号CDSEL2有上升边缘G1的转态。因此，在此实施例中，这导致在慢速制程角仅需1个单位粗延迟来维持一致的粗延迟(例如4ns)，用以锁定时脉信号CLK的相位。
因此，本发明通过动态选择单位粗延迟的数量以提供一致的粗延迟时间。可以有效减少解析度劣化以及因PVT变异导致不同制程角的锁定时间变异。
图7是依据本发明一实施例所示出的单位粗延迟选择方法的流程图。单位粗延迟选择方法可以被包括图1实施例的频率检测器110和单位粗延迟选择器120的延迟锁相回路电路100所执行。所以，可以参考本实施例上述延迟锁相回路电路100来说明所述选择方法。
在步骤S710，频率检测器110接收重置信号DLL_reset与时脉信号CLK。接着，在步骤S720，频率检测器110基于重置信号DLL_reset的时序位移与重置信号DLL_reset的依序延迟来执行取样操作，以检测时脉信号CLK的时脉频率并产生多个决定信号DET1-DETn。在步骤S730，单位粗延迟选择器120选择多个决定信号DET1-DETn中具有最早转态时间的一个作为经选粗延迟信号SELCD，以控制延迟锁相回路电路100的时序。
必须注意的是，在一些具有较长周期的实施例中，本发明更减少DLL锁定时间。当时脉信号CLK的周期较长时，因为动态选择单位粗延迟的数量产生一致的粗延迟，使得锁定时间仍然保持相似，因此可以改善具有较长周期的实施例的锁定时间。
基于上述，通过结合频率检测器110与单位粗延迟选择器120，延迟锁相回路电路100检测时脉信号的频率，并为了维持一致的粗延迟以锁定时脉信号CLK的相位，选择所需要单位粗延迟的数量。通过采用单位粗延迟选择方法，可实现一致的粗延迟以在不同的制程脚下稳定DLL的解析度和锁定时间，并改善较长周期的DLL的锁定时间。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (12)
1.一种延迟锁相回路电路，包括：
频率检测器，接收重置信号与时脉信号，其中所述频率检测器配置为基于所述重置信号的时序位移与所述重置信号的依序延迟来执行取样操作，以检测所述时脉信号的时脉频率并产生多个决定信号；以及
单位粗延迟选择器，耦接至所述频率检测器，其中所述单位粗延迟选择器配置为选择所述多个决定信号中具有最早转态时间的一者作为经选粗延迟信号，以控制所述延迟锁相回路电路的时序。
2.根据权利要求1所述的延迟锁相回路电路，其中所述频率检测器包括：
时序位移暂存器，接收所述重置信号和所述时脉信号来执行所述重置信号的所述时序位移，以基于所述时脉信号对所述重置信号的时序进行位移来产生经位移重置信号；
延迟线，耦接至所述时序位移暂存器，接收所述重置信号来执行所述重置信号的所述依序延迟，以对所述重置信号依序进行延迟来产生多个粗延迟信号；以及
取样电路，耦接至所述延迟线与所述时序位移暂存器，接收所述经位移重置信号与所述多个粗延迟信号来执行所述取样操作，以基于所述多个粗延迟信号的相同信号边缘来取样所述经位移重置信号以产生所述多个决定信号。
3.根据权利要求2所述的延迟锁相回路电路，其中所述延迟线包括依序串联的多个粗延迟电路，用以产生所述多个粗延迟信号。
4.根据权利要求2所述的延迟锁相回路电路，其中所述取样电路包括多个闩锁电路，且所述多个闩锁电路中的每一者根据所述多个粗延迟信号中相对应粗延迟信号的上升边缘是否落于所述经位移重置信号的脉冲期间内，而分别产生所述多个决定信号中相对应决定信号。
5.根据权利要求1所述的延迟锁相回路电路，其中所述单位粗延迟选择器包括多个逻辑门，其中所述多个逻辑门中的每一者接收所述多个决定信号中两个相邻的决定信号，以产生多个粗延迟选择信号中相对应的一者，且所述单位粗延迟选择器根据所述多个粗延迟选择信号选择所述多个决定信号中具有最早转态时间的一者作为所述经选粗延迟信号。
6.根据权利要求1所述的延迟锁相回路电路，其中所述经选粗延迟信号表示粗延迟操作中用以锁定所述时脉信号的相位所需要的单位粗延迟数量。
7.一种单位粗延迟的选择方法，适用于包含频率检测器与单位粗延迟选择器的延迟锁相回路电路，所述单位粗延迟的选择方法包括：
通过所述频率检测器接收重置信号与时脉信号；
通过所述频率检测器基于所述重置信号的时序位移与所述重置信号的依序延迟来执行取样操作，以检测所述时脉信号的时脉频率并产生多个决定信号；以及
通过所述单位粗延迟选择器选择所述多个决定信号中具有最早转态时间的一者作为经选粗延迟信号，以控制所述延迟锁相回路电路的时序。
8.根据权利要求7所述的单位粗延迟的选择方法，其中所述频率检测器包括时序位移暂存器、延迟线与取样电路，所述通过所述频率检测器基于所述重置信号的时序位移与所述重置信号的依序延迟来执行取样操作，以检测所述时脉信号的时脉频率并产生多个决定信号的步骤包括：
通过所述时序位移暂存器执行所述重置信号的所述时序位移，以基于所述时脉信号对所述重置信号的时序进行位移来产生经位移重置信号；
通过所述延迟线执行所述重置信号的所述依序延迟，以对所述重置信号依序进行延迟来产生多个粗延迟信号；以及
通过所述取样电路执行所述取样操作，以基于所述多个粗延迟信号的相同信号边缘来取样所述经位移重置信号，以产生所述多个决定信号。
9.根据权利要求8所述的单位粗延迟的选择方法，其中所述延迟线包括依序串联的多个粗延迟电路，用以产生所述多个粗延迟信号。
10.根据权利要求8所述的单位粗延迟的选择方法，其中所述取样电路包括多个闩锁电路，且所述多个闩锁电路中的每一者根据所述多个粗延迟信号中相对应粗延迟信号的上升边缘是否落于所述经位移重置信号的脉冲期间内，而分别产生所述多个决定信号中相对应决定信号。
11.根据权利要求7所述的单位粗延迟的选择方法，其中所述单位粗延迟选择器包括多个逻辑门，其中所述多个逻辑门中的每一者接收所述多个决定信号中两个相邻的决定信号，以产生多个粗延迟选择信号中相对应的一者，且所述单位粗延迟选择器根据所述多个粗延迟选择信号选择所述多个决定信号中具有最早转态时间的一者作为所述经选粗延迟信号。
12.根据权利要求7所述的单位粗延迟的选择方法，其中所述经选粗延迟信号表示粗延迟操作中用以锁定所述时脉信号的相位所需要的单位粗延迟数量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811171849.XA CN111030679B (zh) | 2018-10-09 | 2018-10-09 | 延迟锁相回路电路及其单位粗延迟选择方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811171849.XA CN111030679B (zh) | 2018-10-09 | 2018-10-09 | 延迟锁相回路电路及其单位粗延迟选择方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111030679A CN111030679A (zh) | 2020-04-17 |
| CN111030679B true CN111030679B (zh) | 2023-03-07 |
Family
ID=70190655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811171849.XA Active CN111030679B (zh) | 2018-10-09 | 2018-10-09 | 延迟锁相回路电路及其单位粗延迟选择方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111030679B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113808634B (zh) * | 2020-06-11 | 2024-02-27 | 华邦电子股份有限公司 | 延迟锁相回路装置及其更新方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0553744B1 (en) * | 1992-01-31 | 2001-03-28 | Konica Corporation | Signal delay device |
| DE19910885C2 (de) * | 1999-03-11 | 2001-02-08 | Siemens Ag | Schaltungsanordnung zum störungsfreien Initialisieren von Delay-Locked-Loop-Schaltungen mit Fast-Lock |
| TW578384B (en) * | 2003-01-15 | 2004-03-01 | Benq Corp | Method and system capable of synchronizing the clock signal of each semiconductor device |
| EP1875610B1 (en) * | 2005-04-18 | 2011-03-30 | Nxp B.V. | Circuit arrangement, in particular phase-locked loop, as well as corresponding method |
| CN101789783B (zh) * | 2009-01-22 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | 数字延迟锁相环 |
| CN102651647B (zh) * | 2011-02-23 | 2015-01-07 | 联咏科技股份有限公司 | 延迟锁相回路及时脉信号产生方法 |
| US8593197B1 (en) * | 2012-09-07 | 2013-11-26 | Nanya Technology Corporation | Delay line circuit, delay locked loop and tester system including the same |
-
2018
- 2018-10-09 CN CN201811171849.XA patent/CN111030679B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111030679A (zh) | 2020-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE40205E1 (en) | Semiconductor device and timing control circuit | |
| US6759911B2 (en) | Delay-locked loop circuit and method using a ring oscillator and counter-based delay | |
| US6919745B2 (en) | Ring-resister controlled DLL with fine delay line and direct skew sensing detector | |
| US8829960B2 (en) | Delay locked loop circuit and method of driving the same | |
| US6989700B2 (en) | Delay locked loop in semiconductor memory device and its clock locking method | |
| US8174300B2 (en) | Clock generator, pulse generator utilizing the clock generator, and methods thereof | |
| US7336559B2 (en) | Delay-locked loop, integrated circuit having the same, and method of driving the same | |
| US7180800B2 (en) | Interface circuit for adaptively latching data input/output signal by monitoring data strobe signal and memory system including the interface circuit | |
| US7936196B2 (en) | First delay locking method, delay-locked loop, and semiconductor memory device including the same | |
| US7414446B2 (en) | DLL circuit of semiconductor memory apparatus and method of delaying and locking clock in semiconductor memory apparatus | |
| US7936195B2 (en) | Wideband delay-locked loop (DLL) circuit | |
| US7230875B2 (en) | Delay locked loop for use in synchronous dynamic random access memory | |
| US6351169B2 (en) | Internal clock signal generating circuit permitting rapid phase lock | |
| US6777990B2 (en) | Delay lock loop having an edge detector and fixed delay | |
| TWI667659B (zh) | 延遲鎖相迴路電路及其單位粗延遲選擇方法 | |
| CN111030679B (zh) | 延迟锁相回路电路及其单位粗延迟选择方法 | |
| KR101551774B1 (ko) | 코아스 록킹 페일을 방지하기 위한 지연 고정 루프 회로 | |
| US6653875B2 (en) | Method and apparatus for a delay lock loop | |
| Swathi et al. | All digital duty cycle correction circuit in 90nm based on mutex | |
| US20230253028A1 (en) | Physical interface and associated signal processing method for clock domain transfer of quarter-rate data | |
| CN118522337A (zh) | 控制电路以及半导体存储装置 | |
| KR19980049181U (ko) | 위상고정루프회로의 안정된 위상잠금상태 검출장치 | |
| KR20070117145A (ko) | Ｄｌｌ 장치 | |
| KR20080035365A (ko) | 지연고정루프회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |