CN113808634B - 延迟锁相回路装置及其更新方法 - Google Patents

延迟锁相回路装置及其更新方法 Download PDF

Info

Publication number
CN113808634B
CN113808634B CN202010528249.5A CN202010528249A CN113808634B CN 113808634 B CN113808634 B CN 113808634B CN 202010528249 A CN202010528249 A CN 202010528249A CN 113808634 B CN113808634 B CN 113808634B
Authority
CN
China
Prior art keywords
logic level
flip
update
enable signal
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010528249.5A
Other languages
English (en)
Other versions
CN113808634A (zh
Inventor
奥野晋也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202010528249.5A priority Critical patent/CN113808634B/zh
Publication of CN113808634A publication Critical patent/CN113808634A/zh
Application granted granted Critical
Publication of CN113808634B publication Critical patent/CN113808634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供一种延迟锁相回路装置以及用于延迟锁相回路的更新方法。延迟锁相回路装置包括延迟锁相回路以及更新电路。延迟锁相回路依据致能信号被致能，藉以对输入时钟进行延迟以提供延迟时钟。更新电路包括旗标产生电路以及致能电路。旗标产生电路基于预设时间区间提供更新旗标。致能电路依据更新旗标以将致能信号触发至第一逻辑电平，并在预设时间区间结束前将致能信号由第一逻辑电平转态至第二逻辑电平。默认时间区间小于内存的刷新周期。

Description

延迟锁相回路装置及其更新方法
技术领域
本发明涉及一种延迟锁相回路装置及其更新方法，尤其涉及一种能够降低消耗功率的延迟锁相回路装置及其更新方法。
背景技术
当DRAM温度升高或降低时，延迟锁相回路(Delay Locked Loop，DLL)会更新延迟码以调整内存装置内部的时序。一般来说，延迟锁相回路可通过延迟码进行随时更新，藉以使延迟锁相回路所提供的延迟时钟能够实时地随着温度变化而变化。然而，上述的方案具有很大的消耗功率。
发明内容
本发明提供一种能够降低消耗功率的延迟锁相回路装置及其更新方法。
本发明的延迟锁相回路装置适用于内存装置。延迟锁相回路装置包括延迟锁相回路以及更新电路。延迟锁相回路经配置以依据致能信号被致能后接收输入时钟，并且对输入时钟进行延迟以提供延迟时钟。更新电路包括旗标产生电路以及致能电路。旗标产生电路经配置以基于一默认时间区间提供更新旗标。致能电路耦接于旗标产生电路以及延迟锁相回路。致能电路经配置以依据更新旗标以将致能信号触发至第一逻辑电平，并在预设时间区间结束前将致能信号由第一逻辑电平转态至第二逻辑电平。默认时间区间小于内存装置的刷新周期。
在本发明的对延迟锁相回路进行更新的更新方法适用于内存装置。更新方法包括：基于一预设时间区间提供更新旗标，其中预设时间区间小于内存装置的刷新周期；依据更新旗标以将致能信号触发至第一逻辑电平，并在预设时间区间结束前将致能信号由第一逻辑电平转态至第二逻辑电平；以及依据致能信号致能延迟锁相回路，藉以使延迟锁相回路对输入时钟进行延迟以提供延迟时钟。
基于上述，本发明是基于一预设时间区间提供更新旗标，依据更新旗标以将致能信号触发至第一逻辑电平，并且在预设时间区间结束前将致能信号由第一逻辑电平转态至第二逻辑电平。本发明是在预设时间区间内致能延迟锁相回路。因此，延迟锁相回路是在预设时间区间内才对延迟码进行更新，藉以降低延迟锁相回路的消耗功率。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1是依据本发明一实施例所示出的延迟锁相回路装置的装置示意图；
图2是依据本发明第一实施例所示出的更新电路的电路示意图；
图3是依据本发明第一实施例所示出的信号时序图；
图4是依据本发明第二实施例所示出的更新电路的装置示意图；
图5是依据本发明第二实施例所示出的信号时序图；
图6是依据本发明第三实施例所示出的更新电路的装置示意图；
图7是依据本发明第三实施例所示出的信号时序图；
图8是依据本发明一实施例所示出的更新方法流程图。
附图标号说明
100:延迟锁相回路装置；
110:延迟锁相回路；
120、220、320:更新电路；
121:旗标产生电路；
1211:振荡器；
1212:除频器；
122、222、322:致能电路；
2221、3321:更新指令产生器；
ACT:致能命令；
NAND1、NAND2:与非门；
AND3:与门；
CMD_ACT:致能指令；
CMD_PRE:结束指令；
CNT1、CNT2:计数器；
D:正反器的数据输入端；
DCD:延迟码；
DCLK:延迟时钟；
DCS:延迟控制信号；
DT:预设时间区间；
DLL_ACT:致能信号；
FF1_1、FF1_2、FF2:正反器；
FLG:更新旗标；
ICLK:输入时钟；
ITC:内部时钟；
LGC:逻辑电路；
PRE:刷新命令；
Q:正反器的输出端；
RST:重置信号；
S:正反器的设定输入端；
S110～S130:步骤；
t1～t7:时间点；
TG1:第一触发器；
TG2:第二触发器；
U1:第一触发器的输出端；
UD_CMD:更新指令。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
请参考图1，图1是依据本发明一实施例所示出的延迟锁相回路装置的装置示意图。在本实施例中，延迟锁相回路装置100是被运用于内存装置中。延迟锁相回路装置100包括延迟锁相回路110以及更新电路120。延迟锁相回路110依据致能信号DLL_ACT被致能后接收输入时钟ICLK，并且对输入时钟ICLK进行延迟以提供延迟时钟DCLK。在本实施例中，更新电路120包括旗标产生电路121以及致能电路122。旗标产生电路121基于默认时间区间DT提供更新旗标FLG。默认时间区间DT小于内存装置的刷新周期。举例来说明，如果内存装置的刷新周期是7.8微秒，则预设时间区间DT的时间可以被设定为4微秒(本发明不限于此)。致能电路122耦接于旗标产生电路121以及延迟锁相回路110。致能电路122依据更新旗标FLG而将致能信号DLL_ACT的逻辑电平触发至第一逻辑电平(例如是高逻辑电平，本发明不限于此)。延迟锁相回路110例如会反应于具有第一逻辑电平的DLL_ACT被致能以提供延迟控制信号DCS，并依据延迟控制信号DCS中的延迟指令产生对应的延迟码DCD。致能电路122还并在默认时间区间DT结束前将致能信号DLL_ACT由第一逻辑电平转态至第二逻辑电平(例如是低逻辑电平，本发明不限于此)。第二逻辑电平不同于第一逻辑电平。
在本实施例中，致能信号DLL_ACT维持于第一逻辑电平的时间长度会短于预设时间区间DT。也就是说，致能信号DLL_ACT维持于第一逻辑电平的时间长度会短于内存装置的刷新周期。延迟锁相回路110是在预设时间区间DT内才对延迟码进行更新，藉以降低延迟锁相回路110本身的消耗功率。此外，在预设时间区间DT小于内存装置的刷新周期的情况下，更新旗标FLG的提供周期会小于刷新周期。因此，本实施例可使延迟锁相回路110所提供的延迟时钟DCLK能够跟随着温度变化而变化。
请同时参考图1以及图2，图2是依据本发明第一实施例所示出的更新电路120的电路示意图。在本实施例中，旗标产生电路121包括振荡器1211以及除频器1212。振荡器1211提供内部时钟ITC。除频器1212耦接于振荡器1211以及致能电路122。除频器1212对内部时钟ITC进行除频。经除频后，除频器1212可使内部时钟ITC的周期大致上等于默认时间区间DT，藉以将内部时钟ITC转换为更新旗标FLG。
在本实施例中，致能电路122包括正反器FF1_1、FF1_2以及计数器CNT1。正反器FF1_1、FF1_2彼此串联耦接。正反器FF1_1、FF1_2的设定输入端S分别接收输入时钟ICLK。正反器FF1_1的数据输入端D耦接于除频器1212，藉以接收来自于除频器1212的更新旗标FLG。正反器FF1_1的输出端Q耦接至正反器FF1_2的数据输入端D。正反器FF1_2的输出端Q用以输出致能信号DLL_ACT。在本实施例中，彼此串联耦接的正反器FF1_1、FF1_2能够对在更新旗标FLG被提供后通过第一个输入时钟ICLK与更新旗标FLG进行同步，并且在下一个输入时钟ICLK将致能信号DLL_ACT的逻辑电平触发至第一逻辑电平。也就是说，正反器FF1_1、FF1_2能够对更新旗标FLG进行一个输入时钟ICLK到两个输入时钟ICLK之间的延迟，藉以产生具有第一逻辑电平的致能信号DLL_ACT。在一些实施例中，正反器的数量可以大于2个，也就是说，致能电路122能够依据正反器的数量对更新旗标FLG进行多个输入时钟ICLK的延迟，藉以产生具有第一逻辑电平的致能信号DLL_ACT。
在本实施例中，计数器CNT1耦接于正反器FF1_2的输出端Q以接收致能信号DLL_ACT。计数器CNT1在接收到致能信号DLL_ACT时会将致能信号DLL_ACT维持于第一逻辑电平，并对输入时钟ICLK的次数进行计数。当输入时钟ICLK的次数达到一预设次数时，计数器CNT1将致能信号DLL_ACT由第一逻辑电平转态至第二逻辑电平。
举例来说明，请同时参考图1至图3，图3是依据本发明第一实施例所示出的信号时序图。在本实施例中，旗标产生电路121在时间点t1基于预设时间区间DT提供更新旗标FLG。预设时间区间DT大致上等于从时间点t1到时间点t4之间的时间长度(如，4微秒)。更新旗标FLG被提供后(即，在时间点t1后)的时间点t2，致能信号DLL_ACT的逻辑电平会在第二个输入时钟ICLK的上升沿被触发至第一逻辑电平。因此，延迟锁相回路110会反应于具有第一逻辑电平的DLL_ACT被致能以提供延迟控制信号DCS，并依据延迟控制信号DCS中的延迟指令(UP或DN)产生对应的延迟码DCD。
在时间点t2，致能电路122的计数器CNT1也会开始对输入时钟ICLK进行计数。在本实施例中，计数器CNT1例如是对输入时钟ICLK的上升沿进行计数，本发明不限于此。在一些实施例中，计数器CNT1例如是对输入时钟ICLK的下降沿进行计数。在本实施例中，当输入时钟ICLK的次数达到预设次数(如，64次)时，计数器CNT1在时间点t3将致能信号DLL_ACT由第一逻辑电平转态至第二逻辑电平。因此，在时间点t3时，延迟锁相回路110反应于具有第二逻辑电平的致能信号DLL_ACT被禁能。
在本实施例中，预设时间区间DT的时间长度以及预设次数可以依据设计需求被适当地设定。因此，基于上述的设定，延迟锁相回路110是在预设时间区间DT内才对延迟码DCD进行更新，藉以降低延迟锁相回路110的消耗功率。另外，在预设时间区间DT的时间长度(如，4微秒)小于内存装置的刷新周期(如，7.8微秒)的情况下，本实施例可使延迟锁相回路110所提供的延迟时钟DCLK能够实时地随着温度变化而变化。此外，本实施例能够不依赖于内存装置的外部命令提供致能信号DLL_ACT。
请同时参考图1以及图4，图4是依据本发明第二实施例所示出的更新电路的装置示意图。在本实施例中，更新电路220包括旗标产生电路121以及致能电路222。致能电路222包括更新指令产生器2221、正反器FF1_1、FF1_2以及计数器CNT2。更新指令产生器2221在接收到更新旗标FLG后反应于致能指令CMD_ACT产生更新指令UD_CMD。在本实施例中，更新指令产生器2221可包括触发器TG1、TG2。触发器TG1耦接于旗标产生电路121以接收更新旗标FLG。触发器TG1反应于更新旗标FLG的上升沿将位于触发器TG1的输出端U1的逻辑电平触发至第一逻辑电平。触发器TG1还会依据重置信号RST将位于触发器TG1的输出端U1的逻辑电平由第一逻辑电平转态至第二逻辑电平。
在本实施例中，触发器TG1接收更新旗标FLG以及重置信号RST，并且对更新旗标FLG以及重置信号RST进行反相。触发器TG1包括与非(NAND)门NAND1、NAND2。与非门NAND1的第一输入端用以接收被反相的更新旗标FLG。与非门NAND1的第二输入端耦接于与非门NAND2的输出端。与非门NAND1的输出端被作为触发器TG1的输出端U1。与非门NAND2的第一输入端耦接于与非门NAND1的输出端。与非门NAND1的第二输入端用以接收被反相的重置信号RST。
在本实施例中，触发器TG2耦接于触发器TG1的输出端U1。在位于触发器TG1的输出端U1的逻辑电平为第一逻辑电平的情况下，触发器TG2会反应于致能指令CMD_ACT的上升沿触发更新指令UD_CMD。在本实施例中，更新指令产生器2221可接收内存装置的外部命令(如致能命令)。在接收到外部命令时，更新指令产生器2221会依据输入时钟ICLK的上升沿触发致能指令CMD_ACT。因此，在本实施例中，致能指令CMD_ACT的上升沿会与输入时钟ICLK的上升沿同步。触发器TG2会依据重置信号RST重置更新指令UD_CMD。
在本实施例中，正反器FF1_1、FF1_2彼此串联耦接。正反器FF1_1、FF1_2的设定输入端S分别接收输入时钟ICLK。正反器FF1_1的数据输入端D耦接于更新指令产生器2221，藉以接收来自于更新指令产生器2221的更新指令UD_CMD。正反器FF1_1的输出端Q耦接至正反器FF1_2的数据输入端D。正反器FF1_2的输出端Q用以输出致能信号DLL_ACT。在本实施例中，彼此串联耦接的正反器FF1_1、FF1_2能够对在更新指令UD_CMD被提供时通过第一个输入时钟ICLK与更新指令UD_CMD进行同步，并且在下一个输入时钟ICLK依据更新指令UD_CMD将致能信号DLL_ACT的逻辑电平触发至第一逻辑电平。也就是说，正反器FF1_1、FF1_2能够对更新指令UD_CMD进行一个输入时钟ICLK到两个输入时钟ICLK之间的延迟，藉以产生具有第一逻辑电平的致能信号DLL_ACT。
在本实施例中，计数器CNT2耦接于正反器FF1_2的输出端Q以接收致能信号DLL_ACT。计数器CNT2在接收到致能信号DLL_ACT时会将致能信号DLL_ACT维持于第一逻辑电平，并对输入时钟ICLK的次数进行计数。当输入时钟ICLK的次数达到第一预设次数时，计数器CNT2会产生用以重置更新指令UD_CMD的重置信号RST。当输入时钟ICLK的次数达到第二预设次数时，计数器CNT2将致能信号DLL_ACT由第一逻辑电平转态至第二逻辑电平。第二预设次数大于第一预设次数。因此在致能信号DLL_ACT被转态至第二逻辑电平之前，更新指令UD_CMD会被重置。因此，相较于第一实施例，本实施例可基于内存装置的外部命令提供致能信号DLL_ACT。
举例来说明，请同时参考图1、图4以及图5，图5是依据本发明第二实施例所示出的信号时序图。在本实施例中，旗标产生电路121在时间点t1基于预设时间区间DT提供更新旗标FLG。预设时间区间DT大致上等于从时间点t1到时间点t6之间的时间长度(如，4微秒)。更新旗标FLG被提供后(即，在时间点t1后)，位于触发器TG1的输出端U1的逻辑电平会被触发至第一逻辑电平。在位于触发器TG1的输出端U1的逻辑电平为第一逻辑电平的情况下，更新指令产生器2221接收到内存装置的外部命令中的致能命令ACT(本发明不限于此)，并在时间点t2依据输入时钟ICLK的上升沿触发致能指令CMD_ACT。因此在时间点t2，触发器TG2反应于致能指令CMD_ACT的上升沿将更新指令UD_CMD的逻辑电平触发至第一逻辑电平。
在时间点t3，在更新指令UD_CMD的上升沿与输入时钟ICLK(即，第一个输入时钟ICLK)的上升沿同步的情况下，致能信号DLL_ACT的逻辑电平会在下一个输入时钟ICLK(即，第二个输入时钟ICLK)的上升沿被触发至第一逻辑电平。在本实施例中，致能指令CMD_ACT会依据输入时钟ICLK的上升沿被重置。在一些情况下，更新指令UD_CMD因为延迟而使更新指令UD_CMD的时序落后于输入时钟ICLK的时序。因此，时间点t3会被延迟到下一个输入时钟ICLK的上升沿。本发明的致能信号DLL_ACT的触发时间点并不以本实施例的时间点t3为限。在时间点t3，延迟锁相回路110会反应于具有第一逻辑电平的DLL_ACT被致能以提供延迟控制信号DCS，并依据延迟控制信号DCS中的延迟指令产生对应的延迟码DCD。
在时间点t3，计数器CNT2也会开始对输入时钟ICLK进行计数。在本实施例中，计数器CNT2例如是对输入时钟ICLK的上升沿进行计数。当输入时钟ICLK的次数达到第一预设次数(如，31次)时，计数器CNT2会在时间点t4提供重置信号RST。在时间点t4，更新指令产生器2221会依据重置信号RST将位于触发器TG1的输出端U1的逻辑电平重置为第二逻辑电平，并将更新指令UD_CMD重置为第二逻辑电平。因此，更新指令UD_CMD的逻辑电平维持于第一逻辑电平的时间长度(即，时间点t2到时间点t4之间的时间长度)接近或等于输入时钟ICLK的周期的32倍。
当输入时钟ICLK的次数达到第二预设次数(如，64次)时，计数器CNT2会在时间点t5将致能信号DLL_ACT的逻辑电平由第一逻辑电平转态至第二逻辑电平。因此，在时间点t5时，延迟锁相回路110会反应于具有第二逻辑电平的致能信号DLL_ACT被禁能。
请同时参考图1以及图6，图6是依据本发明第三实施例所示出的更新电路的装置示意图。在本实施例中，更新电路320包括旗标产生电路121以及致能电路322。致能电路322包括更新指令产生器3321、正反器FF1_1、FF1_2、正反器FF2以及逻辑电路LGC。更新指令产生器3321在接收到更新旗标FLG时反应于致能指令CMD_ACT产生更新指令UD_CMD。进一步地，在本实施例中，更新指令产生器3321包括触发器TG1以及触发器TG2。触发器TG1耦接于旗标产生电路121以更新旗标FLG。触发器TG1反应于更新旗标FLG的上升沿将位于触发器TG1的输出端U1的逻辑电平触发至第一逻辑电平。触发器TG1还会依据重置信号RST将位于触发器TG1的输出端U1的逻辑电平由第一逻辑电平转态至第二逻辑电平。触发器TG1时施细节可以由图4的实施例中获致足够的教示，故不再赘述。
在本实施例中，触发器TG2耦接于触发器TG1的输出端U1。在位于触发器TG1的输出端U1的逻辑电平为第一逻辑电平的情况下，触发器TG2会反应于致能指令CMD_ACT的上升沿触发更新指令UD_CMD。此外，触发器TG2依据结束指令CMD_PRE重置更新指令UD_CMD。在本实施例中，更新指令产生器3321可接收内存装置的第一外部命令(如，致能命令)。在接收到第一外部命令时，更新指令产生器3321会依据输入时钟ICLK的上升沿触发致能指令CMD_ACT。在本实施例中，更新指令产生器3321也会接收内存装置的第二外部命令(如，刷新命令)。在接收到第二外部命令时，更新指令产生器3321会依据输入时钟ICLK的上升沿触发结束指令CMD_PRE。因此，在本实施例中，致能指令CMD_ACT的上升沿会与输入时钟ICLK的上升沿同步。结束指令CMD_PRE的上升沿会与输入时钟ICLK的上升沿同步。
在本实施例中，正反器FF1_1、FF1_2彼此串联耦接。正反器FF1_1、FF1_2的设定输入端S分别接收输入时钟ICLK。正反器FF1_1的数据输入端D耦接于更新指令产生器3321，藉以接收来自于更新指令产生器3321的更新指令UD_CMD。正反器FF1_1的输出端Q耦接至正反器FF1_2的数据输入端D。正反器FF1_2的输出端Q用以输出致能信号DLL_ACT。正反器FF2数据输入端D耦接至正反器FF1_2的输出端Q。正反器FF2的设定输入端S分别接收输入时钟ICLK。正反器FF2的输出端Q对致能信号DLL_ACT进行延迟以产生内部信号。逻辑电路LGC耦接于正反器FF2的输出端Q以及正反器FF1_2的输出端Q。逻辑电路LGC对内部信号进行反相，并且对致能信号DLL_ACT以及被反相的内部信号进行逻辑及运算以产生重置信号RST。重置信号RST用以重置位于触发器TG1的输出端U1的逻辑电平。
进一步地，逻辑电路LGC包括与门AND3。与门AND3接收致能信号DLL_ACT以及被反相的内部信号，并且对致能信号DLL_ACT以及被反相的内部信号进行逻辑及运算以产生重置信号RST。相较于第一实施例以及第二实施例，本实施例可不需要计数器提供致能信号DLL_ACT或重置信号RST。
举例来说明，请同时参考图1、图6以及图7，图7是依据本发明第三实施例所示出的信号时序图。在本实施例中，关于时间点t1～t3的实施细节可以由第二实施例中获致足够的教示，故不再赘述。在时间点t4，逻辑电路LGC产生重置信号RST。因此在时间点t4，位于触发器TG1的输出端U1的逻辑电平会依据重置信号RST被重置。在本实施例中，重置信号RST可以被延迟以在时间点t4被产生。在一些实施例中，重置信号RST可以以在时间点t3被产生，本发明并不以重置信号RST的产生时间点为限。
接下来，更新指令产生器3321接收到外部命令中的刷新命令PRE(本发明不限于此)。更新指令产生器3321会在时间点t5依据输入时钟ICLK的上升沿触发结束指令CMD_PRE。触发器TG2在时间点t5依据结束指令CMD_PRE将更新指令UD_CMD的逻辑电平重置为第二逻辑电平。在时间点t6，致能信号DLL_ACT的逻辑电平由第一逻辑电平转态至第二逻辑电平。因此，在时间点t6时，延迟锁相回路110会反应于具有第二逻辑电平的致能信号DLL_ACT被禁能。在本实施例中，致能指令CMD_PRE在时间点t6会依据输入时钟ICLK的上升沿被重置(本发明不限于此)。
请同时参考图1以及图8，图8是依据本发明一实施例所示出的更新方法流程图。在本实施例中，更新方法会在步骤S110中基于预设时间区间DT提供更新旗标FLG。默认时间区间DT小于内存装置的刷新周期。在步骤S120中，依据更新旗标FLG以将致能信号DLL_ACT触发至第一逻辑电平，并在预设时间区间DT结束前将致能信号DLL_ACT由第一逻辑电平转态至第二逻辑电平。在步骤S130中，依据致能信号DLL_ACT致能延迟锁相回路110，藉以使延迟锁相回路110对输入时钟ICLK进行延迟以提供延迟时钟DCLK。
综上所述，本发明是基于一预设时间区间提供更新旗标，依据更新旗标以将致能信号触发至第一逻辑电平，并且在预设时间区间结束前将致能信号由第一逻辑电平转态至第二逻辑电平。本发明是在预设时间区间内致能延迟锁相回路。因此，延迟锁相回路是在预设时间区间内才对延迟码进行更新，藉以降低延迟锁相回路的消耗功率。此外，在默认时间区间小于内存装置的刷新周期的情况下，本发明能够使延迟锁相回路所提供的延迟时钟能够跟随着温度变化而变化。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (16)

1.一种延迟锁相回路装置，适用于内存装置，其特征在于，所述延迟锁相回路装置包括：
延迟锁相回路，经配置以依据致能信号被致能后接收输入时钟，并且对所述输入时钟进行延迟以提供延迟时钟；以及
更新电路，包括：
旗标产生电路，经配置以基于默认时间区间提供更新旗标；以及
致能电路，耦接于所述旗标产生电路以及所述延迟锁相回路，经配置以依据所述更新旗标以将致能信号触发至第一逻辑电平，并在预设时间区间结束前将所述致能信号由所述第一逻辑电平转态至第二逻辑电平，
其中所述预设时间区间小于所述内存装置的刷新周期。
2.根据权利要求1所述的延迟锁相回路装置，其特征在于，所述旗标产生电路包括：
振荡器，经配置以提供内部时钟；以及
除频器，耦接于所述振荡器以及所述致能电路，经配置以对所述内部时钟进行除频以使所述内部时钟的周期大致上等于所述预设时间区间，藉以将所述内部时钟转换为所述更新旗标。
3.根据权利要求1所述的延迟锁相回路装置，其特征在于，所述致能电路包括：
串联耦接的N个正反器，其中所述N个正反器中的第一级正反器的数据输入端经配置以接收所述更新旗标，所述N个正反器的设定输入端分别接收所述输入时钟，通过在所述预设时间区间中的第N次输入时钟触发所述致能信号，其中N是大于1的整数；以及
计数器，耦接于所述N个正反器中的第N级正反器的输出端，经配置以在接收到所述致能信号时维持所述致能信号于所述第一逻辑电平，并对所述输入时钟的次数进行计数，
其中当所述输入时钟的次数达到预设次数时，所述计数器将所述致能信号由所述第一逻辑电平转态至所述第二逻辑电平。
4.根据权利要求1所述的延迟锁相回路装置，其特征在于，所述致能电路包括：
更新指令产生器，经配置以在接收到所述更新旗标后，反应于所述内存装置的外部命令产生更新指令；以及
串联耦接的N个第一正反器，其中所述N个第一正反器中的第一级正反器的数据输入端经配置以接收所述更新指令，所述N个第一正反器的设定输入端分别接收所述输入时钟，藉以在所述更新指令被产生时的第N次输入时钟触发所述致能信号，其中N是大于1的整数。
5.根据权利要求4所述的延迟锁相回路装置，其特征在于，所述更新指令产生器包括：
第一触发器，经配置以接收所述更新旗标，反应于所述更新旗标的上升沿将位于所述第一触发器的输出端的逻辑电平触发至所述第一逻辑电平，并依据重置信号将位于所述第一触发器的输出端的逻辑电平由所述第一逻辑电平转态至所述第二逻辑电平；以及
第二触发器，经配置以在所述第一触发器的输出端的逻辑电平为所述第一逻辑电平的情况下，反应于致能指令的上升沿触发所述更新指令，并依据所述重置信号重置所述更新指令。
6.根据权利要求5所述的延迟锁相回路装置，其特征在于，所述致能电路还包括：
计数器，耦接于所述N个第一正反器中的第N级第一正反器的输出端，经配置以在接收到所述致能信号时维持所述致能信号于所述第一逻辑电平，并对所述输入时钟的次数进行计数，
其中当所述输入时钟的次数达到第一预设次数时，所述计数器产生所述重置信号，
其中当所述输入时钟的次数达到第二预设次数时，所述计数器将所述致能信号由所述第一逻辑电平转态至第二逻辑电平，
其中所述第二预设次数大于所述第一预设次数。
7.根据权利要求4所述的延迟锁相回路装置，其特征在于：
所述更新指令产生器还反应于所述内存装置的另一外部命令产生结束指令，
所述更新指令产生器包括：
第一触发器，经配置以接收所述更新旗标，反应于所述更新旗标的上升沿将位于所述第一触发器的输出端的逻辑电平触发至所述第一逻辑电平，并依据重置信号将位于所述第一触发器的输出端的逻辑电平由所述第一逻辑电平转态至所述第二逻辑电平；以及
第二触发器，经配置以在所述第一触发器的输出端的逻辑电平为所述第一逻辑电平的情况下，反应于致能指令的上升沿触发所述更新指令，并依据所述结束指令重置所述更新指令。
8.根据权利要求7所述的延迟锁相回路装置，其特征在于，所述致能电路还包括：
第二正反器，其中所述第二正反器的数据输入端耦接于所述N个第一正反器中的第N级第一正反器的输出端，所述第二正反器的设定输入端接收所述输入时钟，其中所述第二正反器经配置以对致能信号进行延迟以产生内部信号；以及
逻辑电路，耦接于所述第二正反器的输出端以及所述第N级第一正反器的输出端，经配置以对所述内部信号进行反相，并且对所述致能信号以及被反相的所述内部信号进行逻辑及运算以产生所述重置信号。
9.一种对延迟锁相回路进行更新的更新方法，适用于内存装置，其特征在于，所述更新方法包括：
基于预设时间区间提供更新旗标，其中所述预设时间区间小于所述内存装置的刷新周期；
依据所述更新旗标以将致能信号触发至第一逻辑电平，并在所述预设时间区间结束前将所述致能信号由所述第一逻辑电平转态至第二逻辑电平；以及
依据所述致能信号致能所述延迟锁相回路，藉以使所述延迟锁相回路对输入时钟进行延迟以提供延迟时钟。
10.根据权利要求9所述的更新方法，其特征在于，基于所述预设时间区间提供所述更新旗标的步骤包括：
提供内部时钟；以及
对所述内部时钟进行除频以使所述内部时钟的周期大致上等于所述预设时间区间，藉以将所述内部时钟转换为所述更新旗标。
11.根据权利要求9所述的更新方法，其特征在于，依据所述更新旗标以将所述致能信号触发至所述第一逻辑电平，并在所述预设时间区间结束前将所述致能信号由所述第一逻辑电平转态至所述第二逻辑电平的步骤包括：
通过在所述预设时间区间中的第N次输入时钟触发所述致能信号，其中N是大于1的整数；
维持所述致能信号于第一逻辑电平，并且在接收到所述致能信号时对所述输入时钟的次数进行计数；以及
当所述输入时钟的次数达到预设次数时，将所述致能信号由所述第一逻辑电平转态至第二逻辑电平。
12.根据权利要求9所述的更新方法，其特征在于，所述更新方法还包括：
在接收到所述更新旗标后，反应于所述内存装置的外部命令产生更新指令；以及
在所述更新指令被产生时的第N次输入时钟触发所述致能信号，其中N是大于1的整数。
13.根据权利要求12所述的更新方法，其特征在于，所述更新方法还包括：
反应于致能指令的上升沿触发所述更新指令，并依据重置信号重置所述更新指令。
14.根据权利要求13所述的更新方法，其特征在于，依据所述更新旗标以将所述致能信号触发至所述第一逻辑电平，并在所述预设时间区间结束前将所述致能信号由所述第一逻辑电平转态至所述第二逻辑电平的步骤包括：
在接收到所述致能信号时对所述输入时钟的次数进行计数；
当所述输入时钟的次数达到第一预设次数时，产生用以重置所述更新指令的所述重置信号；以及
当所述输入时钟的次数达到第二预设次数时，将所述致能信号由所述第一逻辑电平转态至第二逻辑电平，其中所述第二预设次数大于所述第一预设次数。
15.根据权利要求12所述的更新方法，其特征在于，所述更新方法还包括：
反应于所述内存装置的另一外部命令产生结束指令；以及
反应于致能指令的上升沿触发所述更新指令，并依据所述结束指令重置所述更新指令。
16.根据权利要求15所述的更新方法，其特征在于，依据所述更新旗标以将所述致能信号触发至所述第一逻辑电平，并在所述预设时间区间结束前将所述致能信号由所述第一逻辑电平转态至所述第二逻辑电平的步骤包括：
对致能信号进行延迟以产生内部信号；以及
对所述内部信号进行反相，并且对所述致能信号以及被反相的所述内部信号进行逻辑及运算以产生重置信号。
CN202010528249.5A 2020-06-11 2020-06-11 延迟锁相回路装置及其更新方法 Active CN113808634B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010528249.5A CN113808634B (zh) 2020-06-11 2020-06-11 延迟锁相回路装置及其更新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010528249.5A CN113808634B (zh) 2020-06-11 2020-06-11 延迟锁相回路装置及其更新方法

Publications (2)

Publication Number Publication Date
CN113808634A CN113808634A (zh) 2021-12-17
CN113808634B true CN113808634B (zh) 2024-02-27

Family

ID=78892033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010528249.5A Active CN113808634B (zh) 2020-06-11 2020-06-11 延迟锁相回路装置及其更新方法

Country Status (1)

Country Link
CN (1) CN113808634B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999003106A1 (en) * 1997-07-09 1999-01-21 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing of a clock signal used to latch digital signals, and memory device using same
TW200506960A (en) * 2003-04-29 2005-02-16 Hynix Semiconductor Inc ODT mode conversion circuit and method
CN1941629A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 控制晶粒内建终端电阻的装置及方法
KR20080029303A (ko) * 2006-09-28 2008-04-03 주식회사 하이닉스반도체 패키지 레벨의 명령 테스트를 위한 반도체 장치
KR100826498B1 (ko) * 2007-02-09 2008-05-02 삼성전자주식회사 주파수 범위에 따라서 가변되는 파이프 라인 구조를 갖는온 다이 터미네이션 제어회로를 구비하는 반도체 장치
TW200826496A (en) * 2006-07-31 2008-06-16 Mosaid Technologies Inc Pulse counter with clock edge recovery
CN102647543A (zh) * 2011-02-17 2012-08-22 南亚科技股份有限公司 同步信号产生电路与内存装置
CN106356085A (zh) * 2015-07-17 2017-01-25 爱思开海力士有限公司 驱动信号控制电路和驱动装置
CN111030679A (zh) * 2018-10-09 2020-04-17 华邦电子股份有限公司 延迟锁相回路电路及其单位粗延迟选择方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008133739A2 (en) * 2006-12-01 2008-11-06 The Regents Of The University Of Michigan Clock distribution network architecture for resonant-clocked systems
KR20100044625A (ko) * 2008-10-22 2010-04-30 삼성전자주식회사 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999003106A1 (en) * 1997-07-09 1999-01-21 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing of a clock signal used to latch digital signals, and memory device using same
TW200506960A (en) * 2003-04-29 2005-02-16 Hynix Semiconductor Inc ODT mode conversion circuit and method
CN1941629A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 控制晶粒内建终端电阻的装置及方法
TW200826496A (en) * 2006-07-31 2008-06-16 Mosaid Technologies Inc Pulse counter with clock edge recovery
KR20080029303A (ko) * 2006-09-28 2008-04-03 주식회사 하이닉스반도체 패키지 레벨의 명령 테스트를 위한 반도체 장치
KR100826498B1 (ko) * 2007-02-09 2008-05-02 삼성전자주식회사 주파수 범위에 따라서 가변되는 파이프 라인 구조를 갖는온 다이 터미네이션 제어회로를 구비하는 반도체 장치
CN102647543A (zh) * 2011-02-17 2012-08-22 南亚科技股份有限公司 同步信号产生电路与内存装置
CN106356085A (zh) * 2015-07-17 2017-01-25 爱思开海力士有限公司 驱动信号控制电路和驱动装置
CN111030679A (zh) * 2018-10-09 2020-04-17 华邦电子股份有限公司 延迟锁相回路电路及其单位粗延迟选择方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
An Improved High Resolution CMOS Timing Generator Using Array of Digital Delay Lock Loops;Balaji Srinivasan等;2010 23rd International Conference on VLSI Design;全文 *
基于双边沿触发计数器的低功耗全数字锁相环的设计;单长虹,陈忠泽,单健;电路与系统学报(02);全文 *

Also Published As

Publication number Publication date
CN113808634A (zh) 2021-12-17

Similar Documents

Publication Publication Date Title
US7180336B2 (en) Glitch-free clock switching apparatus
US6459314B2 (en) Delay locked loop circuit having duty cycle correction function and delay locking method
KR100303804B1 (ko) 클럭지연회로와이를이용한발진회로및위상동기회로
US7969802B2 (en) Apparatus and method of generating output enable signal for semiconductor memory apparatus
KR101068432B1 (ko) 지연 회로
US10691074B2 (en) Time-to-digital converter circuit
US6255880B1 (en) One-shot DLL circuit and method
US7151398B2 (en) Clock signal generators having programmable full-period clock skew control
US6373308B1 (en) Direct-measured DLL circuit and method
US7157953B1 (en) Circuit for and method of employing a clock signal
CN107026647B (zh) 时间数字系统以及频率合成器
US10892764B1 (en) Delay locked loop device and update method thereof
CN113808634B (zh) 延迟锁相回路装置及其更新方法
US6255870B1 (en) Apparatus for compensating locking error in high speed memory device with delay locked loop
US20150091620A1 (en) Reducing current variation when switching clocks
TWI760755B (zh) 延遲鎖相迴路裝置及其更新方法
US11671106B2 (en) Pulse signal generation circuit and method, and memory
KR102308513B1 (ko) 지연 락 루프 디바이스 및 그 갱신 방법
JP6871459B1 (ja) 遅延ロックループデバイス及びその更新方法
JP2011205165A (ja) 半導体装置及び遅延量調整方法
US6084442A (en) Digital oscillator for generating two fixed pulse signals from one clock
JP2000112561A (ja) クロック信号生成回路
JP2006196973A (ja) 可変分周器
US7555083B2 (en) Synchronizing circuit for stably generating an output signal
KR100189773B1 (ko) 디지털 위상 동기 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant