KR20100044625A - 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치 - Google Patents

주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치 Download PDF

Info

Publication number
KR20100044625A
KR20100044625A KR1020080103834A KR20080103834A KR20100044625A KR 20100044625 A KR20100044625 A KR 20100044625A KR 1020080103834 A KR1020080103834 A KR 1020080103834A KR 20080103834 A KR20080103834 A KR 20080103834A KR 20100044625 A KR20100044625 A KR 20100044625A
Authority
KR
South Korea
Prior art keywords
clock signal
signal
update
delay
response
Prior art date
Application number
KR1020080103834A
Other languages
English (en)
Inventor
현석훈
경계현
신준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080103834A priority Critical patent/KR20100044625A/ko
Priority to US12/588,571 priority patent/US7961018B2/en
Publication of KR20100044625A publication Critical patent/KR20100044625A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)

Abstract

본 발명은 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치를 공개한다. 이 장치는 외부 클럭 신호를 소정 시간 지연시켜 내부 클럭 신호를 출력하는 지연 동기 루프, 및 상기 내부 클럭 신호에 응답하여 내부에서 발생한 데이터를 외부로 출력하는노멀 경로를 구비하고, 상기 지연 동기 루프는 주기적으로 활성화되는 갱신 신호를 출력하는 갱신 신호 발생부, 상기 갱신 신호가 활성화되면 활성화되어 상기 내부 클럭 신호를 상기 노멀 경로에서 지연되는 시간만큼 지연시켜 복제 내부 클럭 신호를 출력하고, 상기 갱신 신호가 비활성화되면 비활성화되는 복제 경로, 상기 갱신 신호에 응답하여 상기 외부 클럭 신호와 상기 지연 내부 클럭 신호의 위상차에 따라 지연 제어 신호를 가변시켜 출력하는 제어 신호 발생부, 및 상기 외부 클럭 신호를 상기 지연 제어 신호에 대응하는 시간만큼 지연시켜 상기 내부 클럭 신호를 출력하는 가변 지연부를 구비하는 것을 특징으로 한다.

Description

주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치{Semiconductor device comprising delay locked loop having periodically activated replica path}
본 발명은 반도체 장치에 관한 것으로, 특히 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치에 관한 것이다.
동기식(synchronous) 반도체 메모리 장치와 같은 반도체 장치는 외부 클럭 신호에 동기되어 데이터를 입력 또는 출력한다. 반도체 장치는 입력 또는 출력되는 데이터를 외부 클럭 신호에 동기시키기 위해 지연 동기 루프(DLL : Delay Locked Loop)를 이용할 수 있다.
본 발명의 목적은 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치는 외부 클럭 신호를 소정 시간 지연시켜 내부 클럭 신호를 출력하는 지연 동기 루프, 및 상기 내부 클럭 신호에 응답하여 내부에서 발생한 데이터를 외부로 출력하는노멀 경로를 구비하고, 상기 지연 동기 루프는 주기적으로 활성화되는 갱신 신호를 출력하는 갱신 신호 발생부, 상기 갱신 신호가 활성화되면 활성화되어 상기 내부 클럭 신호를 상기 노멀 경로에서 지연되는 시간만큼 지연시켜 복제 내부 클럭 신호를 출력하고, 상기 갱신 신호가 비활성화되면 비활성화되는 복제 경로, 상기 갱신 신호에 응답하여 상기 외부 클럭 신호와 상기 지연 내부 클럭 신호의 위상차에 따라 지연 제어 신호를 가변시켜 출력하는 제어 신호 발생부, 및 상기 외부 클럭 신호를 상기 지연 제어 신호에 대응하는 시간만큼 지연시켜 상기 내부 클럭 신호를 출력하는 가변 지연부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치의 상기 제어 신호 발생부는 상기 갱신 신호가 비활성화되면 상기 지연 제어 신호를 가변시키지 않고 이전의 상기 지연 제어 신호를 출력하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치의 제1 형태의 상기 갱신 신호 발생부는 소정의 주기를 가지는 발진기 클럭 신호를 출력하는 발진부, 상기 발진기 클럭 신호를 분주하여 분주 클럭 신호를 출력하는 분주부, 및 상기 분주 클럭 신호에 응답하여 상기 갱신 신호를 발생시켜 출력하는 출력부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치의 제1 형태는 소정의 주기를 가지는 기준 클럭 신호를 발생하는 기준 클럭 발생부를 추가적으로 구비하고, 상기 출력부는 상기 분주 클럭 신호에 응답하여 인에이블되고, 상기 기준 클럭 신호를 카운팅하여 상기 갱신 신호를 소정 시간동안 활성화 시키는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치의 제2 형태는 소정의 주기를 가지는 기준 클럭 신호를 출력하는 기준 클럭 발생부를 추가적으로 구비하고, 상기 갱신 신호 발생부는 상기 기준 클럭 신호를 분주하여 분주 클럭 신호를 출력하는 분주부, 및 상기 분주 클럭 신호에 응답하여 상기 갱신 신호를 발생시켜 출력하는 출력부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치의 제2 형태의 상기 갱신 신호 발생부의 상기 출력부는 상기 분주 클럭 신호에 응답하여 인에이블되고, 상기 기준 클럭 신호를 카운팅하여 상기 갱신 신호를 소정 시간동안 활성화 시키는 것을 특징으로 한다.
따라서, 본 발명의 반도체 장치는 지연 동기 루프의 복제 경로(replica path)를 주기적으로만 활성화시킴으로써 전력 소모를 감소시킬 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명의 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치를 설명하면 다음과 같다.
도 1은 본 발명의 지연 동기 루프를 구비하는 반도체 장치의 일실시예의 구성을 나타내는 것으로, 반도체 장치는 지연 동기 루프(100) 및 노멀 경로(200)를 구비하여 구성되어 있으며, 지연 동기 루프(100)는 가변 지연부(10), 제어 신호 발생부(20), 복제 경로(30), 및 갱신 신호 발생부(40)를 구비하여 구성되어 있다.
도 1에 나타낸 블럭들 각각의 기능을 설명하면 다음과 같다.
지연 동기 루프(100)는 반도체 장치의 외부로부터 입력되는 외부 클럭 신호(ECK)를 소정 시간 지연시켜 내부 클럭 신호(ICK)를 출력한다.
가변 지연부(10)는 위성 검출부(20)로부터 출력되는 지연 제어 신호(con)에 응답하여 외부 클럭 신호(clk_e)를 소정 시간 지연하여 내부 클럭 신호(clk_i)를 출력한다.
제어 신호 발생부(20)는 갱신 신호 발생부(40)로부터 출력되는 갱신 신호(update)에 응답하여 인에이블되고, 외부 클럭 신호(clk_e)와 복제 경로(30)로부터 출력되는 복제 내부 클럭 신호(clk_r)의 위상 차이에 응답하여 상기 지연 제어 신호(con)를 가변시켜 출력한다. 즉, 제어 신호 발생부(20)는 갱신 신호(update)신호가 활성화되면 외부 클럭 신호(clk_e)와 복제 내부 클럭 신호(clk_r)의 위상이 일치하도록 가변 지연부(10)의 지연 시간을 조절하기 위해 지연 제어 신호(con)를 가변시켜 출력하고, 갱신 신호(update)가 비활성화되면 지연 제어 신호(con)를 가변시키지 않고, 기존의 지연 제어 신호(con)를 계속 출력한다. 도시하지는 않았지만, 제어 신호 발생부(20)는 외부 클럭 신호(clk_e)와 복제 내부 클럭 신호(clk_r)의 위상차를 감지하고, 위상차에 따라 업다운 신호를 출력하는 위상 검출기 및 위상 검출기로부터 출력되는 업다운 신호에 응답하여 지연 제어 신호(con)를 가변시켜 출력하는 업다운 카운터 등으로 구성될 수 있다.
복제 경로(30)는 노멀 경로(200)의 회로를 복제하여 구성되어 있으며, 갱신 신호 발생부(40)로부터 출력되는 갱신 신호(update)에 응답하여 노멀 경로(200)에서의 지연 시간과 동일한 지연 시간 만큼 내부 클럭 신호(clk_i)를 지연시켜 복제 내부 클럭 신호(clk_r)를 출력한다. 즉, 복제 경로(30)는 갱신 신호(update)가 활성화되면 온 되어 내부 클럭 신호(clk_i)를 노멀 경로(200)에서의 지연 시간과 동일한 지연 시간 만큼 지연시켜 출력하고, 갱신 신호(update)가 비활성화되면 오프 되어 동작하지 않는다.
갱신 신호 발생부(40)는 주기적으로 활성화되는 갱신 신호(update)를 출력한다.
노멀 경로(200)는 지연 동기 루프(100)로부터 출력되는 내부 클럭 신호(clk_i)에 응답하여 반도체 장치의 내부에서 발생한 내부 데이터(data)를 출력 데이터(D_out)로 반도체 장치 외부로 출력한다. 반도체 메모리 장치의 경우 내부 데이터(date)는 메모리 셀로부터 출력된다.
즉, 반도체 장치의 내부에서 발생한 내부 데이터(data)는 지연 동기 루 프(100)로부터 출력되는 내부 클럭 신호(clk_i)에 응답하여 노멀 경로(200)를 통하여 출력 데이터(D_out)로 출력된다. 도시하지는 않았지만, 노멀 경로(200)는 출력 드라이버 등을 구비하여 구성될 수 있으며, 따라서, 내부 클럭 신호(clk_i)와 출력 데이터(D_out) 사이에는 지연 시간차(tSAC)가 존재한다.
갱신 신호 발생부(40)로부터 출력되는 갱신 신호(update)가 활성화되면, 복제 경로(30)가 온 되고, 복제 경로(30)는 내부 클럭 신호(clk_i)를 상기 지연 시간차(tSAC)만큼 지연시켜 복제 내부 클럭 신호(clk_r)를 출력한다. 또한, 제어 신호 발생부(20)는 외부 클럭 신호(clk_e)와 복제 내부 클럭 신호(clk_r)의 위상차에 응답하여 지연 제어 신호(con)를 가변시켜 출력하고, 지연 제어부(10)는 지연 제어 신호(con)에 응답하여 외부 클럭 신호(clk_e)를 지연시켜 내부 클럭 신호(clk_i)를 출력한다. 즉, 지연 제어부(10) 및 제어 신호 발생부(20)는 외부 클럭 신호(clk_e)와 복제 내부 클러 신호(clk_r)의 위상차가 없어지도록 외부 클럭 신호(clk_e)를 지연시켜 내부 클럭 신호(clk_i)를 출력한다.
갱신 신호 발생부(40)로부터 출력되는 갱신 신호(update)가 비활성화되면, 복제 경로(40)는 오프 되어 동작하지 않는다. 또한, 제어 신호 발생부(20)는 지연 제어 신호(con)를 가변시키지 않고 이전의 지연 제어 신호(con)를 그대로 출력한다.
도 2는 도 1에 나타낸 본 발명의 지연 동기 루프를 구비하는 반도체 장치의 가변 지연부(10) 및 제어 신호 발생부(20)의 일실시예의 구성을 나타낸 것으로서, 가변 지연부(10)는 복수개의 직렬 연결된 지연 소자들(10-1, 10-2, ..., 10-n)로 구성되어 있으며, 제어 신호 발생부(20)는 위상 검출부(22), 카운터(24), 및 변환부(26)로 구성되어 있다.
도 2에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
복수개의 지연 소자들(10-1, 10-2, ..., 10-n) 각각은 해당하는 지연 제어 신호(con)에 응답하여 인에이블되고, 입력되는 신호를 소정 시간 지연시켜 출력한다.
위상 검출부(22)는 갱신 신호 발생부(40)로부터 출력되는 갱신 신호(update)에 응답하여 동작하며, 외부 클럭 신호(clk_e) 및 복제 내부 클럭 신호(clk_r)를 입력하여 외부 클럭 신호(clk_e)와 복제 내부 클럭 신호(clk_r)의 위상차에 따라 업 신호(up) 또는 다운 신호(dn)를 출력한다. 예를 들면, 위상 검출부(22)는 갱신 신호(update)가 활성화되면 인에이블되어 복제 내부 클럭 신호(clk_r)의 위상이 외부 클럭 신호(clk_e)의 위상보다 앞서면 업 신호(up)를 활성화시켜 출력하고, 외부 클럭 신호(clk_e)의 위상이 복제 내부 클럭 신호(clk_r)의 위상보다 앞서면 다운 신호(dn)를 활성화시켜 출력하고, 갱신 신호(update)가 비활성화되면 출력되는 업 신호(up) 및 다운 신호(dn)를 모두 비활성화 시키도록 구성될 수 있다.
카운터(24)는 위상 검출부(22)로부터 출력되는 업 신호(up) 및 다운 신호(dn)에 응답하여 카운팅 신호(cnt)를 가변시켜 출력한다. 예를 들면, 카운터(24)는 업 신호(up)가 활성화되면 카운팅 신호(cnt)를 증가시켜 출력하고, 다운 신호(dn)가 활성화되면 카운팅 신호(cnt)를 감소시켜 출력하도록 구성될 수 있다.
변환부(26)는 카운터(24)로부터 출력되는 카운팅 신호(cnt)를 입력하고, 상 기 카운팅 신호(cnt)를 지연 제어 신호(con)로 변환하여 출력한다. 예를 들면, 변환부(26)는 카운팅 신호(cnt)를 온도계 코드 형식의 지연 제어 신호(con)로 변환하여 출력하도록 구성될 수 있다.
즉, 도 2에 나타낸 본 발명의 지연 동기 루프를 구비하는 반도체 장치의 지연 동기 루프(100)의 제어 신호 발생부(20)의 일실시예는 갱신 신호(update)가 활성화되면 외부 클럭 신호(clk_e)와 복제 내부 클럭 신호(clk_r)의 위상차에 따라 가변되는 온도계 코드 형식의 지연 제어 신호(con)를 출력하고, 갱신 신호(update)가 비활성화되면 출력되는 지연 제어 신호(con)를 가변시키지 않는다. 또한, 가변 지연부(10)의 일실시예는 상기 온도계 코드 형식의 지연 제어 신호(con)에 응답하여 복수개의 지연 소자들(10-1, 10-2, ..., 10-n) 중 동작하는 지연 소자의 수가 가변됨에 의해서 지연 시간이 가변된다. 따라서, 가변 제어부(10)로 입력되는 외부 클럭 신호(clk_e)는 가변된 지연 시간만큼 지연되어 내부 클럭 신호(clk_i)로 출력된다.
도 2에서는 가변 지연부(10)가 복수개의 지연 소자들(10-1, 10-2, ..., 10-n)로 구성되고, 제어 신호 발생부(20)가 위상 검출부(22), 카운터(24), 및 변환부(26)로 구성되는 경우를 예시하였으나, 가변 지연부(10) 및 제어 신호 발생부(20)는 다양한 방법으로 구현될 수 있다.
도 3은 도 1에 나타낸 본 발명의 지연 동기 루프를 구비하는 반도체 장치의 갱신 신호 발생부(40)의 일실시예의 구성을 나타내는 것으로서, 갱신 신호 발생부(40)는 발진기(42), 분주기(44), 및 출력부(46)를 구비하여 구성되어 있다.
도 3에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
발진부(42)는 소정의 주기를 가지는 발진기 클럭 신호(clk_o)를 출력한다. 반도체 메모리 장치의 경우, 상기 발진기 클럭 신호(clk_o)의 주기는 반도체 메모리 장치의 리프레쉬 주기와 동일한 값을 가질 수 있다.
분주부(44)는 상기 발진기 클럭 신호(clk_o)를 분주하여 필요한 주기, 즉, 지연 동기 루프(100)가 지연 시간을 갱신하는 주기를 가지는 분주 클럭 신호(clk_d)를 출력한다.
출력부(46)는 상기 분주 클럭 신호(clk_d)에 응답하여 소정의 시간 동안 활성화되는 갱신 신호(update)를 출력한다. 예를 들면, 출력부(46)는 상기 분주 클럭 신호(clk_d)의 상승 에지가 감지되면 소정의 시간 동안 활성화되는 갱신 신호(update)를 출력하도록 구성될 수 있다. 또한, 도시하지는 않았지만, 출력부(46)는 상기 발진기 클럭 신호(clk_o), 외부 클럭 신호(clk_e), 내부 클럭 신호(clk_i) 또는 반도체 장치의 기준 클럭 발생부에서 발생되는 기준 클럭 신호를 추가적으로 입력하고, 상기 발진기 클럭 신호(clk_o), 외부 클럭 신호(clk_e), 내부 클럭 신호(clk_i) 또는 기준 클럭 신호의 펄스의 수를 카운팅하는 카운터를 구비하여 갱신 신호(update)가 활성화되는 시간을 결정하도록 구성될 수도 있다.
도 3에서는 갱신 신호 발생부(40)가 발진부(42)를 구비하고, 분주부(44)가 발진부(42)로부터 출력되는 발진기 클럭 신호(clk_o)를 분주하는 경우를 예시하였으나, 갱신 신호 발생부(40)의 분주부(44)가 반도체 장치의 내부에 있는 발진기 등으로부터 출력되는 신호를 입력하여 분주하도록 구성될 수도 있다.
도 4는 도 3에 나타낸 본 발명의 지연 동기 루프를 구비하는 반도체 장치의 갱신 신호 발생부(40)의 동작을 설명하기 위한 동작 타이밍도를 나타낸 것으로서, clk_o는 발진부(42)로부터 출력되는 발진기 클럭 신호를, clk_d는 분주부(44)로부터 출력되는 분주 클럭 신호를, update는 출력부(46)로부터 출력되는 갱신 신호를 각각 나타낸다.
도 4를 참고하여 도 3에 나타낸 갱신 신호 발생부(40)의 동작을 설명하면 다음과 같다.
발진부(42)는 소정의 주기를 가지는 발진기 클럭 신호(clk_o)를 출력한다.
분주부(44)는 상기 발진기 클럭 신호(clk_o)를 분주하여 분주 클럭 신호(clk_d)를 출력한다.
출력부(46)는 상기 분주 클럭 신호(clk_d)에 응답하여 분주 클럭 신호(clk_d)의 상승 에지가 감지된 시점부터 소정의 시간동안 활성화되는 갱신 신호(update)를 발생하여 출력한다.
즉, 본 발명의 지연 동기 루프를 구비하는 반도체 장치의 지연 동기 루프는 일정한 주기에 따라 지연 시간을 갱신하고, 지연 시간을 갱신하지 않는 동안에는 지연 동기 루프의 제어 신호 발생부 및 복제 경로를 오프 시킨다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 지연 동기 루프를 구비하는 반도체 장치의 일실시예의 구성을 나타내는 것이다.
도 2는 도 1에 나타낸 본 발명의 반도체 장치의 가변 지연부 및 제어 신호 발생부의 일실시예의 구성을 나타내는 것이다.
도 3은 도 1에 나타낸 본 발명의 반도체 장치의 갱신 신호 발생부의 일실시예의 구성을 나타내는 것이다.
도 4는 도 2에 나타낸 본 발명의 갱신 신호 발생부의 동작을 설명하기 위한 동작 타이밍도이다.

Claims (8)

  1. 외부 클럭 신호를 소정 시간 지연시켜 내부 클럭 신호를 출력하는 지연 동기 루프; 및
    상기 내부 클럭 신호에 응답하여 내부에서 발생한 데이터를 외부로 출력하는노멀 경로를 구비하고,
    상기 지연 동기 루프는
    주기적으로 활성화되는 갱신 신호를 출력하는 갱신 신호 발생부;
    상기 갱신 신호가 활성화되면 활성화되어 상기 내부 클럭 신호를 상기 노멀 경로에서 지연되는 시간만큼 지연시켜 복제 내부 클럭 신호를 출력하고, 상기 갱신 신호가 비활성화되면 비활성화되는 복제 경로;
    상기 갱신 신호에 응답하여 상기 외부 클럭 신호와 상기 복제 내부 클럭 신호의 위상차에 따라 지연 제어 신호를 가변시켜 출력하는 제어 신호 발생부; 및
    상기 외부 클럭 신호를 상기 지연 제어 신호에 대응하는 시간만큼 지연시켜 상기 내부 클럭 신호를 출력하는 가변 지연부를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제어 신호 발생부는
    상기 갱신 신호가 비활성화되면 상기 지연 제어 신호를 가변시키지 않고 이전의 상기 지연 제어 신호를 출력하는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 갱신 신호 발생부는
    소정의 주기를 가지는 발진기 클럭 신호를 출력하는 발진부;
    상기 발진기 클럭 신호를 분주하여 분주 클럭 신호를 출력하는 분주부; 및
    상기 분주 클럭 신호에 응답하여 상기 갱신 신호를 발생시켜 출력하는 출력부를 구비하는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 반도체 장치는
    소정의 주기를 가지는 기준 클럭 신호를 발생하는 기준 클럭 발생부를 추가적으로 구비하는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 출력부는
    상기 분주 클럭 신호에 응답하여 인에이블되고, 상기 기준 클럭 신호를 카운팅하여 상기 갱신 신호를 소정 시간동안 활성화 시키는 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 반도체 장치는
    소정의 주기를 가지는 기준 클럭 신호를 출력하는 기준 클럭 발생부를 추가적으로 구비하는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 갱신 신호 발생부는
    상기 기준 클럭 신호를 분주하여 분주 클럭 신호를 출력하는 분주부; 및
    상기 분주 클럭 신호에 응답하여 상기 갱신 신호를 발생시켜 출력하는 출력부를 구비하는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 출력부는
    상기 분주 클럭 신호에 응답하여 인에이블되고, 상기 기준 클럭 신호를 카운팅하여 상기 갱신 신호를 소정 시간동안 활성화 시키는 것을 특징으로 하는 반도체 장치.
KR1020080103834A 2008-10-22 2008-10-22 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치 KR20100044625A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080103834A KR20100044625A (ko) 2008-10-22 2008-10-22 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치
US12/588,571 US7961018B2 (en) 2008-10-22 2009-10-20 Semiconductor device including delay locked loop having periodically activated replica path

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080103834A KR20100044625A (ko) 2008-10-22 2008-10-22 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20100044625A true KR20100044625A (ko) 2010-04-30

Family

ID=42108170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080103834A KR20100044625A (ko) 2008-10-22 2008-10-22 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치

Country Status (2)

Country Link
US (1) US7961018B2 (ko)
KR (1) KR20100044625A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101297413B1 (ko) * 2012-02-24 2013-08-19 고려대학교 산학협력단 적응형 클럭 생성 장치 및 방법
CN109949853A (zh) * 2017-12-21 2019-06-28 爱思开海力士有限公司 涉及在低速操作环境中执行高速测试的半导体设备和系统
KR102308513B1 (ko) * 2020-05-25 2021-10-05 윈본드 일렉트로닉스 코포레이션 지연 락 루프 디바이스 및 그 갱신 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101204142B1 (ko) * 2008-04-11 2012-11-22 가부시키가이샤 어드밴티스트 루프형 클럭 조정 회로 및 시험 장치
KR20100044625A (ko) * 2008-10-22 2010-04-30 삼성전자주식회사 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치
KR20100056156A (ko) * 2008-11-19 2010-05-27 삼성전자주식회사 위상 동기 루프 회로, 위상 동기 루프 회로의 동작 방법, 및 위상 동기 루프 회로를 포함하는 반도체 메모리 장치
JP5600049B2 (ja) * 2010-11-11 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR102570959B1 (ko) 2018-09-18 2023-08-28 에스케이하이닉스 주식회사 집적 회로
CN113808634B (zh) * 2020-06-11 2024-02-27 华邦电子股份有限公司 延迟锁相回路装置及其更新方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646205B1 (ko) 1999-06-28 2006-11-14 주식회사 하이닉스반도체 지연고정루프클럭 생성 장치의 저전력 구동을 위한 제어 방법
KR100510490B1 (ko) 2002-08-29 2005-08-26 삼성전자주식회사 부분적으로 제어되는 지연 동기 루프를 구비하는 반도체메모리 장치
JP5065596B2 (ja) * 2003-10-29 2012-11-07 カール・ツァイス・エスエムティー・ゲーエムベーハー ダイアフラム交換装置
KR100546135B1 (ko) * 2004-05-17 2006-01-24 주식회사 하이닉스반도체 지연 고정 루프를 포함하는 메모리 장치
KR100645461B1 (ko) * 2004-06-30 2006-11-15 주식회사 하이닉스반도체 듀티 싸이클 교정이 가능한 디지털 지연 고정 루프 및그의 제어 방법
US7812928B2 (en) * 2005-07-06 2010-10-12 Nikon Corporation Exposure apparatus
EP1924888B1 (en) * 2005-09-13 2013-07-24 Carl Zeiss SMT GmbH Microlithography projection optical system, method for manufacturing a device and method to design an optical surface
KR100753137B1 (ko) 2005-09-29 2007-08-30 주식회사 하이닉스반도체 지연고정루프 및 지연고정루프 클럭 생성방법
US7605622B2 (en) 2005-09-29 2009-10-20 Hynix Semiconductor Inc. Delay locked loop circuit
KR100954117B1 (ko) * 2006-02-22 2010-04-23 주식회사 하이닉스반도체 지연 고정 루프 장치
DE102006014380A1 (de) * 2006-03-27 2007-10-11 Carl Zeiss Smt Ag Projektionsobjektiv und Projektionsbelichtungsanlage mit negativer Schnittweite der Eintrittspupille
KR100808596B1 (ko) 2006-09-29 2008-03-03 주식회사 하이닉스반도체 지연 고정 루프 제어 회로를 포함하는 반도체 메모리 장치및 지연 고정 루프 제어 방법
KR100917630B1 (ko) * 2008-04-30 2009-09-17 주식회사 하이닉스반도체 지연 고정 루프 회로
KR20100044625A (ko) * 2008-10-22 2010-04-30 삼성전자주식회사 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치
KR101022669B1 (ko) * 2008-12-02 2011-03-22 주식회사 하이닉스반도체 지연고정루프회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101297413B1 (ko) * 2012-02-24 2013-08-19 고려대학교 산학협력단 적응형 클럭 생성 장치 및 방법
CN109949853A (zh) * 2017-12-21 2019-06-28 爱思开海力士有限公司 涉及在低速操作环境中执行高速测试的半导体设备和系统
CN109949853B (zh) * 2017-12-21 2023-06-02 爱思开海力士有限公司 涉及在低速操作环境中执行高速测试的半导体设备和系统
KR102308513B1 (ko) * 2020-05-25 2021-10-05 윈본드 일렉트로닉스 코포레이션 지연 락 루프 디바이스 및 그 갱신 방법

Also Published As

Publication number Publication date
US20100097111A1 (en) 2010-04-22
US7961018B2 (en) 2011-06-14

Similar Documents

Publication Publication Date Title
KR20100044625A (ko) 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치
JP4718576B2 (ja) Ｄｄｒメモリデバイスのデータ出力のデューティサイクル制御及び正確な調整のための複数の電圧制御された遅延ラインの利用
KR100437611B1 (ko) 혼합형 지연 록 루프 회로
US8242822B2 (en) Delay locked loop
KR20090074412A (ko) 분주회로 및 이를 이용한 위상 동기 루프
JPH10270998A (ja) デジタルｐｌｌ回路
KR100695525B1 (ko) 반도체 기억 소자의 지연 고정 루프
KR101004665B1 (ko) 반도체 메모리 장치 및 출력 인에이블 신호 생성 방법
US9417655B2 (en) Frequency division clock alignment
KR100280447B1 (ko) 디지털지연동기루프회로
KR20150007522A (ko) 클럭 지연 검출회로 및 이를 이용하는 반도체 장치
KR20090056593A (ko) 듀티 검출기 및 그를 구비하는 듀티 싸이클 정정기
KR100525096B1 (ko) Ｄｌｌ 회로
US20090256604A1 (en) Register controlled delay locked loop circuit
EP2983295B1 (en) Delay-locked loop arrangement and method for operating a delay-locked loop circuit
KR20110134197A (ko) 전압제어지연라인, 상기 전압제어지연라인을 구비하는 지연고정루프회로 및 다중위상클럭생성기
KR101851215B1 (ko) 분수배 주파수 합성을 위한 완전 디지털 위상-정렬 주파수 증배기
KR101297413B1 (ko) 적응형 클럭 생성 장치 및 방법
JP2011015384A (ja) 遅延固定ループ回路
KR20100081035A (ko) 전력 소모를 줄일 수 있는 클럭 신호 발생 회로
US9411361B2 (en) Frequency division clock alignment using pattern selection
KR102135426B1 (ko) 반도체 장치의 동작 모드 설정 회로 및 이를 이용한 데이터 처리 시스템
KR100604783B1 (ko) 지연동기루프 모드를 갖는 위상동기루프 회로
JP3797345B2 (ja) 遅延調整回路
JP2004258888A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right