KR100753137B1 - 지연고정루프 및 지연고정루프 클럭 생성방법 - Google Patents
지연고정루프 및 지연고정루프 클럭 생성방법 Download PDFInfo
- Publication number
- KR100753137B1 KR100753137B1 KR1020050125354A KR20050125354A KR100753137B1 KR 100753137 B1 KR100753137 B1 KR 100753137B1 KR 1020050125354 A KR1020050125354 A KR 1020050125354A KR 20050125354 A KR20050125354 A KR 20050125354A KR 100753137 B1 KR100753137 B1 KR 100753137B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- phase
- dll
- down mode
- delay
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000000872 buffer Substances 0.000 claims abstract description 20
- 230000001360 synchronised effect Effects 0.000 claims abstract description 12
- 230000004044 response Effects 0.000 claims abstract description 8
- 230000010076 replication Effects 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 5
- 238000007664 blowing Methods 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000007613 environmental effect Effects 0.000 abstract description 3
- 238000013461 design Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 30
- 238000012360 testing method Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Claims (19)
- 삭제
- 노말모드와 파워다운모드를 갖는 동기식 메모리 장치의 지연고정루프에 있어서,외부클럭을 입력받아 버퍼링하여 내부클럭를 생성하는 클럭버퍼;노말모드인지 파워다운모드인지의 여부에 대한 정보를 갖는 제어신호를 생성하는 파워다운모드 제어부;상기 제어신호에 응답하여 노말모드 또는 파워다운모드 구간에서 상기 내부클럭의 일부 구간을 선택하여 선택된 구간의 내부클럭에 근거한 소스클럭을 제공하는 소스클럭생성부; 및상기 소스클럭에 근거하여 DLL 위상 갱신을 수행하는 위상갱신부를 구비하며,상기 소스클럭생성부는 파워다운모드 구간 동안에 적어도 한 번의 위상 갱신이 이루어지도록 하는 상기 소스클럭을 생성하는 것을 특징으로 하는 지연고정루프.
- 제2항에 있어서,상기 소스클럭생성수단은,상기 내부클럭을 분주하여 노말모드에서의 위상 갱신 구간 설정을 위한 제1클럭을 생성하는 제1분주수단;파워다운모드에서의 위상 갱신 구간 설정을 위하여 상기 제1클럭을 분주하여 제2클럭을 생성하는 제2분주수단;상기 제어신호에 응답하여, 노말모드에서 상기 제1클럭을 선택하고 파워다운모드에서 상기 제2클럭을 선택하여 출력하는 선택수단; 및상기 선택수단의 출력신호와 상기 내부클럭을 논리 조합하여 상기 소스클럭을 출력하는 논리수단을 포함하는 것을 특징으로 하는 지연고정루프.
- 제3항에 있어서,상기 제1분주수단은 2분주 클럭분주기인 것을 특징으로 하는 지연고정루프.
- 제3항에 있어서,상기 제2분주수단은,2n 분주(여기서 n은 자연수) 클럭분주기인 것을 특징으로 하는 지연고정루 프.
- 제3항에 있어서,상기 제2분주수단은,서로 다른 분주값의 복수의 분주된 클럭을 생성하기 위하여 직렬 연결된 복수의 2분주 단위클럭분주기; 및퓨즈 블로잉에 의해 상기 각각의 단위클럭분주기의 출력중 어느하나를 선택하여 제공하는 퓨즈부를 포함하는 것을 특징으로 하는 지연고정루프.
- 제3항에 있어서,상기 제2분주수단은,서로 다른 분주값의 복수의 분주된 클럭을 생성하기 위하여 직렬 연결된 복수의 2분주 단위클럭분주기; 및메탈 옵션 처리에 의해 상기 각각의 단위클럭분주기의 출력중 어느하나를 선택하여 제공하는 옵션처리부를 포함하는 것을 특징으로 하는 지연고정루프.
- 제2항에 있어서,상기 논리수단은 상기 내부클럭과 상기 선택수단의 출력을 입력받는 낸드게이트; 및상기 낸드게이트의 출력을 입력받아 상기 소스클럭을 출력하는 인버터를 포함하는 것을 특징으로 하는 지연고정루프.
- 제2항에 있어서,상기 소스클럭생성수단은,상기 내부클럭을 분주하여 노말모드에서의 위상 갱신 구간 설정을 위한 제1클럭을 생성하는 분주수단;상기 제1클럭을 변환하여 파워다운모드에서 DLL 위상 갱신을 위한 구간을 설정하기 위한 제2클럭을 생성하는 클럭변환수단;상기 제어신호에 응답하여 노말모드에서 상기 제1클럭을 선택하고 파워다운모드에서 상기 제2클럭을 선택하여 출력하는 선택수단; 및상기 선택수단의 출력과 상기 내부클럭을 논리 조합하여 상기 소스클럭을 생성하는 논리조합수단을 포함하는 지연고정루프.
- 제9항에 있어서,상기 분주수단은 2분주 클럭분주기인 것을 특징으로 하는 지연고정루프.
- 제9항에 있어서,상기 클럭변환수단은,주기적으로 상기 제1클럭의 일부 펄스만을 채택하여 출력하는 클럭변환기를 포함하는 것을 특징으로 하는 지연고정루프.
- 제9항에 있어서,상기 클럭변환수단은,직렬 연결된 복수의 상기 클럭변환기; 및퓨즈 블로잉에 의해 상기 각각의 클럭변환기의 출력중 어느 하나를 선택하여 제공하는 퓨즈부를 포함하는 것을 특징으로 하는 지연고정루프.
- 제9항에 있어서,상기 클럭변환수단은,직렬 연결된 복수의 상기 클럭변환기; 및메탈 옵션 처리에 의해 상기 각각의 클럭변환기의 출력중 어느 하나를 선택 하여 제공하는 옵션처리부를 포함하는 것을 특징으로 하는 지연고정루프.
- 제3항 또는 제9항에 있어서,상기 소스클럭생성부는 상기 내부클럭과 공급전압신호를 앤딩하여 기준클럭을 생성하는 수단을 더 포함하는 지연고정루프.
- 제2항에 있어서,상기 위상갱신부는,상기 소스클럭을 입력받아 위상을 지연시켜 출력하는 위상지연부;상기 위상지연부와 실질적으로 동일한 구성을 가지는 더미위상지연부;상기 더미위상지연부의 출력신호를 메모리내 클럭신호의 지연요소들로 모델링하여 피드백신호로서 출력하는 지연복제모델부;상기 기준클럭과 상기 피드백신호를 입력받아 두 신호의 위상의 차이를 검출하는 위상비교부; 및상기 위상비교부로부터 출력신호를 입력받아 상기 위상지연부와 상기 더미위상지연부의 위상 지연을 제어하는 지연제어부를 포함하는 것을 특징으로 하는 지연고정루프회로.
- 제2항에 있어서,상기 파워다운모드 제어부는,입력되는 클럭인에이블신호를 반전시키는 제1인버터;상기 파워다운모드시 상기 클럭인에이블신호와 반대의 위상을 갖는 아이들 (idle)신호와 상기 제1인버터의 출력신호를 입력받는 낸드게이트; 및상기 낸드게이트의 출력을 반전시켜 상기 제어신호를 출력하는 제2인버터를 구비하는 것을 특징으로 하는 지연고정루프회로.
- 노말모드와 파워다운모드를 갖는 동기식 메모리장치의 DLL 클럭 생성 방법에 있어서,외부클럭을 입력받아 버퍼링하여 내부클럭을 생성하는 단계;상기 내부클럭을 분주하여, 노말모드에서 DLL 위상 갱신을 위한 구간을 설정하기 위한 제1구간설정클럭을 생성하는 단계;상기 제1구간설정클럭을 변환하여, 파워다운모드에서 DLL 위상 갱신을 위한 구간을 설정하기 위한 제2구간설정클럭을 생성하는 단계;상기 제1구간설정클럭과 상기 내부클럭에 근거하여, 노말모드에서 DLL 위상 갱신을 수행하는 단계; 및상기 제2구간설정클럭과 상기 내부클럭에 근거하여, 파워다운모드에서 DLL 위상 갱신을 수행하는 단계를 포함하는 DLL 클럭 생성 방법.
- 제17항에 있어서,상기 노말모드에서 DLL 위상 갱신을 수행하는 단계는,상기 내부클럭과 전원전압의 신호를 앤딩하여 기준클럭을 생성하는 단계;상기 제1구간설정클럭과 상기 내부클럭을 앤딩하여 노말모드의 DLL 위상 갱신을 위한 소스클럭을 생성하는 단계;상기 소스클럭이 지연복제모델을 통해 피드백되는 피드백신호를 생성하는 단계; 및상기 피드백신호와 상기 기준클럭을 위상비교하여 상기 소스클럭의 지연값을 조절하는 단계를 포함하는 것을 특징으로 하는 DLL 클럭 생성 방법.
- 제17항에 있어서,상기 파워다운모드에서 DLL 위상 갱신을 수행하는 단계는,상기 내부클럭과 전원전압의 신호를 앤딩하여 기준클럭을 생성하는 단계;상기 제2구간설정클럭과 상기 내부클럭을 앤딩하여 파워다운모드의 DLL 위상 갱신을 위한 소스클럭을 생성하는 단계;상기 소스클럭이 지연복제모델을 통해 피드백되는 피드백신호를 생성하는 단계; 및상기 피드백신호와 상기 기준클럭을 위상비교하여 상기 소스클럭의 지연값을 조절하는 단계를 포함하는 것을 특징으로 하는 DLL 클럭 생성 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095124001A TWI324779B (en) | 2005-09-29 | 2006-06-30 | Delay locked loop circuit and method for generating a dll clock |
US11/478,094 US7605622B2 (en) | 2005-09-29 | 2006-06-30 | Delay locked loop circuit |
JP2006182738A JP5153094B2 (ja) | 2005-09-29 | 2006-06-30 | Dll装置及びdllクロック生成方法 |
CN2006101087328A CN1941170B (zh) | 2005-09-29 | 2006-08-10 | 延迟锁定环路电路和用于生成延迟锁定环路时钟的方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050091658 | 2005-09-29 | ||
KR1020050091658 | 2005-09-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070036561A KR20070036561A (ko) | 2007-04-03 |
KR100753137B1 true KR100753137B1 (ko) | 2007-08-30 |
Family
ID=37959236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050125354A KR100753137B1 (ko) | 2005-09-29 | 2005-12-19 | 지연고정루프 및 지연고정루프 클럭 생성방법 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100753137B1 (ko) |
CN (1) | CN1941170B (ko) |
TW (1) | TWI324779B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8704561B2 (en) | 2011-08-10 | 2014-04-22 | Hynix Semiconductor Inc. | Delay locked loop |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100856062B1 (ko) * | 2007-03-29 | 2008-09-02 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
KR100902058B1 (ko) * | 2008-01-07 | 2009-06-09 | 주식회사 하이닉스반도체 | 반도체 집적 회로 및 그의 제어 방법 |
KR100945793B1 (ko) * | 2008-04-11 | 2010-03-08 | 주식회사 하이닉스반도체 | Dll 회로 및 이를 포함하는 반도체 집적 회로 |
KR100935602B1 (ko) * | 2008-06-24 | 2010-01-07 | 주식회사 하이닉스반도체 | 클럭 드라이버 및 이를 포함하는 반도체 메모리 장치 |
KR100940849B1 (ko) * | 2008-08-08 | 2010-02-09 | 주식회사 하이닉스반도체 | 반도체 집적 회로 및 그 제어 방법 |
KR20100044625A (ko) | 2008-10-22 | 2010-04-30 | 삼성전자주식회사 | 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치 |
CN101714874B (zh) * | 2009-11-11 | 2012-03-28 | 钰创科技股份有限公司 | 具省电功能的延迟锁相回路 |
KR101076889B1 (ko) | 2010-04-06 | 2011-10-25 | 주식회사 하이닉스반도체 | 데이터출력제어회로 |
KR101131893B1 (ko) * | 2010-07-06 | 2012-04-03 | 주식회사 하이닉스반도체 | 지연고정루프 |
KR101965397B1 (ko) * | 2012-05-25 | 2019-04-03 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR101418045B1 (ko) | 2013-01-18 | 2014-07-14 | 연세대학교 산학협력단 | 온도 감지 회로 및 온도 감지 방법 |
US10002651B2 (en) * | 2016-10-06 | 2018-06-19 | SK Hynix Inc. | Semiconductor devices |
KR20190053717A (ko) * | 2017-11-10 | 2019-05-20 | 삼성전자주식회사 | 레이턴시 제어를 위한 메모리 장치 및 메모리 장치의 동작 방법 |
US11004499B1 (en) * | 2020-05-08 | 2021-05-11 | Winbond Electronics Corp. | Latency control circuit and method |
TWI732558B (zh) * | 2020-05-18 | 2021-07-01 | 華邦電子股份有限公司 | 延遲鎖相迴路裝置及其操作方法 |
CN117409828A (zh) * | 2022-07-08 | 2024-01-16 | 长鑫存储技术有限公司 | 一种存储器、控制装置、时钟处理方法和电子设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040091974A (ko) * | 2003-04-23 | 2004-11-03 | 주식회사 하이닉스반도체 | Ddl 장치의 클락 분주기 및 그 클락 분주 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3973308B2 (ja) * | 1998-11-27 | 2007-09-12 | 富士通株式会社 | セルフタイミング制御回路を内蔵する集積回路装置 |
KR100340863B1 (ko) * | 1999-06-29 | 2002-06-15 | 박종섭 | 딜레이 록 루프 회로 |
US6456130B1 (en) * | 2001-01-11 | 2002-09-24 | Infineon Technologies Ag | Delay lock loop and update method with limited drift and improved power savings |
-
2005
- 2005-12-19 KR KR1020050125354A patent/KR100753137B1/ko active IP Right Grant
-
2006
- 2006-06-30 TW TW095124001A patent/TWI324779B/zh active
- 2006-08-10 CN CN2006101087328A patent/CN1941170B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040091974A (ko) * | 2003-04-23 | 2004-11-03 | 주식회사 하이닉스반도체 | Ddl 장치의 클락 분주기 및 그 클락 분주 방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8704561B2 (en) | 2011-08-10 | 2014-04-22 | Hynix Semiconductor Inc. | Delay locked loop |
Also Published As
Publication number | Publication date |
---|---|
TWI324779B (en) | 2010-05-11 |
CN1941170B (zh) | 2011-06-29 |
KR20070036561A (ko) | 2007-04-03 |
TW200713322A (en) | 2007-04-01 |
CN1941170A (zh) | 2007-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100753137B1 (ko) | 지연고정루프 및 지연고정루프 클럭 생성방법 | |
US7501866B2 (en) | Delay locked loop circuit | |
US7605622B2 (en) | Delay locked loop circuit | |
US7348819B2 (en) | Delay locked loop circuit | |
KR100753101B1 (ko) | 락킹 페일 방지 위한 지연고정루프 클럭 생성 방법 및 장치 | |
KR100639616B1 (ko) | 반도체 기억 소자에서의 지연 고정 루프 및 그의 록킹 방법 | |
US6300807B1 (en) | Timing-control circuit device and clock distribution system | |
US8018257B2 (en) | Clock divider and clock dividing method for a DLL circuit | |
US7733141B2 (en) | Semiconductor device and operating method thereof | |
US7710171B2 (en) | Delayed locked loop circuit | |
KR20080039076A (ko) | 반도체 메모리 소자와 그의 구동 방법 | |
KR100695525B1 (ko) | 반도체 기억 소자의 지연 고정 루프 | |
US20100164566A1 (en) | Delay locked loop circuit and operational method thereof | |
US7948289B2 (en) | Delay locked loop circuit and semiconductor memory device using the same | |
KR100883140B1 (ko) | 데이터 출력 제어회로, 반도체 메모리 장치 및 그의 동작방법 | |
KR20100073426A (ko) | Dll 회로 | |
US7940096B2 (en) | Register controlled delay locked loop circuit | |
KR20140010667A (ko) | 반도체 장치 및 그의 구동방법 | |
KR100525096B1 (ko) | Dll 회로 | |
US7701266B2 (en) | Clock synchronization circuit and clock synchronization method | |
KR100484250B1 (ko) | 초기 딜레이를 제어하는 디지털 dll 회로 | |
KR100896461B1 (ko) | 반도체 소자 및 그 동작방법 | |
KR20070054455A (ko) | 지연동기루프 | |
KR20040037797A (ko) | 가속화 모드를 구비한 레지스터 제어 지연고정루프 | |
KR100807116B1 (ko) | 지연 고정 루프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140723 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150721 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180725 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190724 Year of fee payment: 13 |