KR101418045B1 - 온도 감지 회로 및 온도 감지 방법 - Google Patents

온도 감지 회로 및 온도 감지 방법 Download PDF

Info

Publication number
KR101418045B1
KR101418045B1 KR1020130006034A KR20130006034A KR101418045B1 KR 101418045 B1 KR101418045 B1 KR 101418045B1 KR 1020130006034 A KR1020130006034 A KR 1020130006034A KR 20130006034 A KR20130006034 A KR 20130006034A KR 101418045 B1 KR101418045 B1 KR 101418045B1
Authority
KR
South Korea
Prior art keywords
clock signal
delay
input
cycles
signal
Prior art date
Application number
KR1020130006034A
Other languages
English (en)
Inventor
정성욱
류경호
안영재
정동훈
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020130006034A priority Critical patent/KR101418045B1/ko
Priority to US14/158,119 priority patent/US9574948B2/en
Priority to CN201410025513.8A priority patent/CN103944541B/zh
Application granted granted Critical
Publication of KR101418045B1 publication Critical patent/KR101418045B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/32—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using change of resonant frequency of a crystal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/34—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using capacitative elements
    • G01K7/346—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using capacitative elements for measuring temperature based on the time delay of a signal through a series of logical ports

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 온도 감지 회로 및 온도 감지 방법에 관한 것으로, 입력 클록 신호를 지연시켜 피드백 클록 신호를 생성하며, 온도에 따라 지연 시간이 가변되는 논리 게이트들을 포함하는 지연부, 피드백 클록 신호와 기준 클록 신호를 비교하고, 비교 결과에 따라 지연부의 각 논리 게이트를 제어하는 지연 제어부, 그리고 입력 클록 신호의 순환 사이클 수에 기초하여, 피드백 클록 신호와 기준 클록 신호 중의 어느 하나를 입력 클록 신호로 선택하여 지연부로 입력하는 입력 신호 제어부를 포함하는 온도 감지 회로를 제공한다.

Description

온도 감지 회로 및 온도 감지 방법{TEMPERATURE SENSOR AND TEMPERATURE SENSING METHOD}
본 발명은 온도 감지 회로에 관한 것으로, 보다 상세하게는 디지털 온도 감지 회로와 온도 감지 방법에 관한 것이다.
기존의 온도 감지 회로는 주로 아날로그 회로(analog circuit)를 기반으로 설계되어 왔다. 아날로그 온도 감지 회로는 사이즈와 소모 전력이 크다는 단점이 있다. 이에 따라, 최근에는 디지털 타입의 온도 감지 회로가 연구되고 있다. 그 예로, 대한민국 등록특허공보 1173978호(2012.8.16.공고)에는 "온도 감지 회로 및 그것의 동작 방법"이 개시되어 있다. 이러한 디지털 온도 감지 회로는 출력 클록 신호가 링 오실레이터(ring oscillator)에서 순환하는 동작이 지속됨에 따라 양자 에러(quantization error)나 지터(jitter)와 같은 노이즈가 누적되어, 온도 측정 오차가 발생할 수 있다.
본 발명은 온도 측정 오차가 적은 온도 감지 회로 및 온도 감지 방법을 제공하는 것을 목적으로 한다.
본 발명이 해결하고자 하는 다른 과제는 양자 에러(quantization error)나 지터(jitter)와 같은 노이즈가 누적되는 것을 방지할 수 있는 온도 감지 회로 및 온도 감지 방법을 제공하는 것을 목적으로 한다.
본 발명이 해결하고자 하는 또 다른 과제는 전력 소모가 적은 온도 감지 회로를 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급된 과제로 제한되지 않는다. 언급되지 않은 다른 기술적 과제들은 이하의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면에 따른 온도 감지 회로는 입력 클록 신호를 지연시켜 피드백 클록 신호를 생성하며, 온도에 따라 지연 시간이 가변되는 논리 게이트들을 포함하는 지연부; 상기 피드백 클록 신호와 기준 클록 신호를 비교하고, 비교 결과에 따라 상기 지연부의 각 논리 게이트를 제어하는 지연 제어부; 그리고 상기 입력 클록 신호의 순환 사이클 수에 기초하여, 상기 피드백 클록 신호와 상기 기준 클록 신호 중의 어느 하나를 상기 입력 클록 신호로 선택하여 상기 지연부로 입력하는 입력 신호 제어부를 포함한다.
일 실시 예로, 상기 입력 신호 제어부는 상기 입력 클록 신호가 소정의 사이클 수만큼 순환하는 동안에만 상기 피드백 클록 신호를 상기 지연부로 입력하며, 상기 입력 클록 신호가 상기 소정의 사이클 수만큼 순환하면 상기 기준 클록 신호를 상기 지연부로 입력할 수 있다.
일 실시 예로, 상기 입력 신호 제어부는 상기 기준 클록 신호의 상승 에지가 입력되면, 상기 피드백 클록 신호를 상기 지연부로 입력할 수 있다.
일 실시 예로, 상기 지연 제어부는 상기 입력 클록 신호가 상기 소정의 사이클 수만큼 순환할 때마다 상기 지연부의 각 논리 게이트를 제어할 수 있다.
일 실시 예로, 상기 지연 제어부는 상기 입력 클록 신호의 N(N은 2 이상의 정수임) 사이클이 상기 기준 클록 신호의 한 사이클에 동기되도록 상기 지연부를 제어할 수 있다.
일 실시 예로, 상기 입력 신호 제어부는, 상기 입력 클록 신호의 상기 순환 사이클 수에 따라 선택 제어 신호를 생성하는 선택신호 생성부; 그리고 상기 선택 제어 신호에 따라 상기 피드백 클록 신호와, 상기 기준 클록 신호 중의 어느 하나를 상기 입력 클록 신호로 선택하여 상기 지연부로 입력하는 멀티플렉서를 포함할 수 있다.
일 실시 예로, 상기 선택신호 생성부는, 상기 피드백 클록 신호의 펄스를 카운트하는 카운터; 그리고 상기 카운터의 카운트 결과를 기준 값과 비교하고, 비교 결과에 따라 상기 선택 제어 신호를 생성하는 비교기를 포함할 수 있다.
일 실시 예로, 상기 비교기는 상기 입력 클록 신호가 소정의 사이클 수만큼 순환하면, 상기 카운터를 초기 값으로 리셋하며, 상기 카운터는 상기 기준 클록 신호의 상승 에지에 대응하여 상기 피드백 클록 신호가 상기 지연부로 입력되는 시점부터 상기 피드백 클록 신호의 상기 펄스를 카운트할 수 있다.
일 실시 예로, 상기 온도 감지 회로는 외부 클록 신호를 클록 게이팅(clock gating)하여 상기 기준 클록 신호를 생성하는 클록 게이트를 더 포함할 수 있다.
일 실시 예로, 상기 클록 게이트는 상기 기준 클록 신호의 한 사이클에 상기 입력 클록 신호의 N 사이클이 동기되면, 상기 외부 클록 신호의 소정의 클록 사이클 구간 동안 상기 기준 클록 신호로서 로우(low) 레벨 신호를 출력할 수 있다.
일 실시 예로, 상기 온도 감지 회로는 상기 지연 제어부에 의해 생성되는 상기 각 논리 게이트에 대한 지연 제어 코드에 기초하여 온도를 계산하는 온도 계산부를 더 포함할 수 있다.
본 발명의 다른 일 측면에 따르면, 입력 클록 신호로써 기준 클록 신호를 지연부로 입력하여 지연시켜 피드백 클록 신호를 생성하고, 상기 입력 클록 신호가 N(N은 2 이상의 정수) 사이클 수만큼 순환하는 동안에만 상기 피드백 클록 신호를 상기 지연부로 순환하는 단계; 그리고 상기 입력 클록 신호가 N 사이클 수만큼 순환하면, 상기 기준 클록 신호를 지연부로 입력하고, 상기 입력 클록 신호의 N 사이클이 상기 기준 클록 신호의 한 사이클에 동기되도록 상기 지연부의 지연 시간을 조절하는 단계를 포함하는 온도 감지 방법이 제공될 수 있다.
일 실시 예로, 상기 지연 시간을 조절하는 단계는, 상기 입력 클록 신호가 상기 N 사이클 수만큼 순환한 시점부터 상기 기준 클록 신호의 상승 에지가 입력되는 시점까지 상기 기준 클록 신호를 상기 지연부로 입력할 수 있다.
일 실시 예로, 상기 지연 시간을 조절하는 단계는 상기 입력 클록 신호가 상기 N 사이클 수만큼 순환할 때마다 상기 지연 시간을 조절할 수 있다.
일 실시 예로, 외부 클록 신호를 클록 게이팅하여 상기 기준 클록 신호를 생성하는 단계; 그리고 상기 기준 클록 신호의 한 사이클에 상기 입력 클록 신호의 N 사이클이 동기되면, 상기 외부 클록 신호의 소정의 클록 사이클 구간 동안 상기 기준 클록 신호로서 로우(low) 레벨 신호를 출력하는 단계를 더 포함할 수 있다.
일 실시 예로, 상기 지연 시간을 조절하는 단계는 상기 입력 클록 신호의 N 사이클과 상기 기준 클록 신호를 비교하고, 비교 결과에 따라 상기 외부 클록 신호의 2k-1(k=1,2,...,K)번째 사이클마다 지연 제어 코드의 1-비트 정보를 산출하여, 상기 외부 클록 신호의 2K-1 사이클 동안 상기 지연부의 상기 지연 시간을 조절하기 위한 K-비트의 지연 제어 코드를 결정할 수 있다.
일 실시 예로, 상기 지연 시간을 조절하는 단계는 2k-1(k=1,2,...,K)번째 사이클에서의 상기 지연 제어 코드를 결정하기 위해, 상기 외부 클록 신호의 2m(m=1,2,...,K-1) 번째 사이클에는 상기 입력 클록 신호로써 로우(low) 레벨 신호를 입력할 수 있다.
일 실시 예로, 상기 온도 감지 방법은 상기 지연 제어 코드에 기초하여 온도를 계산하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 의하면 온도 측정 오차를 줄일 수 있다.
또한, 본 발명의 실시 예에 의하면, 링 오실레이터 구조의 디지털 온도 감지 회로에있어서, 양자 에러(quantization error)나 지터(jitter)와 같은 노이즈가 누적되는 것을 방지할 수 있다.
또한, 본 발명의 실시 예에 의하면, 온도 감지 회로의 전력 소모를 줄일 수 있다.
본 발명의 효과는 상술한 효과들로 제한되지 않는다. 언급되지 않은 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 온도 감지 회로의 구성도이다.
도 2는 도 1에 도시된 온도 감지 회로를 좀 더 자세히 보여주는 구성도이다.
도 3은 도 2에 도시된 온도 감지 회로를 좀 더 자세히 보여주는 구성도이다.
도 4는 본 발명의 일 실시 예에 따른 온도 감지 회로를 구성하는 파인 지연 라인의 구성도이다.
도 5는 본 발명의 일 실시 예에 따른 온도 감지 회로를 구성하는 코스 지연 라인의 구성도이다.
도 6은 본 발명의 일 실시 예에 따른 온도 감지 방법의 흐름도이다.
도 7a 내지 도 7b는 본 발명의 일 실시 예에 따른 온도 감지 회로의 신호들의 타이밍도이다.
도 8은 본 발명의 일 실시 예에 따른 온도 감지 회로의 실제 온도에 따른 온도 측정 오차의 관계를 나타낸 그래프이다.
도 9는 본 발명의 일 실시 예에 따른 온도 감지 회로의 실제 온도에 따른 측정 온도의 관계를 나타낸 그래프이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 갖는다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다. 어떤 구성이 다른 구성에 '연결'된다고 언급된 경우에, 그것은 직접적인 연결뿐만 아니라 어떤 다른 소자를 통해 간접적으로 연결된 의미까지도 포함한다. 온도 감지 회로의 일반적인 구성이나 그에 따른 동작은 본 발명의 요지를 흐리지 않도록 하기 위해 생략될 수 있다.
본 발명의 일 실시 예에 따른 온도 감지 회로는 링 오실레이터에서 입력 클록 신호가 순환하는 사이클 수에 따라 지연부로 피드백 클록 신호와, 기준 클록 신호를 선택적으로 입력한다. 입력 클록 신호가 링 오실레이터에서 소정의 사이클 수만큼 순환할 때마다 기준 클록 신호를 입력할 수 있으며, 기준 클록 신호의 한 사이클마다 링 오실레이터가 초기화(리셋)되므로, 링 오실레이터에서 입력 클록 신호가 오랫동안 순환하면서 양자 에러나 지터 노이즈가 누적됨에 따라 발생되는 온도 측정 오차를 줄일 수 있다.
도 1은 본 발명의 일 실시 예에 따른 온도 감지 회로의 구성도이다. 도 1을 참조하면, 본 발명의 일 실시 예에 따른 온도 감지 회로(100)는 지연부(110), 지연 제어부(120), 입력 신호 제어부(130), 그리고 온도 계산부(150)를 포함한다.
지연부(delay line)(110)는 입력 클록 신호를 지연시켜 피드백 클록 신호를 출력한다. 지연부(110)는 온도에 따라 지연 시간이 가변되는 지연 셀(delay cell)들을 포함한다. 지연부(110)의 지연 시간은 지연 셀(논리 게이트)들의 지연 시간의 합으로 나타날 것이다. 입력 신호 제어부(130)에 의해 기준 클록 신호와, 피드백 클록 신호 중 피드백 클록 신호가 입력 클록 신호로써 선택되면, 온도 감지 회로(100)는 링 오실레이터(ring oscillator)로써 동작할 것이다.
지연 제어부(120)는 지연부(110)의 각 논리 게이트를 제어하여 지연 시간을 조절한다. 지연부(110)의 지연 시간이 감소되면, 피드백 클록 신호가 기준 클록 신호의 한 주기 동안 링 오실레이터에서 순환하는 사이클 수가 증가하여 피드백 클록 신호(링 오실레이터의 출력 클록 신호)의 주파수가 증가하고, 지연부(110)의 지연 시간이 증가되면, 피드백 클록 신호가 감소할 것이다.
지연 제어부(120)는 피드백 클록 신호의 N 사이클과, 기준 클록 신호의 한 사이클의 위상을 비교하고, 비교 결과에 따라 지연부(110)의 각 논리 게이트를 제어한다. 지연 제어부(120)는 기준 클록 신호의 상승 에지마다 피드백 클록 신호의 N 사이클의 위상을 비교하여 지연부(110)의 지연 시간을 제어할 수 있다. 지연부(110)의 하나의 지연 셀(논리 게이트)은 예를 들어 아래의 식 1과 같은 CMOS 게이트의 지연 시간만큼 신호를 지연시킬 것이다.
[식 1]
Figure 112013005292275-pat00001
식 1에서, D는 CMOS 게이트의 지연 시간을 나타내고, L은 CMOS 게이트의 길이를 나타내고, W는 CMOS 게이트의 폭을 나타내고, CL/COX는 CMOS 게이트의 산화 용량 비를 나타내고, VDD는 동작 전압을 나타내고, Vth는 CMOS 게이트의 임계 전압(threshold voltage)을 나타내고, μ는 CMOS 게이트의 이동도(mobility)를 나타낸다.
CMOS 게이트의 이동도 μ는 온도 상수 T-α에 비례한다. 여기서, T는 온도이고, α는 모스펫(MOSFET) 제작 공정에 의해 결정되는 상수를 나타낸다. 따라서, 지연 셀의 지연 시간은 아래의 식 2와 같이 나타낼 수 있다.
[식 2]
D(T,P) = Tα×G(P)
식 2에서, D(T,P)는 지연 셀의 지연 시간을 나타내고, G(P)는 공정 변이에 영향을 받는 상수를 나타낸다. 따라서, 지연부(110)의 지연 시간 DDL(T,P)은 아래의 식 3과 같이 나타낼 수 있다.
[식 3]
DDL(T,P) = Tα×n×G(P)
식 3에서, n은 지연부(110)의 지연 셀의 개수를 나타낸다. 지연 제어부(120)에 의해 지연부(110)의 지연 시간을 일정하게 유지하면, 지연 셀의 개수 n에 기초하여 온도를 감지할 수 있다. 공정 변이 제거를 수행하면, 지연부(110)의 지연 시간은 아래의 식 4와 같이 나타낼 수 있다.
[식 4]
DDL ,C(T,P) = TC α×NC×G(P)
식 4에서, TC는 공정 변이 제거 동작시의 기준 온도를 나타내고, NC는 공정 변이 제거 동작 후 조절된 지연부(110)의 지연 셀의 개수를 나타낸다. 온도가 변화하면 그에 따라 지연 시간 DDL ,C이 변화하게 되는데, 이때 온도가 변하기 전의 DDL(T,P) 값과 같도록 지연 셀의 개수 n을 조절하면 온도를 얻어낼 수 있다. 이는 아래의 식 5로 나타낼 수 있다.
[식 5]
DDL ,O(T,P) = T0 α×N0×G(P)
식 5에서, T0는 변화한 온도를 나타내고, N0는 DDL ,O를 DDL ,C와 같게 하기 위한 지연부(110)의 지연 셀의 개수를 나타낸다. 변화한 온도를 얻기 위해, DDL ,C와 DDL ,O를 이용하면 아래의 식 6과 같이 나타낼 수 있고, 이에 따라 변화한 온도 T0를 얻을 수 있다.
[식 6]
Figure 112013005292275-pat00002
지연 셀의 개수 N0는 지연부(110)의 지연 시간을 일정하게 유지하기 위해 지연 제어부(120)에서 생성하는 지연 제어 코드 정보로부터 알 수 있다.
지연 제어부(120)는 입력 클록 신호가 링 오실레이터에서 소정 사이클 수 N만큼 순환할 때마다 지연부(110)의 각 논리 게이트를 제어한다. 본 발명의 실시 예에 따른 온도 감지 회로(100)는 입력 클록 신호의 N 사이클이 기준 클록 신호의 한 사이클에 동기되도록 동작하므로, 지연 제어부(120)는 기준 클록 신호의 매 사이클, 즉 기준 클록 신호의 상승 에지가 입력될 때마다 지연 제어 신호를 생성하여 지연부(110)의 지연 시간을 제어한다고도 할 수 있다.
입력 신호 제어부(130)는 입력 클록 신호의 순환 사이클 수 N에 따라 지연부(110)로 피드백 클록 신호와, 기준 클록 신호를 선택적으로 입력한다. 입력 신호 제어부(130)는 입력 클록 신호가 링 오실레이터에서 소정의 사이클 수 N만큼 순환하는 동안에만 피드백 클록 신호를 지연부(110)로 입력한다.
입력 신호 제어부(130)는 입력 클록 신호가 소정의 사이클 수 N만큼 순환한 시점부터 기준 클록 신호의 상승 에지가 입력되는 시점까지는 기준 클록 신호를 지연부(110)로 입력하고, 기준 클록 신호의 상승 에지가 입력되는 시점부터 입력 클록 신호가 사이클 수 N만큼 순환할 때까지는 피드백 클록 신호를 지연부(110)로 입력할 수 있다.
즉, 입력 신호 제어부(130)는 입력 클록 신호가 소정 사이클 수만큼 순환하는 동안에는 지연부(110)로 피드백 클록 신호를 입력하고, 입력 클록 신호가 소정 사이클 수만큼 순환한 이후에는 지연부(110)로 기준 클록 신호를 입력한다. 이에 따라, 입력 클록 신호의 N 사이클마다 초기화(리셋)되므로, 측정 오차의 누적으로 인한 온도 측정 오차를 줄일 수 있다. 즉, 기준 클록 신호의 상승 에지가 입력될 때마다 링 오실레이터에서의 순환 동작이 새로 시작되므로, 이전의 입력 클록 신호(또는 피드백 클록 신호)가 갖는 지터(jitter) 노이즈의 영향을 받지 않으며, 순환 사이클 수 N을 비교적 적은 값(예를 들어 5 사이클 순환)으로 설정할 경우 양자 오차(quantization error)의 발생을 방지할 수 있다.
지연 제어부(120)는 지연 제어 코드를 생성하여, 지연부(110)의 지연 시간을 조절한다. 지연 제어부(120)는 온도의 변화에 따라 지연부(110)의 지연 시간이 조절되도록 지연 제어 코드를 생성한다. 지연 제어 코드에 의하여, 지연부(110)의 지연 셀의 개수 n이 조절되며, 이에 따라 링 오실레이터의 출력 클록 신호(피드백 클록 신호)의 주파수가 조절된다.
지연 제어부(120)는 입력 클록 신호의 N 사이클이 기준 클록 신호의 한 사이클보다 크게 나타나면, 지연부(110)의 지연 셀을 감소시켜 지연 시간을 줄일 것이다. 반대로, 입력 클록 신호의 N 사이클이 기준 클록 신호의 한 사이클보다 작게 나타나면, 지연부(110)의 지연 셀을 증가시켜 지연 시간을 늘릴 것이다. 링 오실레이터로 동작할 때, 피드백 클록 신호가 입력 클록 신호로써 지연부(110)로 입력되므로, 지연 제어부(120)는 피드백 클록 신호의 사이클 수 N과 기준 클록 신호의 한 사이클을 비교하여, 지연부(110)를 제어한다고도 볼 수 있다.
온도 계산부(150)는 지연부(110)의 지연 셀의 개수에 대응하는 지연 제어 코드에 기초하여 온도를 계산한다. 이때, 온도 계산부(150)는 입력 클록 신호의 N 사이클이 기준 클록 신호의 한 사이클에 동기될 때의 지연 제어부(120)의 지연 제어 코드에 기초하여 온도를 계산할 것이다.
도 2는 도 1에 도시된 온도 감지 회로를 좀 더 자세히 보여주는 구성도이다. 도 1 내지 도 2를 참조하면, 입력 신호 제어부(130)는 선택신호 생성부(131) 및 멀티플렉서(132)를 포함한다. 입력 신호 제어부(130)는 멀티플렉서(132)를 통해 피드백 클록 신호와 기준 클록 신호 중 어느 하나를 지연부(110)로 입력될 입력 클록 신호로 선택한다. 선택신호 생성부(131)는 입력 클록 신호의 순환 사이클 수에 따라 선택 제어 신호를 생성한다. 멀티플렉서(132)는 선택 제어 신호에 따라 피드백 클록 신호와, 기준 클록 신호 중의 어느 하나를 입력 클록 신호로 선택하여 지연부(110)로 입력한다.
도 3은 도 2에 도시된 온도 감지 회로를 좀 더 자세히 보여주는 구성도이다. 도 1 내지 도 3을 참조하면, 선택신호 생성부(131)는 선택 제어 신호에 따라 입력 클록 신호가 카운트되도록 하거나, 또는 카운터(1312)가 리셋되도록 선택하는 디멀티플렉서(demultiplexer)(1311), 피드백 클록 신호가 지연부(110)로 입력되는 시점부터 피드백 클록 신호의 펄스를 카운트하는 카운터(1312), 그리고 카운터(1312)의 카운트 결과를 기준 값과 비교하고, 비교 결과에 따라 선택 제어 신호를 생성하는 비교기(1313)를 포함한다.
비교기(1313)는 입력 클록 신호가 링 오실레이터(RO)에서 소정의 순환 사이클 수 N만큼 순환하면, 기준 클록 신호를 선택하는 선택 제어 신호를 멀티플렉서(132)로 입력하고, 카운터(1311)를 초기 값, 즉 '0'으로 리셋(RESET)한다. 이에 따라, 입력 클록 신호로써 기준 클록 신호가 지연부(110)로 입력될 것이다. 비교기(1313)는 기준 클록 신호의 상승 에지에 대응하여 피드백 클록 신호를 선택하는 선택 제어 신호를 멀티플렉서(132)로 입력할 것이다. 이에 따라, 기준 클록 신호의 상승 에지 입력 시점부터 입력 클록 신호가 사이클 수 N만큼 순환하는 동안 입력 클록 신호로써 피드백 클록 신호가 지연부(110)로 입력되고, 입력 클록 신호가 사이클 수 N만큼 순환한 후, 다시 기준 클록 신호의 상승 에지가 입력되기 전까지 기준 클록 신호가 지연부(110)로 입력될 것이다.
클록 게이트(clock gate)(140)는 외부 클록 신호를 클록 게이트팅(clock gating)하여 기준 클록 신호를 생성한다. 클록 게이트(140)는 기준 클록 신호를 입력 신호 제어부(130)에 인가한다. 기준 클록 신호의 한 사이클에 입력 클록 신호의 N 사이클이 동기되면, 클록 게이트(140)는 소모 전력을 최소화하기 위해 외부 클록 신호의 소정의 클록 사이클 구간 동안 기준 클록 신호로서 로우(low) 레벨 신호를 출력한다.
예를 들어, 외부 클록 신호의 256 사이클마다 온도를 측정할 때, 지연 제어부(120)에 의해 외부 클록 신호의 21 사이클 동안 지연 제어 코드가 산출되는 경우, 클록 게이트(140)는 외부 클록 신호의 나머지 235 사이클 동안 로우(low) 레벨 신호를 출력할 수 있다. 이에 따라, 온도 감지 회로(100)는 링 오실레이터로 동작하지 않으며, 외부 클록 신호의 235 사이클 동안 전력 소모를 줄일 수 있다.
입력 신호 제어부(130)는 지연부(110)의 제어 비트 수 K에 대응하는 외부 클록 신호의 2K-1 사이클 동안 지연부(110)를 제어할 수 있다. 지연부(110)의 제어 비트 수 K는 이용되는 논리 게이트(지연 셀)의 전체 개수를 의미할 수 있다. 입력 신호 제어부(130)는 외부 클록 신호의 2k-1(k=1,2,...,K) 번째 사이클마다 지연 제어 코드의 1-비트 정보를 순차적으로 산출하여, 외부 클록 신호의 2K-1 사이클 동안 지연부(110)의 지연 시간을 조절하기 위한 K-비트의 지연 제어 코드를 결정할 수 있다.
이때, 클록 게이트(140)는 외부 클록 신호의 2k-1번째 사이클에서의 지연 제어 코드를 결정하기 위해, 외부 클록 신호의 2m(m=1,2,...,K) 번째 사이클에는 입력 클록 신호로써 로우(low) 레벨 신호를 입력할 수 있다. 따라서, 입력 클록 신호의 N 사이클이 기준 클록 신호의 한 사이클보다 크게 나타나는 경우에도 온도 감지 회로(100)의 오동작이 발생되지 않는다. 온도 계산부(150)는 외부 클록 신호의 2K-1번째 사이클에서의 지연 제어 코드에 기초하여 온도를 감지할 수 있다. K-비트 지연 제어 코드가 생성되면, 지연 제어부(120)로부터의 클록 게이팅 제어 신호에 따라, 클록 게이트(140)는 클록 게이팅을 수행하여 새로운 온도 측정이 개시되는 시점까지 로우 레벨 신호를 갖는 기준 클록 신호를 출력할 것이다.
일 실시 예에 있어서, 지연부(110)는 파인 지연 라인(FDL; Fine Delay Line)(111)과, 코스 지연 라인(CDL; Coarse Delay Line)(112)을 포함한다. 파인 지연 라인(111)은 코스 지연 라인(112)의 지연 스텝(delay step)을 커버하도록 설계될 수 있다. 파인 지연 라인(111)과 코스 지연 라인(112)은 이후 도 4 내지 도 5를 참조하여 후술한다.
지연 제어부(120)는 위상 검출부(121), 코드 생성부(122), 그리고 코드 변환부(123)를 포함한다. 위상 검출부(121)는 기준 클록 신호와, 피드백 클록 신호의 N 사이클을 비교하여, 비교 결과에 따라 업(up), 다운(down), 고정(lock) 중 어느 하나의 지연 제어 신호를 생성한다. 코드 생성부(122)는 지연 제어 신호에 따라 K 비트의 지연 제어 코드를 생성한다. K 비트의 지연 제어 코드 중 L 비트는 파인 지연 라인(111)의 지연 시간을 조절하기 위한 제1 제어 코드이고, K-L 비트는 코스 지연 라인(112)의 지연 시간을 조절하기 위한 제2 제어 코드이다. 코드 변환부(123)는 제2 제어 코드를 순차적인 코드인 써마미터 코드(htermometer code)로 바꾸어주는 기능을 수행한다.
도 4는 본 발명의 일 실시 예에 따른 온도 감지 회로를 구성하는 파인 지연 라인의 구성도이고, 도 5는 본 발명의 일 실시 예에 따른 온도 감지 회로를 구성하는 코스 지연 라인의 구성도이다. 도 4 내지 도 5의 실시 예에서, 지연 제어 코드는 11 비트로 구현된다. 파인 지연 라인(111)은 예를 들어 6 비트의 제1 제어 코드에 따라 디멀티플렉서(demultiplexer)에 의하여 64(26)개의 지연 시간을 구현하는 전송게이트(transmission gate)를 포함할 수 있다. 앞서 언급된 바와 같이, 파인 지연 라인(111)의 최대 지연 시간(도 4에서, '63·△PW Delay')은 코스 지연 라인(112)의 지연 스텝(delay step)을 커버하도록 설계될 수 있다.
코스 지연 라인(112)은 예를 들어 5비트의 제2 제어 코드(VRO_con[0]~[31], VRO_conb[0]~[31])에 따라 32(25)개의 서로 다른 지연 시간을 구현할 수 있다. 도 5에서 코스 지연 라인(112)은 낸드 게이트(NAND GATE)로 된 스테이지(1121)들을 래더(ladder) 구조로 연결한 형태로 구현되어 있지만, 이는 예시적인 것일 뿐이며 다른 논리 게이트를 이용하거나 다른 구조를 갖도록 구현할 수도 있다.
도 6은 본 발명의 일 실시 예에 따른 온도 감지 방법의 흐름도이다. 도 6을 참조하면, 먼저 단계 S61에서, 입력 클록 신호로써 기준 클록 신호를 지연부(110)로 입력하여 지연시켜 피드백 클록 신호를 생성하고, 입력 클록 신호가 N(N은 2 이상의 정수) 사이클 수만큼 순환하는 동안에만 피드백 클록 신호를 지연부(110)로 순환시킨다.
단계 S62에서, 입력 클록 신호가 N 사이클 수만큼 순환하면, 기준 클록 신호를 지연부(110)로 입력한다. 이때, 입력 클록 신호가 N 사이클 수만큼 순환한 시점부터 기준 클록 신호의 상승 에지가 입력되는 시점까지 기준 클록 신호가 지연부(110)로 입력된다. 지연 제어부(120)는 입력 클록 신호의 N 사이클이 기준 클록 신호의 한 사이클에 동기되도록 지연 제어 코드를 생성하여 지연부(110)의 지연 시간을 조절한다. 이때, 지연 제어부(120)는 입력 클록 신호가 N 사이클 수만큼 순환할 때마다 지연 시간을 조절한다.
지연 제어부(130)는 입력 클록 신호의 N 사이클과 기준 클록 신호를 비교하고, 비교 결과에 따라 외부 클록 신호의 2k-1(k=1,2,...,K) 번째 사이클마다 지연 제어 코드의 1-비트 정보를 산출하며, 외부 클록 신호의 2K-1 사이클 동안 지연부의 지연 시간을 조절하기 위한 K-비트의 지연 제어 코드를 결정한다.
클록 게이트(140)는 외부 클록 신호를 클록 게이팅하여 상기 기준 클록 신호를 생성한다. 클록 게이트(140)는 지연 제어부(120)에서 외부 클록 신호의 2k-1(k=1,2,...,K)번째 사이클에서의 지연 제어 코드를 결정할 수 있도록, 외부 클록 신호의 2m(m=1,2,...,K-1)번째 사이클에는 입력 클록 신호로써 로우(low) 레벨 신호를 입력할 수 있다. 기준 클록 신호의 한 사이클에 입력 클록 신호의 N 사이클이 동기되면, 클록 게이트(140)는 전력 소모를 줄이기 위해 외부 클록 신호의 소정의 클록 사이클 구간 동안 기준 클록 신호로서 로우(low) 레벨 신호를 출력할 수 있다.
다음으로, 단계 S63에서, 온도 계산부(150)는 외부 클록 신호의 2K-1번째 사이클에서 산출된 지연 제어 코드에 기초하여 온도를 계산한다. 온도 계산부(150)는 센싱 동작에서 산출된 지연 제어 코드를, 기준 온도에서 캘리브레이션 과정을 산출한 지연 제어 코드 값과 비교하여, 현재 온도를 측정할 수 있다. 기준 클록 신호의 각 사이클은 이전 사이클에서 링 오실레이터(RO)에서 순환되는 신호의 양자 오류, 지터 노이즈의 영향을 받지 않는다. 이에 따라, 본 발명의 실시 예에 따른 온도 감지 회로(100)는 양자 오류, 지터 노이즈의 누적으로 인한 온도 측정 오차를 방지하여 정확하게 온도를 측정할 수 있다.
도 7a 내지 도 7b는 본 발명의 일 실시 예에 따른 온도 감지 회로의 신호들의 타이밍도이다. 도 7a 내지 도 7b를 참조하면, 외부 클록 신호(EXT50MHz)는 첫번째 사이클부터 21번째 사이클까지 외부 클록 신호(EXT50MHz)와 동기된 기준 클록 신호(G50MHz)를 출력한다. 외부 클록 신호(EXT50MHz)의 짝수번째 사이클은 홀수번째 사이클에서의 지연 제어 코드의 적용을 위해 별도의 코드가 적용되어 비활성화된다. 즉, 입력 신호 제어부(130)는 링 오실레이터(RO)의 지연부(110)로 로우(low) 레벨 신호(logically '0')를 입력한다. 대안적으로, 별도의 컨트롤러(미도시)를 이용하거나, 클록 게이트(140)를 이용하여 외부 클록 신호의 짝수번째 사이클을 비활성화하는 것도 가능하다.
외부 클록 신호(EXT50MHz)의 홀수번째 사이클마다, 지연 제어 코드의 1 비트 정보가 결정되며, 11 사이클(1,3,..,21)동안 11 비트의 지연 제어 코드가 결정된다. 외부 클록 신호(EXT50MHz)의 홀수번째 사이클에서, 기준 클록 신호(G50MHz)의 상승 에지(rising edge)에 대응하여 선택 제어 신호(MUXCON)의 하강 에지가 생성된다. 즉, 기준 클록 신호(G50MHz)의 상승 에지가 입력되면 입력 클록 신호(OUTMUX)의 첫번째 상승 에지가 생성되고, 이에 따라 선택 제어 신호(MUXCON)는 로우(low) 레벨이 된다.
선택 제어 신호(MUXCON)가 로우(low) 레벨이 되면, 기준 클록 신호(G50MHz)와 피드백 클록 신호(OUTOSC) 중 피드백 클록 신호(OUTOSC)가 지연부(110)로 입력된다. 이에 따라, 피드백 클록 신호(OUTOSC)는 링 오실레이터(RO)에서 순환한다. 즉, 링 오실레이터(RO)의 공진(oscillation)이 개시된다.
입력 클록 신호(OUTMUX)의 5회 순환에 대응하여, 선택 제어 신호(MUXCON)의 상승 에지가 생성된다. 즉, 카운터(1312)는 입력 클록 신호(OUTMUX)의 하강 에지를 카운트하며, 비교기(1313)는 카운트 값이 지정된 사이클 수, 즉 기준 값인 '5'에 도달하면, 선택 제어 신호(MUXCON)로써 하이(high) 레벨 신호를 생성한다.
선택 제어 신호(MUXCON)가 하이(high) 레벨이 되면, 기준 클록 신호(G50MHz)와 피드백 클록 신호(OUTOSC) 중 기준 클록 신호(G50MHz)가 지연부(110)로 입력된다. 이에 따라, 온도 감지 회로(100)의 링 오실레이터(RO)는 공진을 멈추며, 온도 감지 회로(100)는 초기화(리셋)된다. 위상 검출부(121)는 피드백 클록 신호(OUTOSC)의 5번째 상승 에지와, 기준 클록 신호(G50MHz)의 상승 에지를 비교한다. 비교 결과에 따라, 지연 제어 코드의 1 비트에 대한 업(UP), 다운(DN) 중 어느 하나의 지연 제어 신호(PDOUT)를 생성한다.
이러한 과정은 기준 클록 신호(G50MHz)의 21 사이클 중 11 사이클 동안 반복된다. 2 사이클마다 한 번씩 지연 제어 코드의 1 비트 정보를 얻을 경우, 기준 클록 신호(G50MHz)의 21번째 사이클에서 지연부(110)의 지연 셀의 개수에 대응하는 11 비트 지연 제어 코드가 결정된다. 기준 클록 신호(G50MHz)의 21번째 사이클에서 지연 제어부(120)가 생성한 지연 제어 코드의 값은 온도 계측을 위해 샘플링(sampling)된다.
기준 클록 신호(G50MHz)의 21 사이클 동안 지연 제어 코드 생성이 완료되면, 클록 게이팅 제어 신호(ENDSAR)는 하이(high) 레벨이 되고, 지연 제어부(120)는 클록 게이팅 제어 신호(ENDSAR)를 클록 게이트(140)에 인가한다. 이에 따라, 클록 게이트(140)는 외부 클록 신호(EXT50MHz)의 22번째 사이클부터 외부 클록 신호(EXT50MHz)를 클록 게이팅(clock gating)하여 로우(low) 레벨을 갖는 기준 클록 신호(G50MHz)를 출력한다.
클록 게이트(140)의 클록 게이팅은 클록 게이트(140)에 저장된 정보에 따라 256번째 사이클까지 지속된다. 즉, 클록 게이트(140)는 지연 제어부(120)의 동작이 종료된 후 불필요한 링 오실레이터의 공진을 멈춰 전력 소모를 막는다. 257번째 사이클부터 다시 온도 측정 동작이 개시되며, 이러한 과정이 반복되어 온도가 실시간으로 계측된다.
온도 센싱(sensing)을 위해, 먼저 온도 감지 회로(100)의 캘리브레이션(callibration)이 수행되어야 하며, 온도 센싱 동작과 캘리브레이션 동작은 동일하게 수행될 수 있다. 온도 감지 회로(100)는 캘리브레이션 동작 온도와 다른 온도에서 지연 제어부(120)의 지연 제어 코드를 얻어내고, 이를 캘리브레이션 동작에서 얻은 지연 제어 코드와 비교하여 측정 온도를 얻을 수 있다.
본 발명의 실시 예에 의하면, 온도 감지 회로(100)의 링 오실레이터(RO)에서 입력 클록 신호가 N 사이클 순환할 때마다 링 오실레이터(RO)가 초기화되므로, 지터(Jitter) 노이즈와, 양자 에러(quantization error)가 주기적으로 리셋되어, 온도 측정 정확도가 향상된다. 온도 측정 주기에 따라, 클록 게이팅을 수행하여 전력 소모를 줄일 수 있다.
도 8은 본 발명의 일 실시 예에 따른 온도 감지 회로의 온도 측정 오차를 나타낸 그래프이다. 도 9는 본 발명의 일 실시 예에 따른 온도 감지 회로의 측정 온도를 나타낸 그래프이다. 도 8 내지 도 9에서 'FF'는 지연부(100)의 각 논리 게이트의 NMOS와 PMOS를 모두 패스트(Fast) 타입으로 구현한 것이고, 'FS'는 NMOS와 PMOS를 각각 패스트 타입과 슬로우(Slow) 타입으로 구현한 것이고, 'NN'은 NMOS와 PMOS를 일반 타입으로 구현한 것이고, 'SF'는 NMOS와 PMOS를 각각 슬로우 타입과 패스트 타입으로 구현한 것이고, 'SS'는 NMOS와 PMOS를 모두 슬로우 타입으로 구현한 것이다. 도 8 내지 도 9의 도시로부터, NMOS와 PMOS를 어떠한 타입으로 한 경우에 있어서도, 본 발명의 실시 예에 따른 온도 감지 회로의 측정 온도는 -10~80°온도 범위에서 실제 온도를 비교적 정확하게 추종한다는 것을 알 수 있으며, 온도 측정 오차는 1°이내로 나타난다.
이상의 실시 예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시 예들도 본 발명의 범위에 속하는 것임을 이해하여야 한다. 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명에 대하여까지 미치는 것임을 이해하여야 한다.
100: 온도 감지 회로 110: 지연부
111: 파인 지연 라인 112: 코스 지연 라인
120: 지연 제어부 121: 위상 검출부
122: 코드 생성부 123: 코드 변환부
130: 입력 신호 제어부 131: 선택신호 생성부
1311: 디멀티플렉서 1312: 카운터
1313: 비교기 132: 멀티플렉서
140: 클록 게이트 150: 온도 계산부
RO: 링 오실레이터

Claims (18)

  1. 입력 클록 신호를 지연시켜 피드백 클록 신호를 생성하며, 온도에 따라 지연 시간이 가변되는 논리 게이트들을 포함하는 지연부;
    상기 피드백 클록 신호와 기준 클록 신호를 비교하고, 비교 결과에 따라 상기 지연부의 각 논리 게이트를 제어하는 지연 제어부; 그리고
    상기 입력 클록 신호의 순환 사이클 수에 기초하여, 상기 피드백 클록 신호와 상기 기준 클록 신호 중의 어느 하나를 상기 입력 클록 신호로 선택하여 상기 지연부로 입력하는 입력 신호 제어부를 포함하는 온도 감지 회로.
  2. 입력 클록 신호를 지연시켜 피드백 클록 신호를 생성하며, 온도에 따라 지연 시간이 가변되는 논리 게이트들을 포함하는 지연부;
    상기 피드백 클록 신호와 기준 클록 신호를 비교하고, 비교 결과에 따라 상기 지연부의 각 논리 게이트를 제어하는 지연 제어부; 그리고
    상기 입력 클록 신호의 순환 사이클 수에 기초하여, 상기 피드백 클록 신호와 상기 기준 클록 신호 중의 어느 하나를 상기 입력 클록 신호로 선택하여 상기 지연부로 입력하는 입력 신호 제어부를 포함하며,
    상기 입력 신호 제어부는 상기 입력 클록 신호가 소정의 사이클 수만큼 순환하는 동안에만 상기 피드백 클록 신호를 상기 지연부로 입력하며, 상기 입력 클록 신호가 상기 소정의 사이클 수만큼 순환하면 상기 기준 클록 신호를 상기 지연부로 입력하는 온도 감지 회로.
  3. 제2 항에 있어서,
    상기 입력 신호 제어부는 상기 기준 클록 신호의 상승 에지가 입력되면, 상기 피드백 클록 신호를 상기 지연부로 입력하는 온도 감지 회로.
  4. 제1 항에 있어서,
    상기 지연 제어부는 상기 입력 클록 신호가 상기 소정의 사이클 수만큼 순환할 때마다 상기 지연부의 각 논리 게이트를 제어하는 온도 감지 회로.
  5. 입력 클록 신호를 지연시켜 피드백 클록 신호를 생성하며, 온도에 따라 지연 시간이 가변되는 논리 게이트들을 포함하는 지연부;
    상기 피드백 클록 신호와 기준 클록 신호를 비교하고, 비교 결과에 따라 상기 지연부의 각 논리 게이트를 제어하는 지연 제어부; 그리고
    상기 입력 클록 신호의 순환 사이클 수에 기초하여, 상기 피드백 클록 신호와 상기 기준 클록 신호 중의 어느 하나를 상기 입력 클록 신호로 선택하여 상기 지연부로 입력하는 입력 신호 제어부를 포함하며,
    상기 지연 제어부는 상기 입력 클록 신호의 N(N은 2 이상의 정수임) 사이클이 상기 기준 클록 신호의 한 사이클에 동기되도록 상기 지연부를 제어하는 온도 감지 회로.
  6. 입력 클록 신호를 지연시켜 피드백 클록 신호를 생성하며, 온도에 따라 지연 시간이 가변되는 논리 게이트들을 포함하는 지연부;
    상기 피드백 클록 신호와 기준 클록 신호를 비교하고, 비교 결과에 따라 상기 지연부의 각 논리 게이트를 제어하는 지연 제어부; 그리고
    상기 입력 클록 신호의 순환 사이클 수에 기초하여, 상기 피드백 클록 신호와 상기 기준 클록 신호 중의 어느 하나를 상기 입력 클록 신호로 선택하여 상기 지연부로 입력하는 입력 신호 제어부를 포함하며,
    상기 입력 신호 제어부는,
    상기 입력 클록 신호의 상기 순환 사이클 수에 따라 선택 제어 신호를 생성하는 선택신호 생성부; 그리고
    상기 선택 제어 신호에 따라 상기 피드백 클록 신호와, 상기 기준 클록 신호 중의 어느 하나를 상기 입력 클록 신호로 선택하여 상기 지연부로 입력하는 멀티플렉서를 포함하는 온도 감지 회로.
  7. 제6 항에 있어서,
    상기 선택신호 생성부는,
    상기 피드백 클록 신호의 펄스를 카운트하는 카운터; 그리고
    상기 카운터의 카운트 결과를 기준 값과 비교하고, 비교 결과에 따라 상기 선택 제어 신호를 생성하는 비교기를 포함하는 온도 감지 회로.
  8. 제7 항에 있어서,
    상기 비교기는 상기 입력 클록 신호가 소정의 사이클 수만큼 순환하면, 상기 카운터를 초기 값으로 리셋하며,
    상기 카운터는 상기 기준 클록 신호의 상승 에지에 대응하여 상기 피드백 클록 신호가 상기 지연부로 입력되는 시점부터 상기 피드백 클록 신호의 펄스를 카운트하는 온도 감지 회로.
  9. 제1 항에 있어서,
    외부 클록 신호를 클록 게이팅(clock gating)하여 상기 기준 클록 신호를 생성하는 클록 게이트를 더 포함하는 온도 감지 회로.
  10. 입력 클록 신호를 지연시켜 피드백 클록 신호를 생성하며, 온도에 따라 지연 시간이 가변되는 논리 게이트들을 포함하는 지연부;
    상기 피드백 클록 신호와 기준 클록 신호를 비교하고, 비교 결과에 따라 상기 지연부의 각 논리 게이트를 제어하는 지연 제어부; 그리고
    상기 입력 클록 신호의 순환 사이클 수에 기초하여, 상기 피드백 클록 신호와 상기 기준 클록 신호 중의 어느 하나를 상기 입력 클록 신호로 선택하여 상기 지연부로 입력하는 입력 신호 제어부를 포함하고,
    외부 클록 신호를 클록 게이팅(clock gating)하여 상기 기준 클록 신호를 생성하는 클록 게이트를 더 포함하며,
    상기 클록 게이트는 상기 기준 클록 신호의 한 사이클에 상기 입력 클록 신호의 N 사이클이 동기되면, 상기 외부 클록 신호의 소정의 클록 사이클 구간 동안 상기 기준 클록 신호로서 로우(low) 신호를 출력하는 온도 감지 회로.
  11. 제1 항 내지 제10 항 중 어느 한 항에 있어서,
    상기 지연 제어부에 의해 제어되는 상기 각 논리 게이트에 대한 제어 코드에 기초하여 온도를 계산하는 온도 계산부를 더 포함하는 온도 감지 회로.
  12. 입력 클록 신호로써 기준 클록 신호를 지연부로 입력하여 지연시켜 피드백 클록 신호를 생성하고, 상기 입력 클록 신호가 N(N은 2 이상의 정수) 사이클 수만큼 순환하는 동안에만 상기 피드백 클록 신호를 상기 지연부로 순환하는 단계; 그리고
    상기 입력 클록 신호가 N 사이클 수만큼 순환하면, 상기 기준 클록 신호를 지연부로 입력하고, 상기 입력 클록 신호의 N 사이클이 상기 기준 클록 신호의 한 사이클에 동기되도록 상기 지연부의 지연 시간을 조절하는 단계를 포함하는 온도 감지 방법.
  13. 제12 항에 있어서,
    상기 지연 시간을 조절하는 단계는,
    상기 입력 클록 신호가 상기 N 사이클 수만큼 순환한 시점부터 상기 기준 클록 신호의 상승 에지가 입력되는 시점까지 상기 기준 클록 신호를 상기 지연부로 입력하는 온도 감지 방법.
  14. 제12 항에 있어서,
    상기 지연 시간을 조절하는 단계는 상기 입력 클록 신호가 상기 N 사이클 수만큼 순환할 때마다 상기 지연 시간을 조절하는 온도 감지 방법.
  15. 제12 항에 있어서,
    외부 클록 신호를 클록 게이팅하여 상기 기준 클록 신호를 생성하는 단계; 그리고
    상기 기준 클록 신호의 한 사이클에 상기 입력 클록 신호의 N 사이클이 동기되면, 상기 외부 클록 신호의 소정의 클록 사이클 구간 동안 상기 기준 클록 신호로서 로우(low) 레벨 신호를 출력하는 단계를 더 포함하는 온도 감지 방법.
  16. 제12 항에 있어서,
    상기 지연 시간을 조절하는 단계는,
    상기 입력 클록 신호의 N 사이클과 상기 기준 클록 신호의 한 사이클을 비교하고, 비교 결과에 따라 외부 클록 신호의 2k-1(k=1,2,...,K)번째 사이클마다 상기 지연부의 논리 게이트를 제어하는 지연 제어 코드의 1-비트 정보를 산출하여, 외부 클록 신호의 2K-1 사이클 동안 상기 지연부의 상기 지연 시간을 조절하기 위한 K-비트의 지연 제어 코드를 결정하는 단계를 포함하는 온도 감지 방법.
  17. 제16 항에 있어서,
    상기 지연 시간을 조절하는 단계는,
    상기 외부 클록 신호의 2k-1(k=1,2,...,K)번째 사이클에서의 상기 지연 제어 코드를 결정하기 위해, 상기 외부 클록 신호의 2m(m=1,2,...,K-1)번째 사이클에는 상기 입력 클록 신호로써 로우(low) 레벨 신호를 입력하는 온도 감지 방법.
  18. 제16 항에 있어서,
    상기 K-비트의 지연 제어 코드에 기초하여 온도를 계산하는 단계를 더 포함하는 온도 감지 방법.
KR1020130006034A 2013-01-18 2013-01-18 온도 감지 회로 및 온도 감지 방법 KR101418045B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130006034A KR101418045B1 (ko) 2013-01-18 2013-01-18 온도 감지 회로 및 온도 감지 방법
US14/158,119 US9574948B2 (en) 2013-01-18 2014-01-17 Temperature sensor and temperature sensing method
CN201410025513.8A CN103944541B (zh) 2013-01-18 2014-01-20 温度传感器及温度感测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130006034A KR101418045B1 (ko) 2013-01-18 2013-01-18 온도 감지 회로 및 온도 감지 방법

Publications (1)

Publication Number Publication Date
KR101418045B1 true KR101418045B1 (ko) 2014-07-14

Family

ID=51192059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130006034A KR101418045B1 (ko) 2013-01-18 2013-01-18 온도 감지 회로 및 온도 감지 방법

Country Status (3)

Country Link
US (1) US9574948B2 (ko)
KR (1) KR101418045B1 (ko)
CN (1) CN103944541B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140204974A1 (en) * 2013-01-18 2014-07-24 Industry-Academic Cooperation Foundation, Yonsei University Temperature sensor and temperature sensing method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9939330B2 (en) * 2014-03-28 2018-04-10 Darryl G. Walker Semiconductor device having subthreshold operating circuits including a back body bias potential based on temperature range
CN105181052B (zh) * 2015-08-26 2019-12-27 深圳市美思先端电子有限公司 一种热式流量传感器电路及信号处理方法
CN108268082B (zh) * 2016-12-30 2020-06-02 展讯通信（上海）有限公司 功率控制方法及装置
CN112013991A (zh) * 2020-08-10 2020-12-01 杭州电子科技大学 一种基于标准单元的温度测量电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612889A (ja) * 1992-06-26 1994-01-21 Canon Inc 遅延装置
KR20100120551A (ko) * 2009-05-06 2010-11-16 포항공과대학교 산학협력단 저전압용 디지털 차동 신호 송신기 회로
KR20110133269A (ko) * 2010-06-04 2011-12-12 연세대학교 산학협력단 온도 감지 회로 및 그것의 동작 방법
KR20120047378A (ko) * 2010-11-03 2012-05-14 연세대학교 산학협력단 온도 감지 회로 및 온도 감지 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137327A (en) 1998-11-25 2000-10-24 Siemens Aktiengesellschaft Delay lock loop
US6456130B1 (en) * 2001-01-11 2002-09-24 Infineon Technologies Ag Delay lock loop and update method with limited drift and improved power savings
US7126396B1 (en) * 2003-07-16 2006-10-24 National Semiconductor Corporation System for clock duty cycle stabilization
US20060044032A1 (en) * 2004-08-24 2006-03-02 Tyler Gomm Delay-lock loop and method having high resolution and wide dynamic range
KR100753137B1 (ko) 2005-09-29 2007-08-30 주식회사 하이닉스반도체 지연고정루프 및 지연고정루프 클럭 생성방법
KR100675009B1 (ko) * 2006-02-01 2007-01-29 삼성전자주식회사 데이터 지연 조절 회로 및 방법
KR100832007B1 (ko) * 2006-10-31 2008-05-26 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법
US7633349B2 (en) 2007-04-04 2009-12-15 Altera Corporation Phase frequency detectors generating minimum pulse widths
KR100878259B1 (ko) * 2007-04-10 2009-01-13 삼성전자주식회사 위상 검출기, 이를 포함하는 지연 고정 루프 및 이를구동하는 방법
US7902893B1 (en) * 2009-11-17 2011-03-08 Zoran Corporation Clock-signal generator
KR101046274B1 (ko) * 2010-03-29 2011-07-04 주식회사 하이닉스반도체 클럭지연회로
KR101131893B1 (ko) * 2010-07-06 2012-04-03 주식회사 하이닉스반도체 지연고정루프
US8373482B2 (en) 2011-01-13 2013-02-12 Texas Instruments Incorporated Temperature sensor programmable ring oscillator, processor, and pulse width modulator
KR101950320B1 (ko) * 2012-06-29 2019-02-20 에스케이하이닉스 주식회사 위상 검출 회로 및 이를 이용한 동기 회로
KR102002462B1 (ko) * 2012-08-29 2019-07-23 에스케이하이닉스 주식회사 지연 고정 루프 회로 및 그 지연 고정 방법
KR101382500B1 (ko) * 2013-01-18 2014-04-10 연세대학교 산학협력단 지연 고정 회로 및 클록 생성 방법
KR101418045B1 (ko) * 2013-01-18 2014-07-14 연세대학교 산학협력단 온도 감지 회로 및 온도 감지 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612889A (ja) * 1992-06-26 1994-01-21 Canon Inc 遅延装置
KR20100120551A (ko) * 2009-05-06 2010-11-16 포항공과대학교 산학협력단 저전압용 디지털 차동 신호 송신기 회로
KR20110133269A (ko) * 2010-06-04 2011-12-12 연세대학교 산학협력단 온도 감지 회로 및 그것의 동작 방법
KR20120047378A (ko) * 2010-11-03 2012-05-14 연세대학교 산학협력단 온도 감지 회로 및 온도 감지 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140204974A1 (en) * 2013-01-18 2014-07-24 Industry-Academic Cooperation Foundation, Yonsei University Temperature sensor and temperature sensing method
US9574948B2 (en) * 2013-01-18 2017-02-21 Industry-Academic Cooperation Foundation, Yonsei University Temperature sensor and temperature sensing method

Also Published As

Publication number Publication date
CN103944541A (zh) 2014-07-23
US20140204974A1 (en) 2014-07-24
US9574948B2 (en) 2017-02-21
CN103944541B (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
USRE48735E1 (en) Use of a recirculating delay line with a time-to-digital converter
US7728754B2 (en) Integrating analog to digital converter
KR100819954B1 (ko) 온 다이 온도 및/또는 전압 변화를 검출하는 방법 및 집적 회로 칩
KR101418045B1 (ko) 온도 감지 회로 및 온도 감지 방법
JP5561010B2 (ja) 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
US8487708B2 (en) Clock oscillator circuit and semiconductor device
CN110249534B (zh) 具有转换速度控制反馈环路的异步sar adc
EP2286256B1 (en) Dll for period jitter measurement
TWI577134B (zh) 使用充電時間量測單元之嵌入式微控制器振盪器的精確板上調諧
KR101063537B1 (ko) 커패시턴스 측정 회로
CN113258927A (zh) 用于环路增益的自动检测及校准的装置
KR20190140386A (ko) 디지털 ldo 레귤레이터 및 그의 동작 방법
US8803725B2 (en) Single slope AD converter circuit provided with compartor for comparing ramp voltage with analog input voltage
JP7223387B2 (ja) デューティ補償装置
JP2012114716A (ja) Ｔｄｃ装置とｔｄｃのキャリブレーション方法
JP2011125087A (ja) デジタル制御スイッチング電源装置
US20130169327A1 (en) Charge-to-Digital Timer
KR101989696B1 (ko) 감소된 정적 위상 오프셋을 갖는 지연 고정 루프 장치 및 그 동작 방법
Kim et al. A Jitter-Programmable Bang-Bang Phase-Locked Loop Using PVT Invariant Stochastic Jitter Monitor
JP3864583B2 (ja) 可変遅延回路
KR101201116B1 (ko) 동적 루프 대역을 갖는 위상고정루프 및 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법
US11581897B1 (en) Dual slope digital-to-time converters and methods for calibrating the same
KR101956310B1 (ko) 온도 측정 장치
JP5096248B2 (ja) ジッタ測定回路
CN117692005A (zh) Td转换器、pll电路、td转换方法及时钟产生方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 5