KR100819954B1 - 온 다이 온도 및/또는 전압 변화를 검출하는 방법 및 집적 회로 칩 - Google Patents

온 다이 온도 및/또는 전압 변화를 검출하는 방법 및 집적 회로 칩 Download PDF

Info

Publication number
KR100819954B1
KR100819954B1 KR1020057017658A KR20057017658A KR100819954B1 KR 100819954 B1 KR100819954 B1 KR 100819954B1 KR 1020057017658 A KR1020057017658 A KR 1020057017658A KR 20057017658 A KR20057017658 A KR 20057017658A KR 100819954 B1 KR100819954 B1 KR 100819954B1
Authority
KR
South Korea
Prior art keywords
delete delete
voltage
frequency
signal
droop
Prior art date
Application number
KR1020057017658A
Other languages
English (en)
Other versions
KR20050112109A (ko
Inventor
나세르 쿠드
자베드 바카툴라
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20050112109A publication Critical patent/KR20050112109A/ko
Application granted granted Critical
Publication of KR100819954B1 publication Critical patent/KR100819954B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/32—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using change of resonant frequency of a crystal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Abstract

본 발명은 온 다이 전압 및/또는 주파수 검출기에 관한 것이다. 일측면에 있어서, 적응적 주파수 클럭 생성 회로는 공급 전압 레벨을 검출하여 온 다이 클럭 신호의 주파수가 따라서 조정될 수 있게 하는 드루프 검출기를 포함한다.

Description

온 다이 온도 및/또는 전압 변화를 검출하는 방법 및 집적 회로 칩{A METHOD AND APPARATUS FOR DETECTING ON-DIE VOLTAGE VARIATIONS}
본 발명은 집적 회로 분야에 관한 것이며, 보다 상세하게는, 온 다이(on-die) 온도 및/또는 전압의 변화 검출에 관한 것이다.
마이크로프로세서와 같은 고주파 집적 회로에서, 전압 및/또는 온도의 변화는 결과적으로 주파수를 저하시킬 수 있다. 현재, 고가의 리소스가 예를 들어, 이러한 주파수 저하를 피하기 위해서 전압 변화 관리에 전용으로 사용되고 있다.
몇몇의 경우에, 기능적인 고장을 방지하기 위해서, 최대 공급 전압 드루프(droop)에 있어서, 집적 회로의 작동 주파수가 여전히 유지되도록, 전압 마진이 공급 전압에 부가된다. 그러나, 이러한 접근 방법은, 보상되는 전압 저하가 종종 발생할 수 있을지라도, 집적 회로 장치가 동작하고 있는 대부분의 시간 동안에는 전력을 상당히 증가시킬 수 있다.
집적 회로 장치의 작동 주파수가 계속해서 증가함에 따라, 공급 전압의 퍼센 트에 따른 드루프 크기도 계속해서 증가한다. 몇몇 집적 회로에 있어서, 예를 들어, 전력 및 비용의 제한으로 인한 전압 드루프에 대항하여 보호하기 위해서, 필요한 전압 마진을 제공하는 것이 가능하지 않을 수 있다.
본 발명의 실시예는 예시적이며, 첨부 도면으로 제한되지 않으며, 도면에서, 동일 참조 부호는 유사 구성 요소를 지칭한다.
도 1은 일실시예의 적응적 주파수 클로킹 시스템의 상위 레벨 블록도,
도 2는 도 1의 적응적 주파수 클로킹 시스템에 사용될 수 있는 일실시예의 드루프(전압) 검출기의 개략적인 블록도,
도 3은 도 1의 적응적 주파수 클로킹 시스템에 사용될 수 있는 다른 실시예의 전압 검출기의 개략도,
도 4는 도 1의 적응적 주파수 클럭 생성 회로에 사용될 수 있는 일실시예의 드루프/전압 검출기의 블록도,
도 5는 도 4의 드루프/전압 검출기에 사용될 수 있는 일실시예의 디지털의 아날로그-디지털 변환기의 개략도,
도 6은 도 4의 드루프/전압 검출기를 보다 상세히 도시하는 개략도,
도 7은 드루프 이력(history)을 추적하기 위한 도 6의 드루프 검출기에 있어서의 다른 적용예를 나타내는 블록도,
도 8은 예를 들어, 드루프 모니터링에 사용될 수 있는 다른 실시예의 드루프 검출기의 개략 블록도,
도 9는 도 8의 드루프 검출기의 링 발진기를 제어하는데 사용될 수 있는 역전압 감도 회로의 개략 블록도,
도 10은 예를 들어, 드루프 모니터링에 사용될 수 있는 다른 실시예의 드루프 검출기의 개략 블록도,
도 11은 일실시예에 있어서의 드루프 이력을 추적하는데 사용될 수 있는 회로 구현예의 블록도,
도 12는 일실시예의 드루프 및/또는 온도 검출기를 이용하는 일실시예의 집적 회로의 상위 레벨 블록도,
도 13은 일실시예의 하나 이상의 드루프 모니터 회로를 이용하는 일실시예의 집적 회로의 상위 레벨 블록도,
도 14는 일실시예의 드루프 및/또는 온도 검출기를 이용하는 일실시예의 시스템의 블록도,
도 15는 온 다이 전압 드루프 및/또는 온도 변화를 검출하기 위한 일실시예의 방법을 나타내는 흐름도,
도 16은 도 6의 실시예에 바람직하게 사용될 수 있는 충전 트랜지스터의 예시적인 구현예의 개략도.
집적 회로 다이 상에서의 전압 및/또는 온도 변화를 디지털 검출하는 방법 및 장치가 기술되어 있다. 다음의 설명에서, 특정 유형의 집적 회로, 회로 구성, 시스템 구성 등은 설명 목적으로 기술되어 있다. 그러나, 다른 유형의 집적 회로, 회로 구성 및/또는 시스템 구성에 다른 실시예가 적용될 수 있다는 것을 알 수 있다.
일실시예에 있어서, 온도 또는 전압 레벨 중 하나를 검출하는 검출기는 제 1 실제 고정 전압을 수신하고, 검출된 온도 또는 제 2 전압의 레벨에 응답하여 코드 신호를 출력한다. 제어 회로는 코드 신호에 응답하여 클럭 신호의 주파수를 결정한다. 예를 들어, 이러한 검출기는 예를 들어 도 1을 참조하여 이하에 설명되는 다른 주파수를 결정하는 적응적 주파수 클럭 생성 회로에 사용될 수 있다. 이들 실시예 및 다른 실시예의 추가적인 상세한 설명이 이하의 설명에서 제공된다.
도 1은 일실시예에 다른 적응적 주파수 클럭 생성 회로(100)의 상위 레벨 블록도이다. 이하에 보다 상세히 기술된 바와 같이, 이러한 회로는 고주파 동작을 필요로 하는 다른 집적 회로 장치 또는 마이크로프로세서에 적응적 클로킹 접근 방법을 제공하는데 사용될 수 있다.
적응적 주파수 클럭 생성 회로(100)는 동기 클록 생성기(위상 잠금 루프(PLL))(105), N 제산 회로(110), 승산기(mux)(115) 및 전압 드루프(및/또는 온도) 검출기(120)를 포함한다. 동작시에, PLL(105)은 입력에서 기준 클럭 신호(RefCLK)를 수신하며, 피드백 클럭 신호(FBCLK)를 생성하는 N 제산 회로(110)와 협력하여, 제 1 주파수(F1)를 가진 고주파수 출력 클럭 신호를 제공한다. N 제산 회로(110)의 값 N은 기준 클럭 신호(RefCLK)의 주파수에 대한 주파수(F1)의 비율을 따르는 여러 값 중 하나일 수 있다.
도 1에 도시된 바와 같이, 다른 클럭 생성기(도시 생략)는, 단독으로 또는 클럭 제산 또는 승산 회로(도시 생략)와 협력하여, 상이한 주파수, 예를 들어, F2를 가진 클럭 신호를 생성하기 위해 유사한 방식으로 동작한다.
동시에, 드루프 검출기(120)는 관심 전압 레벨, 예를 들어, Vcc 및/또는 관심 온도 표시자를 표시하는 입력 신호를 수신한다. Vcc 입력 신호는 전압 공급 장치로부터 수신될 수 있으며, 온도 관련 입력 신호는 예를 들어, 온 다이 온도 센서로부터 수신될 수 있다. 수신된 입력 신호에 근거하여, 드루프 검출기(120)는 주파수 코드(125) 또는 다른 제어 신호를 제공하여, mux(115)로 하여금 주파수 F1...Fn 중 하나를 가진 출력부(130)에서의 클럭 신호(OutCLK)를 선택적으로 출력하게 한다. 선택된 클럭 신호(OutCLK)는 예를 들어, 적응적 주파수 클로킹 회로(100)를 포함하는 호스트 집적 회로 상의 코어 회로를 클로킹하는데 사용될 수 있다.
PLL(105), N 제산 회로(110) 및 mux(115) 각각은 예를 들어, 출력 클럭 신호(OutCLK)의 원하는 특성과 호스트 집적 회로가 제조되는 공정에 따라서 공지의 여러 PLL, N 제산 및/또는 mux 설계 중 하나를 이용하여 구현될 수 있다.
일실시예에 있어서, 도 1의 드루프 검출기(120) 및 mux(115)은 예를 들어, 도 2의 드루프 검출기(220) 및 제어 및 mux 회로(215)를 이용하여 구현될 수 있다. 드루프 검출기(220)는, 각각이 예를 들어 폴리, n 웰 또는 p 형 금속 산화물 반도체(PMOS) 저항으로서 구현되는 직렬 결합의 저항(R1, R2, R3)으로 형성된 전압 분 배기(221)를 포함한다. 사용되는 저항의 형태는 예를 들어, 전압 분배기의 원하는 정확도, 가용 범위 및 원하는 복잡도와 같은 요인에 기초하여 결정될 수 있다. 하나 이상의 저항(R1, R2, 및/또는 R3)이 PMOS 장치를 이용하여 구현되는 경우에, PMOS 장치는 온 다이 변화의 영향을 감소시키도록 크기 조정될 수 있다.
드루프 검출기(220)는, 일실시예에 있어서의 인에이블 장치(222)와, 이하의 용량을 가지도록 공지의 여러 비교기 설계 중 하나를 이용하여 구현될 수 있는 비교기(224, 226, 228)를 또한 포함한다.
작동시에, 전압 분배기(221)는 예를 들어, 고정 아날로그 전원 공급 장치(230)로부터 실질 고정 기준 전압을 수신한다. 고정 아날로그 전원 공급 장치(230)는, 다른 전원 공급 장치가 드루프 검출기(220)용으로 제공될 필요가 없도록, 예를 들어, 하나 이상의 PLL와 같은 호스트 집적 회로 칩 상의 다른 회로의 공급 장치로서 또한 사용될 수 있다.
인에이블 장치(222)의 입력부에 수신된 인에이블 신호가 하이 상태로 전이될 때, 인에이블 장치(222)와 드루프 검출기(221)는 턴 온된다. 인에이블 신호는 다른 온 칩 회로(도시 생략)에 의해 생성되거나, 외부 소스로부터 수신될 수 있다.
비교기(224, 226, 228) 각각은 다른 주변 회로에 또한 제공되는 디지털 공급 전압(Vcc)을 수신한다. 이러한 실시예에 있어서, Vcc는 드루프 검출기(220)에 의해 모니터링되는 전압이다. 드루프 검출기(220)가 인에이블되는 것에 응답하여, 비교기(224, 226, 228)는 Vcc를 기준 전압(V1, V2, V3)과 각각 비교한다.
일실시예에 있어서, 회로(220)는 Vcc > V1 > V2 > V3으로 되도록 설계될 수 있다. Vcc가 드루프할 때, 제 1 기준 전압(V1) 아래로 떨어지면, 비교기(224)의 출력(out1)이 어서트된다. 제 2 기준 전압(V2) 아래가 되도록, Vcc가 추가로 드루프되면, 출력 신호(out2)가 또한 어서트되며, Vcc가 제 3 기준 전압(V3) 아래로 드루프되면, 출력 신호(out3)가 또한 어서트된다.
출력 신호(out1, out2, out3)는 선택 또는 제어 신호로서 제어 및 mux 회로(215)에 제공되며, 검출기(220)가 적응적 주파수 클로킹 응용에 사용되는 실시예에 있어서의 도 1의 주파수 코드 신호에 대응할 수 있다. 선택 신호(out1, out2, out3)의 값에 기초하여, mux(215)는 도 2의 실시예에 있어서, 도시된 바와 같이 주파수(F1, F2, F3, F4)를 가진 입력 신호 중 하나를 선택하여 주파수(Fout)를 가진 출력 신호(OutCLK)를 제공한다. 주파수(F1, F2, F3, F4)를 가진 신호는 도 1을 기준으로 상술한 바와 같이 생성될 수 있다. 이러한 실시예에 있어서, OutCLK 신호의 주파수는 예를 들어, 표 1에 따라서 선택될 수 있다.
Figure 112005052463784-pct00001
기준 전압(V1, V2, V3)의 목표값과, 저항(R1, R2, R3)의 선택값과, 인에이블 장치(222)의 전류는, 회로 설계자가 출력 클럭 신호의 주파수를 조정하고자 하는 목표 트립 포인트에 따라서 다르다. 원하는 트립 포인트는 예를 들어, Vcc의 지정값, 예상 전압 드루프, 설계 마진 및 당업자에 의해 인지될 수 있는 다른 요건 등의 요인에 따라 다르다.
전압 분배기(221)의 전류와, 전압 분배기(221)의 출력부에서의 전압(V1, V2, V3)의 크기는 인에이블 장치(222)의 전류에 의해 결정된다. 일실시예에 있어서, 전압(V1, V2, V3)을 변경하기 위해서, 전류는 디지털 프로그래밍되어, 저항(R1, R2, R3)의 비율에 의존하여 전압값을 조정할 수 있다. 전류는, 인에이블 트랜지스터(222)의 크기를 효율적으로 변경함으로써 변경될 수 있다. 이러한 변경은, 예를 들어, 각각이 개별적으로 인에이블되는 평행 NMOS 트랜지스터로부터 장치(222)를 구성함으로써 행해질 수 있다. 당업자에게 공지된 방식으로 이들 다수의 인에이블의 어서트를 조작함으로써 조정된다.
일실시예에 있어서, 하나 이상의 기준 전압(V1, V2, 및/또는 V3)의 값은 하나 이상의 저항(R1, R2 및/또는 R3)을 조정함으로써 제조후에 대안으로 또는 추가로 조작될 수 있다. 예를 들어, 저항(R1, R2 및/또는 R3)이 PMOS 저항으로서 구현되는 경우에, 저항값은 이들 PMOS 장치(하나의 대형 트랜지스터 대신에 소형의 평행 트랜지스터로서 구현)를 단순히 레깅(legging)함으로써, 또한, (금속부를 통해서만) 상이한 다리부(leg)를 접속 및 단선함으로써 조정될 수 있어서, 실제 장치 크기와 저항을 조작할 수 있다.
도 2의 드루프 검출기에서, 4개의 상이한 신호 주파수 사이에서 선택하기 위해서 3개의 기준 전압이 사용되지만, 다른 실시예에 있어서는, 상이한 수의 출력 신호 주파수 사이에서 선택하기 위해서 유사한 방식으로 상이한 수의 기준 전압이 제공되어 사용될 수 있다는 것을 알 수 있다. 또한, 아날로그 전원 공급 장치로부터 정전압을 수신하는 전압 분배기가 도 2의 회로에 기준 전압을 제공하는데 사용되지만, 다른 실시예에 대해서, 기준 전압을 생성하기 위해 밴드갭(bandgap)을 이용하는 것과 같은 다른 접근 방법이 사용될 수 있다.
또한, 검출기(220)는 공급 전압(Vcc)에서의 변화를 검출하지만, 온도 변화를 검출하기 위해서 유사한 구성을 가진 검출기가 대안으로 사용될 수 있다. 이러한 실시예에 있어서, 출력 신호 주파수를 선택하기 위해서, 온도와 연관된 기준 신호와 가변 신호를 유사한 방식으로 비교한다.
예를 들어, 도 1의 검출기(120)와 mux(115)를 제공하는데 사용될 수 있는 다른 실시예의 전압 드루프 검출기(320)와 관련 mux(315)가 도 3에 도시되어 있다. 도 3에 도시된 실시예에 있어서, 드루프 검출기(320)는 고정 전원 공급 장치(330)로부터의 고정 공급 전압에 의해 전력이 인가되는 제 1 체인의 지연 구성 요소(322)와, 디지털 전원 공급 장치로부터 공급 전압(Vcc)을 수신하는 제 2 체인의 지연 구성 요소(324)를 포함한다. 이러한 실시예에 있어서, 공급 전압(Vcc)은 드루프 검출기(320)에 의해 모니터링될 수 있으며, 고정 전원 공급 장치는, 상술한 바와 같이, 동일 집적 회로 상의 다른 회로에 전력을 인가하는데 사용되는 아날로그 전원 공급 장치일 수 있다. 일실시예의 검출기(320)는 위상 검출기(332, 334, 336)와 버퍼(338)를 또한 포함할 수 있으며, 여기서, 각각은 본 명세서에 기술된 관련 특징을 제공하는 이러한 회로에 대해 공지의 설계를 이용하여 구현될 수 있다.
고정 전원 공급 장치(330)로부터 고정 공급 전압을 수신하는 제 1 체인의 지연 구성 요소(322)는, 입력 신호(CK)에 대하여, 디지털 전원 공급 장치에서의 변화에 민감하지 않은 기준 경로 지연(Dref)을 제공한다. 대조적으로, 제 2 체인의 지연 구성 요소의 지연은 Vcc의 크기에 따라 다르다.
일실시예에 있어서, 체인의 지연 구성 요소(324)의 중간의 탭(tap)은 지연(D3)을 가진 제 1 지연 신호를 제공하며, 체인의 지연 구성 요소(324)의 제 3 지연 구성 요소 다음의 탭은 지연(D2)을 가진 제 2 지연 신호를 제공하며, 체인(324)의 출력은 지연(D1)을 가진 제 3 지연 신호를 제공한다. 일실시예의 검출기(320)는 Dref > D1 > D2 > D3으로 설정되도록 설계될 수 있다.
작동시에, 입력 신호(CK)는 지연 경로(322, 324)에 연속적으로 주입된다. 위상 검출기(332, 334, 336) 각각은, 기준 지연 경로(322)의 출력이 다른 지연 경로(324)의 출력을 앞서는지 뒤지는지를 검출하여, 대응하는 출력 신호(out1, out2 또는 out3)를 각각 제공한다. 예를 들어, 지연(D1)이 Dref를 초과하는 범위까지 Vcc가 드루프하면, 위상 검출기(332)로부터의 출력 신호(out1)가 어서트된다. 지연(D2 및/또는 D3) 중 하나 또는 둘 다가 Dref를 초과하도록 Vcc가 드루프하면, 대응하는 출력 신호(out2 및/또는 out3)가 어서트된다.
주파수(F1, F2, F3, F4)를 가진 신호를 수신하는 mux 및 제어 회로(315)에는 출력 신호(out1, out2, out3)가 선택 신호로서 제공된다. 회로(315)는, 일실시예의 회로(315)가 저상태로의 클럭 신호 변이 이전에 그들의 값을 포착하기 위해서 어서트된 후에 위상 검출기(332, 334, 336)로부터의 출력 신호를 샘플링하는 플립 플롭(도시 생략)을 더 포함하는 것을 제외하고, 상술한 mux 및 제어 회로(215)와 구성 및 동작에 있어서 유사할 수 있다. 또한, 일실시예에 있어서, mux(315)는 상술한 표 1에 따라서 주파수(Fout)를 가진 출력 신호를 선택한다.
회로(320)는 4개의 신호 주파수를 선택하기 위해서 3개의 상이한 지연을 이용하지만, 다른 실시예에 있어서는, 상이한 지연이 사용되거나 신호 주파수가 유사한 방식으로 선택될 수 있다는 것을 알 수 있다.
도 4를 참조하면, 또 다른 실시예의 올 디지털(all digital) 검출기(420)의 상위 레벨 블록도가 도시되어 있다. 일실시예의 적응적 주파수 클로킹 시스템에 있어서 도 1의 검출기(120)를 제공하는데 검출기(420)가 사용될 수 있다. 다른 실시예에 있어서, 검출기(420)는 예를 들어, 드루프 이력 회로의 일부로서 사용될 수 있다. 도시된 바와 같이, 검출기(420)는 링 발진기(ROSC)(422), 주파수-전압 변환기(FVC)(424) 및 디지털 아날로그-디지털 변환기(DADC)(426)를 포함한다.
상위 레벨에서, 링 발진기(422)는 도시된 바와 같이, FVC(424)에 제공되는 전압 및 온도에 비례하는 주파수를 가진 출력 신호를 생성한다. 주파수 전압 변환기(424)는 ROSC(422)로부터 수신된 입력 신호의 주파수에 비례하는 전압을 가진 출력 신호를 생성한다. ROSC(422) 및 FVC(424)는 이러한 방식으로, 이하에 보다 상세히 설명되는 DADC(426)의 용량의 중간 범위에 실질적으로 있는 레벨에 최종 출력 신호의 전압을 배치하고 회로 상의 전압 온도 효과를 확대하는 전압/온도 증폭기 및 레벨 시프터(428)로서 함께 동작한다.
FVC(424)로부터 출력 신호를 수신하는 것에 응답하여, DADC(426)는 도 6을 기준으로 보다 상세히 설명되는 온도 및 전압에 비례하는 출력 코드 신호를 제공한다. 일실시예에 있어서 검출기(420)의 대기 시간은 2 클럭 사이클이지만, 다른 실시예에 있어서는 다를 수 있다.
도 5는 일실시예의 올 디지털(all digital) 아날로그-디지털 변환기(426)를 보다 상세히 도시하는 개략도이다. DADC(426)는 이러한 실시예에 있어서의 n개 체인 각각이 3개의 인버터를 포함하는 직렬 접속 변환기의 n개 체인(501)을 포함한다. 직렬 접속 인버터의 n 체인 각각은 본 명세서에서 인버터 센서(501)라고 지칭할 수 있다.
도 5에 도시된 n개의 인버터 센서(501) 각각은 Vth1 내지 Vthn로서 도시된 상이한 스위칭 임계 전압(Vth)을 가지며 대응하는 출력 신호(Vout1 내지 Voutn)를 각각 제공하도록 설계된다. 임계 전압은 당업자에게 공지되고 이하의 수학식에 나타낸 바와 같이 상대적인 p 및 n 트랜지스터 장치 사이즈의 조심스러운 선택을 통해서 인버터 센서(501) 각각에 대해서 변경된다.
Figure 112005052463784-pct00002
여기서, μ은 전자 이동도(표시된 p 또는 n)이며, ε은 각각의 게이트 절연체의 유전율이며, tox는 산화물의 두께이며, W은 각각의 트랜지스터 폭이며, L은 각각의 트랜지스터 길이이며, Vth은 스위칭 임계 전압이며, Vth은 NMOS 트랜지스터의 임계 전압이며, Vtp은 PMOS 트랜지스터의 임계 전압이다.
인버터 센서(501)의 Vth에 대한 전압 변화 효과 또는 임의의 장치의 효과를 감소시키기 위해서, 상술한 정전압 공급원과 같은 정전압 공급 장치가 DADC(426) 용도로 사용될 수 있다. 또한, 인버터 각각에 대한 장치 크기 조절을 조심스럽게 행하여 공지의 방식으로 Vth 변화를 감소시킬 수 있다.
DADC(426)를 제공하는데 사용된 인버터 센서의 개수와 각각에 대한 원하는 스위칭 임계값은 모니터링되는 신호의 예상 변화 범위와 DADC(426)의 원하는 정확도에 따라 다르다. 사용되는 인버터 센서의 개수가 클수록, 정확도는 높아진다. Vin은 인버터 센서의 스위칭 임계 전압을 조작함으로써 감지되기 때문에, 각각이 보다 미세한 스위칭 임계값에 맞게 조정되는 인버터 센서의 개수를 증가시키면, 결과적으로, 분해능이 높아지고 검출 정확도가 높아진다.
도 6은 도 4의 검출기(420)를 보다 상세히 도시하는 개략도이다. 도시된 바와 같이, 일실시예에 있어서, ROSC(422)는 2 제산 회로(602)에 결합된 출력부를 포함 및 구비하고 있다. 주파수-전압 변환기(FVC)(424)는 펄스 생성기(605), 피드백 지연 경로(610), p형 충전 트랜지스터(615), n형 방전 트랜지스터(620), 및 도 6에 도시된 바와 같이 결합된 커패시터(625, 630)와 저항(635)을 포함하는 RC 경로를 포함한다. 일실시예에 있어서, 충전 트랜지스터(615)는 다른 실시예를 기준으로 위에서 설명한 아날로그 클린 전원 공급 장치로부터 고정 전원 공급 전압(VFIXED)을 수신하도록 결합된 하나의 단자를 구비하고 있다.
작동시에, ROSC(422)는 상술한 ROSC(422)의 공급 전압과 온도에 비례하는 주파수를 가진 클럭 신호를 생성한다. ROSC(422)는 온도와 전압 변화 둘 다에 반응하지만, 전압이 온도에 비해 많이 빠르게 변하기 때문에, ROSC(422)는 초기에 전압 변화에 반응한다. 온도가 테스트 장비에 의해 제어되는 제어 테스트 환경에서 특히 사실이다.
클럭 신호는 라인(640) 상의 신호 divCLK를 제공하기 위해 2 제산 회로(602)에 의해 2로 제산된다. divCLK 신호가 로우 상태로 전이할 때, 충전 트랜지스터(615)는 노드(Vin)가 충전될 수 있도록 인에이블된다. 충전 트랜지스터가 인에이블되는 동안에 획득되는 최종 전압(Vin)은 I*T/C에 비례하며, 여기서, I는 충전 트랜지스터(615)의 전류이며, T는 divCLK 신호의 클럭 주기이며, C는 노드(Vin)의 총 커패시턴스이다.
divCLK 신호가 하이 상태로 전이할 때, 충전 트랜지스터는 디스에이블된다. Vin의 값이 상술한 바와 같이 DADC(426)의 출력을 결정하며, 이는 펄스 생성기(605)에 의해 생성된 펄스형 클럭 신호(pclk)를 이용하여 래치(637)로 샘플링된다. 래치된 출력 코드는 전압 및/또는 온도값을 나타내며, 예를 들어, 도 1에 도시된 바와 같이 적응적 주파수 클로킹 시스템에서 신호 주파수를 조정하는데 사용되거나, 도 7을 기준으로 이하에 설명되는 바와 같이 전압 드루프 레벨을 지시하도록 드루프 이력 레지스터에 저장될 수 있다.
도 6을 계속 참조하면, 지연 버전의 pclk 신호는 지연 구성 요소(610)에 의해 충전 트랜지스터(620)에 제공된다. 인에이블되는 것에 응답하여, 방전 트랜지스터(620)는 다음 모니터링 사이클을 준비하여 노드(Vin)를 방전한다.
당업자라면 알 수 있는 바와 같이, 노드(Vin)에서의 전하는 충전과 방전을 제어하는 신호의 주파수의 함수이다. 일실시예에 있어서, 이하에 보다 상세히 설명되는 바와 같이, 전하(Vin)가 실질적으로 DADC(426)의 출력 용량의 중간 범위에 있는 DADC(426)로부터의 출력 코드로 되는 주파수를 식별하기 위해서, 캘리브레이션 동작이 실행된다.
일부 실시예에 있어서, 충전 트랜지스터(615)는 래치의 초기 설정을 위해서 제공되는 조정가능 충전 트랜지스터이다. 일실시예에 있어서 사용될 수 있는 충전 트랜지스터(615)의 예시적인 구현예가 도 16에 도시되어 있다. 이러한 구현예에 있어서 트랜지스터(615)의 세기는, 어서트되는 인에이블 신호(en1,..enn)의 개수를 증가시킴으로써 증가될 수 있다.
상술한 캘리브레이션 동작은 예를 들어, 리셋 신호를 어서트 해제한 후에 몇 사이클 동안에 수행될 수 있다. 일실시예에 있어서, 캘리브레이션은 다음과 같이 진행한다. 1) 전압(Vcc)은 감지되고 그 결과는 DADC(426)에 의해 출력된 코드를 스캔 아웃함으로써 모니터링되며(예를 들어, 스캔 체인과 결합하여 테스트 액세스 포트(TAP)-관련 핀(도시 생략)을 이용하여), 2) PMOS 장치(615)의 세기는 스캔 아웃된 데이터를 기초로 하여 인에이블 PMOS 트랜지스터의 개수를 증가 또는 감소시킴으로써 조정되며, 3) 코드가 중간 범위에 있지 않을 때까지 1) 및 2)를 반복한다.
특정의 올 디지털(all digital) 아날로그-디지털 변환기의 구성이 상술되어 있지만, 다른 실시예에 있어서, 몇몇 아날로그 회로를 구비한 아날로그-디지털 변환기를 포함하는 상이한 유형의 아날로그-디지털 변환기가 대신에 사용될 수 있다.
도 7은 도 4-6의 드루프 검출기를 이용하여 드루프 이력을 제공할 수 있는 회로(700)의 블럭도이다. 회로(700)는 비교기(705)와 드루프 이력 레지스터(710, 715)를 포함한다. 일실시예에 있어서, 드루프 이력 레지스터(710)는 모두 0으로 초기화될 수 있으며, 드루프 이력 레지스터(715)는 모두 1로 초기화될 수 있다.
작동시에, 비교기(705)는 DADC(426)로부터 래치된 코드를 수신하여, 이 코드를 드루프 이력 레지스터(710, 715)에 저장된 값과 비교한다. 코드가 레지스터(710)에 저장된 값보다 크면, 레지스터(710)는 새로운 값으로 갱신된다. 코드가 레지스터(715)에 저장된 값보다 적으면, 레지스터(715)는 새로운 값으로 갱신된다. 이러한 방식으로, 최상위 및 최하위 전압 레벨의 이력이 추적될 수 있다. 여러 실시예의 드루프 검출기에 대한 다른 적용예가 여러 실시예의 범위 내에 있다는 것을 알 수 있다.
도 8은 다른 실시예의 드루프 검출기(800)의 블럭도이다. 드루프 검출기(800)는 예를 들어, 도 11의 회로(1100)에서의 드루프 모니터로서 사용될 수 있다. 드루프 검출기(800)에 대한 다른 적용예가 여러 실시예의 범위 내에 있다.
드루프 검출기(800)는 2개의 링 발진기(ROSC1, ROSC2)를 포함하며, 여기서, ROSC1(고속)는 ROSC2(저속)에 비해 상위 주파수 신호를 제공한다. 또한, 드루프 검출기(800)는 카운터(805)와 펄스 생성기(810)를 포함한다.
도 8, 도 9, 도 10, 도 11을 참조하면, 작동시에, 고속 링 발진기(ROSC1)는 도 8의 실시예에서의 모니터링되는 전원 공급 장치(Vcc)에 의해 전력이 인가된다. 도 8의 저속 링 발진기(ROSC2)는 3가지 방식 중 하나, 즉 1) 게이트와 RC(저항-용량성) 회로 둘다가 공지의 방식으로 발진기를 구현하는데 사용되는 전압 감도 구성, 2) 도 10에 도시된 고정 버스 클럭을 이용함으로써 또는 전압 또는 온도 변화에 민감하지 않는 아날로그 전원 공급 장치 또는 밴드갭(도시 생략)과 같은 개별적인 고정 전원 공급원을 이용하여 ROSC2에 전력을 인가함으로써 무(또는 실질적으로 없는) 감도 구성, 3) 도 9에 도시되며 이하에 보다 상세히 설명되는 역감도 구성을 이용하는 방식 중 하나로 구현될 수 있다. 저속 링 발진기(ROSC2)가 구현되는 방식은 회로의 원하는 분해능을 포함하는 여러 요인에 따라 다르다.
상술한 저전압 감도 및 실질적인 무 전압 감도 구성에 있어서, 도 8의 ROSC2는 게이트와 RC 회로 둘 다를 이용하는 공지의 방식으로 구성될 수 있다. 역 감도 구성에 있어서, 도 9를 참조하면, 일실시예에 있어서 회로(900)와 같은 회로가 ROSC2를 제공하도록 사용될 수 있다. 회로(900)는 전압 변화에 대한 감도가 반전되도록 게이트 회로(즉, RC 회로 없음)만을 이용하여 구현되는 링 발진기(905)를 포함한다. 회로(900)는 회로(910)로부터 수신된 전압(VCCR)에 의해 전력이 인가된다.
회로(910)는, 바이어스 생성기(920)에 의해 제공된 바이어스 전압을 수신하도록 결합된 게이트와, 모니터링되는 전압(이 실시예에서는 Vcc)을 수신하도록 결합된 하나의 단자를 구비한 p형 바이어스 트랜지스터(915)를 포함한다. 바이어스 생성기(920)는 예를 들어, 아날로그 전원 공급 장치 또는 밴드갭과 같은 고정 전원 공급 장치로부터 실질적 고정 전압을 수신하도록 결합된 전압 분배기를 포함할 수 있다. 회로(910)는 인에이블 트랜지스터(925, 930)와, 전류 미러 구성으로 결합된 트랜지스터(935, 940)와, 저항(R)을 더 포함한다.
저항값(R)은, 공칭 조건 하에서의 VCCR가 Vcc보다 낮아서 ROSC2 주파수가 ROSC1 주파수보다 저속으로 되게 하는 것이 선택된다. 이러한 선택은 수학식, 즉, VCCR = VCC - I2*R에 기초한다. 예를 들어, VCC = 1.2V이고, I2가 0.5mA로 설계되고, VCCR의 목표치가 0.9V이면, R은 600 ohms으로 설계된다. I2 및 I1가 동일하도록 설계될 수 있기 때문에, 트랜지스터(935, 940)는 효율적으로 등가로 되도록 설계될 수 있다. 본 실시예에 있어서, I1가 0.5mA인 바이어스 전압 트랜지스터(915)가 선택될 수 있다. VCC/2인 바이어스를 선택하면, 915는 I1가 0.5mA가 되도록 크기 조정된다.
작동시에, Vcc의 값이 변함에 따라, 트랜지스터(915)의 게이트-소스 전압(Vgs)은 전류(I1)가 변하도록 변화된다. 예를 들어, Vcc가 증가할 때, Vgs는 전류(I1)가 증가하도록 증가한다. 트랜지스터(935, 940)의 전류 미러 구성으로 인해, I1가 증가할 때, 전류(I2)는 저항(R) 양단의 전압 강하가 증가하도록 또한 증가한다. 저항(R) 양단의 전압 강하가 클수록 결과적으로 링 발진기(905)에서의 VCCR은 낮아진다. 링 발진기(905)의 주파수가 전압(VCCR)에 비례하기 때문에, VCCR가 낮아질 때, 또한 링 발진기(905)로부터의 출력 신호의 주파수(Fout)도 낮아진다. Vcc의 감소는 전압(VCCR)에 의한, 또한 링 발진기(905)로부터의 출력 신호의 주파수(Fout)에 의한 상보 응답을 야기한다.
따라서, 상술한 바와 같이, 회로(900)는 역 전압 감도 회로를 제공하며, 여기서, Vcc의 증가는 VCCR의 감소와, 링 발진기(905)로부터의 출력 신호으 주파수 감소를 야기한다.
계속해서 도 8 및 도 11을 참조하면, 저속 링 발진기(ROSC2)가 펄스형 비동기 리셋을 생성하는 동안에, 고속 링 발진기(ROSC1)는 카운터(805)를 클로킹한다. 저속 링 발진기는 기본적으로, 고속 링 발진기로부터의 클럭 펄스의 개수가 카운트되는 주기 시간을 정의한다. 리셋 펄스 사이에서 생성된 클럭 펄스의 개수는 ROCS1을 전력 인가하는데 사용되는 모니터링되는 전압, Vcc의 값에 따라 다르다.
저속 링 발진기(ROSC2)용으로 선택된 특정 구현예는 모니터링 회로의 원하는 분해능을 포함하는 여러 요인을 따라 다르다. 예를 들어, 상대적으로 높은 분해능을 원하는 경우에, 설계자는 역 전압 감도를 제공하는 ROSC2의 구성을 선택할 수 있다.
도 8 및 도 11을 계속해서 참조하면, 리셋 직전에, 고속 링 발진기(ROSC1)로부터의 출력 신호의 주파수와 저속 링 발진기(ROSC2)로부터의 출력 신호의 주파수(또는 고정 버스 클럭) 간의 관계에 비례하는 카운터(805)의 출력은 래치(1105)에 의해 래치되어 비교기(1110)에 제공된다. 비교기(1110)는 도 7을 참조하여 상술한 바와 같이 동작하여 래치 코드를 드루프 이력 레지스터(1115, 1120)에 기저장된 값과 비교할 수 있다.
일실시예에 있어서, 예를 들어, 드루프 이력 레지스터(1115)는 모두 1로 초기화될 수 있으며, 드루프 이력 레지스터(1120)는 모두 0으로 초기화될 수 있다. 래치 코드가 레지스터(1115)에 저장된 값보다 낮을 때, 및/또는 레지스터(1120)에 저장된 값보다 높을 때, 적절한 레지스터가 새로운 코드를 저장하도록 갱신된다. 이러한 방식으로, 드루프 이력 레지스터는 임의의 주어진 시간 주기 동안에 Vcc에 대한 최대 및 최소값에 대응하는 코드를 저장한다.
도 8 및 도 11의 회로가 ROSC2의 매 사이클 동안에 출력을 제공하는 반면에, 다수의 이러한 회로는 출력이 고속 클럭 신호의 매 사이클 동안에 제공될 수 있도록 스태거(stagger)(도시 생략)될 수 있다.
도 12는 하나 이상의 실시예의 하나 이상의 드루프 검출기(1205)가 구현될 수 있는 집적 회로(1200)의 상위 레벨 블럭도이다. 도 12에 도시된 실시예에 있어서, 도 2, 도 3 또는 도 4 중 하나에 따른 드루프 검출기와 같은 드루프 검출기는 상술한 바와 같이 적응적 주파수 제어가 제공될 수 있도록 PLL(1210)에 근접하게 구현된다.
도 13은 도 7 내지 도 11 중 하나 이상에 다른 드루프 모니터 회로와 같은 다수의 드루프 모니터 회로(1305)가 구현될 수 있는 일실시예의 집적 회로(1300)의 상위 레벨 블럭도이다. 도 13의 실시예에 있어서, 드루프 모니터 회로(1305)는, 특징화, 디버그 및/또는 다른 용도로 전압 드루프 및/또는 온도 변화를 모니터링하는 것을 원하는 경우에, 집적 회로(1300) 주변의 여러 위치에서 구현될 수 있다.
예를 들어, 일실시예에 있어서, 하나 이상의 드루프 모니터 회로와 관련된 드루프 이력 레지스터는 임의의 주어진 시간 주기동안에 최대 및 최소 전압 및/또는 온도값을 저장하도록 설계된다. 일실시예에 있어서, 드루프 모니터 회로(1305)는 스캔 체인 구성으로 접속되어 있다. 테스트, 특징화 또는 디버그 동작 동안에, 예를 들어, 드루프 이력 레지스터에 저장된 값은 스캔 체인을 통해 판독될 수 있다. 드루프 이력 레지스터에 저장된 값을 판독하는 다른 접근 방법은 여러 실시예의 범위 내에 있다.
도 14는 버스(1410)를 통해 하나 이상의 입력/출력 구성 요소(1415), 하나 이상의 대용량 저장 장치(1425) 및 하나 이상의 다른 시스템 구성 요소(1420)에 결합된 프로세서(1405)를 포함하는 일실시예의 시스템(1400)의 상위 레벨 블럭도이다. 일실시예에 있어서, 프로세서(1405)는 하나 이상의 실시예에 따른 하나 이상의 드루프 검출기 및/또는 드루프 모니터(1430)를 포함한다. 몇몇 실시예에 있어서, 하나 이상의 드루프 검출기는 시스템(1400) 내의 상이한 집적 회로 상에 포함될 수 있다.
도 15는 클럭 신호를 제공하기 위한 일실시예의 방법을 예시하는 상위 레벨 흐름도이다. 블록(1505)에서, 온 칩 검출기는 온도 및 전압 레벨 중 하나를 검출하여, 블록(1510)에서, 그 검출된 온도와 관련된 코드 신호를 출력으로서 제공한다. 블록(1515)에서, 제어 회로는 코드 신호에 응답하여 클럭 신호의 주파수를 결정한다.
다른 실시예에 있어서, 다른 동작이 포함될 수 있다는 것을 알 수 있다.
따라서, 고주파 클로킹 시스템에서의 전압 및 온도 변화를 디지털 검출하기 위한 방법 및 장치가 기술되어 있다. 상술한 설명에서, 본 발명은 특정 실시예를 참조하여 설명되어 있다. 그 실시예에 대한 여러 수정 및 변경이 첨부한 청구 범위에 설명된 본 발명의 광범위한 사상과 범위에서 벗어나지 않고 행해질 수 있다는 것을 알 것이다. 따라서, 명세서 및 도면은 제한적인 의미보다는 예시적인 것으로서 간주된다.

Claims (50)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 제 1 주파수를 가진 제 1 클럭 신호를 생성하는 제 1 클럭 생성기와,
    제 2 주파수를 가진 제 2 클럭 신호를 생성하는 적어도 하나의 제 2 클럭 생성기와,
    실질적 고정의 제 1 공급 전압을 수신하며, 제 2 공급 전압 또는 온도 중 하나의 레벨을 검출하는 드루프 검출기 - 상기 드루프 검출기는 상기 검출된 레벨에 응답하여 주파수 코드를 출력함 - 와,
    상기 주파수 코드를 수신하며, 상기 주파수 코드에 기초하여 상기 적어도 제 1 및 제 2 클럭 신호 중 하나를 선택적으로 출력하는 제어 회로를 포함하되,
    상기 드루프 검출기는,
    상기 제 2 공급 전압의 변화에 따라 변하는 증폭 및 레벨 시프트된 신호를 제공하는 증폭기 및 레벨 시프터와,
    상기 증폭 및 레벨 시프트된 신호를 수신하는 것에 응답하여 상기 코드를 출력하는 아날로그-디지털 변환기
    를 포함하는 집적 회로 칩.
  30. 제 29 항에 있어서,
    상기 증폭기 및 레벨 시프터는,
    상기 제 2 공급 전압의 변화에 따라 변하는 주파수를 가진 발진 신호를 제공하는 링 발진기와,
    상기 증폭 및 레벨 시프트된 신호를 제공하는 주파수-전압 변환기
    를 포함하는 집적 회로 칩.
  31. 제 29 항에 있어서,
    상기 아날로그-디지털 변환기는 올 디지털(all digital) 아날로그-디지털 변환기인 집적 회로 칩.
  32. 제 31 항에 있어서,
    상기 아날로그-디지털 변환기는 적어도 2개의 인버터 센서를 포함하며, 상기 인버터 센서 각각은 상이한 임계 전압을 구비하며, 상기 인버터 센서의 출력은 상 기 주파수 코드를 제공하는 집적 회로 칩.
  33. 제 30 항에 있어서,
    상기 주파수-전압 변환기는,
    인에이블되는 것에 응답하여, 상기 디지털-아날로그 변환기의 입력 노드를 충전하도록 결합된 충전 트랜지스터와,
    방전 신호에 응답하여 상기 입력 노드를 방전하도록 결합된 방전 트랜지스터와,
    상기 충전 트랜지스터와 상기 입력 노드 사이에 결합된 저항-용량성 회로
    를 포함하는 집적 회로 칩.
  34. 제 33 항에 있어서,
    상기 충전 트랜지스터의 단자는 상기 실질적 고정의 제 1 공급 전압을 수신하도록 결합된 집적 회로 칩.
  35. 제 33 항에 있어서,
    상기 충전 트랜지스터는 실질적으로 상기 아날로그-디지털 변환기의 중간 범 위로 상기 입력 노드에서의 전압 레벨을 조정하도록 가변적인 집적 회로 칩.
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 실질적 고정의 제 1 공급 전압 레벨을 수신하는 회로를 이용하여 전압 및 온도 레벨 중 하나를 검출하는 단계와,
    상기 검출된 레벨에 기초하여 코드를 제공하는 단계와,
    상기 코드에 응답하여 출력 클럭 주파수를 결정하는 단계를 포함하되,
    상기 검출 단계는,
    상기 전압의 변화에 응답하여 변하는 주파수를 가진 발진 신호를 생성하는 단계와,
    상기 발진 신호의 상기 주파수에 응답하는 전압을 가진 전압 신호를 제공하는 단계와,
    상기 전압 레벨에 기초하여 상기 코드를 제공하는 단계를 포함하는 방법.
KR1020057017658A 2003-03-21 2004-02-06 온 다이 온도 및/또는 전압 변화를 검출하는 방법 및 집적 회로 칩 KR100819954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/394,938 US6882238B2 (en) 2003-03-21 2003-03-21 Method and apparatus for detecting on-die voltage variations
US10/394,938 2003-03-21

Publications (2)

Publication Number Publication Date
KR20050112109A KR20050112109A (ko) 2005-11-29
KR100819954B1 true KR100819954B1 (ko) 2008-04-07

Family

ID=32988502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057017658A KR100819954B1 (ko) 2003-03-21 2004-02-06 온 다이 온도 및/또는 전압 변화를 검출하는 방법 및 집적 회로 칩

Country Status (5)

Country Link
US (2) US6882238B2 (ko)
EP (1) EP1631890A2 (ko)
KR (1) KR100819954B1 (ko)
TW (1) TWI247124B (ko)
WO (1) WO2004095240A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130080305A (ko) * 2012-01-04 2013-07-12 삼성전자주식회사 온도 관리 회로, 이를 포함하는 시스템 온 칩 및 온도 관리 방법

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864114A (zh) * 2003-06-30 2006-11-15 优力半导体有限公司 用于电源电流感测及压降损失补偿的可编程校正电路
TWI227320B (en) * 2003-12-22 2005-02-01 Sunplus Technology Co Ltd Radio frequency temperature sensor and temperature calibrating method therefor
JP4279180B2 (ja) * 2004-03-09 2009-06-17 Ｏｋｉセミコンダクタ株式会社 局所発振回路
US7071723B2 (en) * 2004-05-21 2006-07-04 Intel Corporation Mapping variations in local temperature and local power supply voltage that are present during operation of an integrated circuit
US7138816B2 (en) * 2004-10-26 2006-11-21 Intel Corporation On-die monitoring device power grid
US7330080B1 (en) * 2004-11-04 2008-02-12 Transmeta Corporation Ring based impedance control of an output driver
US7355435B2 (en) * 2005-02-10 2008-04-08 International Business Machines Corporation On-chip detection of power supply vulnerabilities
US20060176096A1 (en) * 2005-02-10 2006-08-10 International Business Machines Corporation Power supply insensitive delay element
US7528619B2 (en) * 2005-06-30 2009-05-05 Intel Corporation 0th droop detector architecture and implementation
US7327150B2 (en) * 2005-10-11 2008-02-05 Intel Corporation Integrated circuit package resistance measurement
DE102006010906A1 (de) * 2005-12-30 2007-07-05 Robert Bosch Gmbh Ringoszillatoranordnung mit gegenüber den Gatterlaufzeiten verkürzten Zeitquanten
JP5228447B2 (ja) * 2006-11-07 2013-07-03 新日鐵住金株式会社 高ヤング率鋼板及びその製造方法
US7714635B2 (en) 2007-02-06 2010-05-11 International Business Machines Corporation Digital adaptive voltage supply
US7936153B2 (en) 2007-02-06 2011-05-03 International Business Machines Corporation On-chip adaptive voltage compensation
US7865750B2 (en) * 2007-02-06 2011-01-04 International Business Machines Corporation Fan speed control from adaptive voltage supply
US7971035B2 (en) 2007-02-06 2011-06-28 International Business Machines Corporation Using temperature data for instruction thread direction
US8615767B2 (en) * 2007-02-06 2013-12-24 International Business Machines Corporation Using IR drop data for instruction thread direction
US7779235B2 (en) * 2007-02-06 2010-08-17 International Business Machines Corporation Using performance data for instruction thread direction
US8022685B2 (en) 2007-02-06 2011-09-20 International Business Machines Corporation Temperature dependent voltage source compensation
US7895454B2 (en) 2007-02-06 2011-02-22 International Business Machines Corporation Instruction dependent dynamic voltage compensation
TWI331335B (en) * 2007-03-06 2010-10-01 Nanya Technology Corp Semiconductor device and the related semiconductor memory module and signal adjustment method
US7724078B2 (en) * 2007-03-22 2010-05-25 Intel Corporation Adjusting PLL/analog supply to track CPU core supply through a voltage regulator
KR100877106B1 (ko) * 2007-06-27 2009-01-07 주식회사 하이닉스반도체 온도 정보 출력 장치
US7797131B2 (en) * 2007-08-24 2010-09-14 International Business Machines Corporation On-chip frequency response measurement
US8005880B2 (en) * 2007-08-24 2011-08-23 International Business Machines Corporation Half width counting leading zero circuit
US8185572B2 (en) * 2007-08-24 2012-05-22 International Business Machines Corporation Data correction circuit
JP4417989B2 (ja) * 2007-09-13 2010-02-17 Ｏｋｉセミコンダクタ株式会社 電流源装置、オシレータ装置およびパルス発生装置
US7710084B1 (en) 2008-03-19 2010-05-04 Fairchild Semiconductor Corporation Sample and hold technique for generating an average of sensed inductor current in voltage regulators
US7944248B2 (en) * 2008-04-17 2011-05-17 Altera Corporation Techniques for measuring voltages in a circuit
US7863875B1 (en) 2008-04-23 2011-01-04 Fairchild Semiconductor Corporation Non-linear control techniques for improving transient response to load current step change
US7764054B1 (en) 2008-05-21 2010-07-27 Fairchild Semiconductor Corporation Voltage regulator with current-mode dual-edge width modulation and non-linear control
US8386829B2 (en) * 2009-06-17 2013-02-26 Macronix International Co., Ltd. Automatic internal trimming calibration method to compensate process variation
US8031017B2 (en) * 2009-06-26 2011-10-04 Intel Corporation Method and apparatus for determining within-die and across-die variation of analog circuits
US8368385B2 (en) * 2009-09-25 2013-02-05 Intel Corporation Methods and systems to detect voltage changes within integrated circuits
US8063622B2 (en) 2009-10-02 2011-11-22 Power Integrations, Inc. Method and apparatus for implementing slew rate control using bypass capacitor
US8013669B2 (en) * 2009-10-27 2011-09-06 Apple Inc. Dynamic power noise event counter
US8660097B2 (en) 2010-03-30 2014-02-25 Qualcomm Incorporated Methods and apparatus for service continuity in a communication network
US8631368B2 (en) 2010-03-30 2014-01-14 Qualcomm Incorporated Method and circuit to generate race condition test data at multiple supply voltages
US9483098B2 (en) * 2010-04-01 2016-11-01 Qualcomm Incorporated Circuits, systems and methods to detect and accommodate power supply voltage droop
CN102023671A (zh) * 2010-09-10 2011-04-20 上海宏力半导体制造有限公司 电源配置方法及电源配置结构
US20120187991A1 (en) * 2011-01-25 2012-07-26 Advanced Micro Devices, Inc. Clock stretcher for voltage droop mitigation
US8847777B2 (en) 2011-03-25 2014-09-30 Apple Inc. Voltage supply droop detector
JP2013065372A (ja) * 2011-09-16 2013-04-11 Elpida Memory Inc 半導体装置およびそれを利用した情報処理システム
US20130144549A1 (en) * 2011-12-01 2013-06-06 Grigori Temkine Method for calibrating temperature sensors using reference voltages
US8669794B2 (en) * 2012-02-21 2014-03-11 Qualcomm Incorporated Circuit for detecting a voltage change using a time-to-digital converter
KR102041471B1 (ko) * 2012-12-24 2019-11-07 에스케이하이닉스 주식회사 반도체 장치
CN103995169B (zh) * 2014-04-25 2016-07-20 嘉兴泰鼎光电集成电路有限公司 芯片内部节点电压的测试电路
GB2525864B (en) * 2014-05-06 2021-04-07 Advanced Risc Mach Ltd Clock frequency reduction for an electronic device
US9575095B2 (en) * 2014-08-13 2017-02-21 Qualcomm Incorporated Low power high resolution oscillator based voltage sensor
US9413344B2 (en) * 2014-09-08 2016-08-09 Qualcomm Incorporated Automatic calibration circuits for operational calibration of critical-path time delays in adaptive clock distribution systems, and related methods and systems
US9912325B2 (en) * 2015-04-10 2018-03-06 Drexel University Power supply voltage detection and power delivery circuit
KR102327339B1 (ko) 2015-05-06 2021-11-16 삼성전자주식회사 집적 회로와 이를 포함하는 컴퓨팅 장치
US9634676B2 (en) * 2015-07-01 2017-04-25 Qualcomm Incorporated Circuits and methods providing clock frequency adjustment in response to supply voltage changes
TWI557414B (zh) 2015-08-04 2016-11-11 財團法人工業技術研究院 電子電路監測系統及電子電路監測方法
CN105628243B (zh) * 2015-12-30 2018-04-20 清华大学深圳研究生院 一种电阻型温度传感芯片
US9825620B2 (en) * 2016-01-21 2017-11-21 Apple Inc. Method and apparatus for digital undervoltage detection and control
US10145868B2 (en) * 2016-03-14 2018-12-04 Ampere Computing Llc Self-referenced on-die voltage droop detector
US9915968B2 (en) * 2016-04-19 2018-03-13 Qualcomm Incorporated Systems and methods for adaptive clock design
US9628089B1 (en) * 2016-06-24 2017-04-18 Qualcomm Incorporated Supply voltage tracking clock generator in adaptive clock distribution systems
EP3479185A4 (en) * 2016-07-01 2019-07-31 Chaoyang Semiconductor Jiangyin Technology Co., Ltd. SYSTEM-ON-CHIP (SOC) -VERSORGUNGSABFALLKOMPENSATION
US10642336B2 (en) * 2016-07-12 2020-05-05 Advanced Micro Devices, Inc. Clock adjustment for voltage droop
EP3270257B1 (en) * 2016-07-12 2019-02-27 Advanced Micro Devices, Inc. Clock adjustment for voltage droop
TWI610533B (zh) * 2016-09-01 2018-01-01 晨星半導體股份有限公司 頻率調整裝置以及調整頻率的方法
US10009036B2 (en) * 2016-09-09 2018-06-26 Samsung Electronics Co., Ltd System and method of calibrating input signal to successive approximation register (SAR) analog-to-digital converter (ADC) in ADC-assisted time-to-digital converter (TDC)
US11962313B2 (en) 2016-12-23 2024-04-16 Advanced Micro Devices, Inc. Adaptive DCO VF curve slope control
US10382014B2 (en) * 2016-12-23 2019-08-13 Ati Technologies Ulc Adaptive oscillator for clock generation
US10303200B2 (en) * 2017-02-24 2019-05-28 Advanced Micro Devices, Inc. Clock divider device and methods thereof
US10162373B1 (en) 2017-02-28 2018-12-25 Ampere Computing Llc Variation immune on-die voltage droop detector
US10423182B2 (en) * 2017-04-04 2019-09-24 Intel Corporation Self-referenced droop detector circuitry
US10425089B2 (en) 2017-12-21 2019-09-24 Advanced Micro Devices, Inc. Master/slave frequency locked loop
US10627883B2 (en) * 2018-02-28 2020-04-21 Advanced Micro Devices, Inc. Onboard monitoring of voltage levels and droop events
US11531385B2 (en) * 2018-09-17 2022-12-20 Samsung Electronics Co., Ltd. Voltage droop monitoring circuits, system-on chips and methods of operating the system-on chips
JP2020128947A (ja) 2019-02-12 2020-08-27 ソニーセミコンダクタソリューションズ株式会社 検出器
US10848137B1 (en) 2019-05-08 2020-11-24 Ati Technologies Ulc Symmetrical balanced c-element
US10732701B1 (en) * 2019-06-24 2020-08-04 Mediatek Singapore Pte. Ltd. Method and apparatus of dual threshold clock control
US10707877B1 (en) * 2019-06-27 2020-07-07 Intel Corporation Method and apparatus for switched adaptive clocking
US11152920B2 (en) 2019-09-23 2021-10-19 International Business Machines Corporation Voltage starved passgate with IR drop
US11281249B2 (en) 2019-09-23 2022-03-22 International Business Machines Corporation Voltage sensitive current circuit
US11204635B2 (en) 2019-09-23 2021-12-21 International Business Machines Corporation Droop detection using power supply sensitive delay
US10833653B1 (en) * 2019-09-23 2020-11-10 International Business Machines Corporation Voltage sensitive delay
US11442082B2 (en) * 2019-12-23 2022-09-13 Graphcore Limited Droop detection
GB2590660B (en) * 2019-12-23 2022-01-05 Graphcore Ltd Reactive droop limiter
US11036253B1 (en) * 2020-09-30 2021-06-15 Microsoft Technology Licensing, Llc Dynamic scaling of system clock signal in response to detection of supply voltage droop
US11444625B2 (en) * 2020-11-24 2022-09-13 Arm Limited Clock phase-shifting techniques in physical layout design
US11249530B1 (en) 2020-11-25 2022-02-15 Qualcomm Incorporated Adaptive voltage controller
TWI774449B (zh) 2021-06-29 2022-08-11 瑞昱半導體股份有限公司 處理器
US11646740B2 (en) * 2021-07-02 2023-05-09 Arm Limited Circuits and methods to alter a phase speed of an output clock
US20230141595A1 (en) * 2021-11-08 2023-05-11 Advanced Micro Devices, Inc. Compensation methods for voltage and temperature (vt) drift of memory interfaces
US20230195191A1 (en) * 2021-12-22 2023-06-22 Advanced Micro Devices, Inc. Fast droop detection circuit
US11927612B1 (en) * 2022-04-07 2024-03-12 Marvell Asia Pte Ltd Digital droop detector
CN117409828A (zh) * 2022-07-08 2024-01-16 长鑫存储技术有限公司 一种存储器、控制装置、时钟处理方法和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0122349A2 (en) * 1983-04-15 1984-10-24 Warner-Lambert Canada Inc. A process for producing aluminium hydroxycarbonate gel

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4149386A (en) * 1976-11-12 1979-04-17 Westinghouse Electric Corp. System to control low pressure turbine temperatures
JPS5843632A (ja) * 1981-09-01 1983-03-14 テクトロニツクス・インコ−ポレイテツド 位相固定回路
JPH0346654A (ja) * 1989-07-14 1991-02-27 Fuji Photo Film Co Ltd ハロゲン化銀カラー写真感光材料の処理方法
US5684434A (en) * 1995-10-30 1997-11-04 Cypress Semiconductor Erasable and programmable single chip clock generator
JPH09146654A (ja) 1995-11-16 1997-06-06 Brother Ind Ltd クロック信号発生装置
US5889440A (en) * 1997-01-15 1999-03-30 Programmable Microelectronics Corp. Adaptive frequency compensation technique
US5956289A (en) * 1997-06-17 1999-09-21 Micron Technology, Inc. Clock signal from an adjustable oscillator for an integrated circuit
EP0977361B1 (en) * 1998-07-13 2001-10-24 Agilent Technologies, Inc. (a Delaware corporation) Frequency-providing circuit
US6157265A (en) * 1998-10-30 2000-12-05 Fairchild Semiconductor Corporation Programmable multi-scheme clocking circuit
JP2002100967A (ja) 2000-03-17 2002-04-05 Sony Corp 電源電圧制御装置、半導体装置およびその駆動方法
US6348798B1 (en) * 2000-12-05 2002-02-19 Alpha Smart, Inc. Analog to digital voltage measuring device
US6804793B2 (en) 2001-03-16 2004-10-12 Hewlett-Packard Development Company, L.P. Manipulating an integrated circuit clock in response to early detection of an operation known to trigger an internal disturbance
US6883368B2 (en) * 2002-04-18 2005-04-26 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for characterizing the microwaviness of a disk surface
US6893153B2 (en) * 2002-06-28 2005-05-17 Hewlett-Packard Development Company, L.P. Temperature-indicating power adapter and electronic device that operates therewith

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0122349A2 (en) * 1983-04-15 1984-10-24 Warner-Lambert Canada Inc. A process for producing aluminium hydroxycarbonate gel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130080305A (ko) * 2012-01-04 2013-07-12 삼성전자주식회사 온도 관리 회로, 이를 포함하는 시스템 온 칩 및 온도 관리 방법
KR101885857B1 (ko) 2012-01-04 2018-08-06 삼성전자주식회사 온도 관리 회로, 이를 포함하는 시스템 온 칩 및 온도 관리 방법

Also Published As

Publication number Publication date
US20050184764A1 (en) 2005-08-25
US6882238B2 (en) 2005-04-19
WO2004095240A2 (en) 2004-11-04
TWI247124B (en) 2006-01-11
WO2004095240A3 (en) 2005-06-02
US7133751B2 (en) 2006-11-07
EP1631890A2 (en) 2006-03-08
TW200424543A (en) 2004-11-16
US20040183613A1 (en) 2004-09-23
KR20050112109A (ko) 2005-11-29

Similar Documents

Publication Publication Date Title
KR100819954B1 (ko) 온 다이 온도 및/또는 전압 변화를 검출하는 방법 및 집적 회로 칩
US7619486B1 (en) Method for detecting and compensating for temperature effects
US6456170B1 (en) Comparator and voltage controlled oscillator circuit
US7193929B2 (en) Semiconductor integrated circuit
Johansson A simple precharged CMOS phase frequency detector
US7355435B2 (en) On-chip detection of power supply vulnerabilities
Mota et al. A high-resolution time interpolator based on a delay locked loop and an RC delay line
EP2286256B1 (en) Dll for period jitter measurement
US7372339B2 (en) Phase lock loop indicator
KR100985008B1 (ko) 용량성 전하 펌프
US9285778B1 (en) Time to digital converter with successive approximation architecture
US7286020B1 (en) Techniques for monitoring and replacing circuits to maintain high performance
EP3499726B1 (en) Delay-locked loop having initialization circuit
US6853258B2 (en) Stable oscillator
US11075602B1 (en) Oscillator compensation using bias current
US7061223B2 (en) PLL manufacturing test apparatus
US7106116B2 (en) Pulse duty deterioration detection circuit
JP2002111455A (ja) 電圧参照回路およびそれを用いた半導体回路装置
US5247215A (en) Frequency range detector
US10965293B1 (en) Voltage controlled delay line gain calibration
Ateşavcı et al. Degradation Sensor Circuits for Indirect Measurements in Re-configurable Analog Circuit Design
Giuffredi et al. A programmable power-on-reset circuit for automotive applications
WO2024064504A1 (en) Frequency monitoring circuitry with voltage conversion
Milor et al. BIST for testing of delay

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee