KR102135426B1 - 반도체 장치의 동작 모드 설정 회로 및 이를 이용한 데이터 처리 시스템 - Google Patents
반도체 장치의 동작 모드 설정 회로 및 이를 이용한 데이터 처리 시스템 Download PDFInfo
- Publication number
- KR102135426B1 KR102135426B1 KR1020130153067A KR20130153067A KR102135426B1 KR 102135426 B1 KR102135426 B1 KR 102135426B1 KR 1020130153067 A KR1020130153067 A KR 1020130153067A KR 20130153067 A KR20130153067 A KR 20130153067A KR 102135426 B1 KR102135426 B1 KR 102135426B1
- Authority
- KR
- South Korea
- Prior art keywords
- preliminary information
- preliminary
- signal
- response
- information
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
Abstract
본 기술은 예비 정보 설정 신호에 응답하여 내부적으로 제공되는 예비 정보를 동작 모드 정보로서 업데이트하도록 구성되는 모드 레지스터 셋; 및 기 저장된 복수의 예비 정보 중에서 상기 예비 정보 설정 신호에 응답하여 검출한 동작 환경 변동에 상응하는 상기 예비 정보를 상기 모드 레지스터 셋에 제공하도록 구성되는 예비 정보 제공부를 포함한다.
Description
본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 장치의 동작 모드 설정 회로 및 이를 이용한 데이터 처리 시스템에 관한 것이다.
반도체 장치는 다양한 동작 상황에 맞도록 동작해야 한다.
따라서 반도체 장치는 다양한 동작 상황에 따른 동작 모드별 설정 정보(이하, 동작 모드 정보)를 모드 레지스터 셋(MRS: Mode Register Set)에 저장하여 사용한다.
도 1에 도시된 바와 같이, 종래의 기술에 따른 반도체 장치의 동작 모드 설정 회로(1)는 모드 레지스터 셋(20)을 포함한다.
모드 레지스터 셋(20)은 초기 설정된 동작 모드 정보를 기능 회로 블록들(30)에 제공한다.
모드 레지스터 셋(20)은 동작 모드 설정 명령(MRS_SET)에 응답하여 외부 즉, 반도체 장치를 제어하는 컨트롤러의 제어에 따라 동작 모드 정보를 재 설정한다.
기능 회로 블록들(30)은 모드 레지스터 셋(20)이 제공한 동작 모드 정보에 맞도록 데이터 입/출력을 포함한 반도체 장치의 동작과 관련된 각자의 기능을 수행한다.
그러나 종래의 반도체 장치의 동작 모드 설정 회로(1)는 동작 환경 예를 들어, 클럭 신호(CLK)의 주파수, 온도 또는 외부 전압 등이 변할 때마다 반도체 장치를 제어하는 컨트롤러가 변경된 동작 환경에 맞도록 해당 정보들을 제공하여 모드 레지스터 셋(20)의 동작 모드 정보를 재 설정해야 하는 문제가 있다.
본 발명의 실시예는 동작 환경 변동을 검출하여 자동으로 동작 모드 정보를 업데이트할 수 있는 반도체 장치의 동작 모드 설정 회로 및 이를 이용한 데이터 처리 시스템을 제공한다.
본 발명의 실시예는 예비 정보 설정 신호에 응답하여 내부적으로 제공되는 예비 정보를 동작 모드 정보로서 업데이트하도록 구성되는 모드 레지스터 셋; 및 기 저장된 복수의 예비 정보 중에서 상기 예비 정보 설정 신호에 응답하여 검출한 동작 환경 변동에 상응하는 상기 예비 정보를 상기 모드 레지스터 셋에 제공하도록 구성되는 예비 정보 제공부를 포함할 수 있다.
본 발명의 실시예에서 상기 예비 정보 제공부는 상기 복수의 예비 정보 중에서 상기 예비 정보 설정 신호에 응답하여 검출한 클럭 신호의 한 주기 시간 변동에 상응하는 상기 예비 정보를 상기 모드 레지스터 셋에 제공하도록 구성될 수 있다.
본 발명의 실시예는 상기 예비 정보 제공부는 상기 복수의 예비 정보 중에서 상기 예비 정보 설정 신호에 응답하여 검출한 외부 온도 변동에 상응하는 상기 예비 정보를 상기 모드 레지스터 셋에 제공하도록 구성될 수 있다.
본 발명의 실시예는 상기 예비 정보 제공부는 상기 복수의 예비 정보 중에서 상기 예비 정보 설정 신호에 응답하여 검출한 외부 전압 변동에 상응하는 상기 예비 정보를 상기 모드 레지스터 셋에 제공하도록 구성될 수 있다.
본 발명의 실시예는 예비 정보 설정 신호를 제공하도록 구성된 컨트롤러; 및 기 저장된 복수의 예비 정보 중에서 상기 예비 정보 설정 신호에 응답하여 검출한 동작 환경 변동에 상응하는 예비 정보를 모드 레지스터 셋의 동작 모드 정보로서 업데이트하도록 구성된 반도체 장치를 포함할 수 있다.
본 기술은 동작 환경의 변화에 따라 자동으로 동작 모드 정보가 업데이트된다.
도 1은 종래의 기술에 따른 반도체 장치의 동작 모드 설정 회로(1),
도 2는 본 발명의 실시예에 따른 반도체 장치의 동작 모드 설정 회로(100)의 블록도,
도 3은 도 2의 검출부(400)의 블록도,
도 4는 도 2의 예비 모드 레지스터 셋(500)의 블록도,
도 5는 본 발명의 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(101)의 블록도,
도 6은 도 5의 검출부(401)의 블록도,
도 7은 본 발명의 또 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(102)의 블록도,
도 8은 도 7의 프로그래머블 퓨즈 어레이(600)와 예비 모드 레지스터 셋(501)의 연결관계를 나타낸 블록도,
도 9는 본 발명의 또 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(103)의 블록도,
도 10은 본 발명의 또 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(104)의 블록도이고,
도 11은 본 발명의 실시예에 따른 데이터 처리 시스템(1000)의 블록도이다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 동작 모드 설정 회로(100)의 블록도,
도 3은 도 2의 검출부(400)의 블록도,
도 4는 도 2의 예비 모드 레지스터 셋(500)의 블록도,
도 5는 본 발명의 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(101)의 블록도,
도 6은 도 5의 검출부(401)의 블록도,
도 7은 본 발명의 또 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(102)의 블록도,
도 8은 도 7의 프로그래머블 퓨즈 어레이(600)와 예비 모드 레지스터 셋(501)의 연결관계를 나타낸 블록도,
도 9는 본 발명의 또 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(103)의 블록도,
도 10은 본 발명의 또 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(104)의 블록도이고,
도 11은 본 발명의 실시예에 따른 데이터 처리 시스템(1000)의 블록도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치의 동작 모드 설정 회로(100)는 모드 레지스터 셋(200) 및 예비 정보 제공부(300)를 포함할 수 있다.
모드 레지스터 셋(200)은 동작 모드 설정 명령(MRS_SET)에 응답하여 외부 제어에 맞도록 동작 모드 정보를 설정하도록 구성될 수 있다.
모드 레지스터 셋(200)은 예비 정보 설정 신호(PDMRS_SET)에 응답하여 내부적으로 제공되는 예비 정보(PDMRS)를 동작 모드 정보로서 업데이트하도록 구성될 수 있다.
동작 모드 설정 명령(MRS_SET)은 외부 즉, 반도체 장치를 제어하는 컨트롤러에서 모드 레지스터 셋(200)의 동작 모드 정보를 재 설정하기 위한 명령일 수 있다.
예비 정보 설정 신호(PDMRS_SET)는 반도체 장치의 초기화 관련 신호 예를 들어, 파워 업 신호(PWR: power-up signal)에 따라 반도체 장치 내부적으로 생성되는 신호일 수 있다.
예비 정보 설정 신호(PDMRS_SET)는 컨트롤러에서 제공받을 수 있다.
이때 예비 정보 설정 신호(PDMRS_SET)를 컨트롤러가 제공하는 경우, 컨트롤러는 동작 모드 정보 설정을 위한 별도의 정보는 필요 없이 예비 정보 설정 신호(PDMRS_SET) 자체만을 명령의 형태로서 반도체 장치에 제공하고, 반도체 장치가 동작 모드 정보 업데이트 동작을 자체적으로 수행할 수 있다.
모드 레지스터 셋(200)은 자신의 동작 모드 정보를 기능 회로 블록들(30)에 제공한다.
기능 회로 블록들(30)은 모드 레지스터 셋(200)이 제공한 동작 모드 정보에 맞도록 데이터 입/출력을 포함한 반도체 장치의 동작과 관련된 각자의 기능을 수행한다.
예비 정보 제공부(300)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 검출한 동작 환경 변동 즉, 외부 클럭 신호(CLK)의 한 주기 시간(tCK) 변동에 상응하는 예비 정보(PDMRS)를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
예비 정보 제공부(300)는 외부 클럭 신호(CLK)의 한 주기 시간(tCK)을 검출하여 업데이트 제어 신호(N)로서 출력하도록 구성될 수 있다.
예비 정보 제공부(300)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 검출한 업데이트 제어 신호(N)에 상응하는 예비 정보(PDMRS)를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
예비 정보 제공부(300)는 검출부(400) 및 예비 모드 레지스터 셋(500)을 포함할 수 있다.
검출부(400)는 예비 정보 설정 신호(PDMRS_SET) 및 클럭 신호(CLK)에 응답하여 업데이트 제어 신호(N)를 생성하도록 구성될 수 있다.
예비 모드 레지스터 셋(500)은 기 저장된 복수의 예비 정보(PDMRS) 중에서 업데이트 제어 신호(N)에 상응하는 어느 하나를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
도 3에 도시된 바와 같이, 검출부(400)는 제어부(410), 내부 클럭 발생부(420), 분주부(430), 비교 카운터(440) 및 카운터(450)를 포함할 수 있다.
제어부(410)는 예비 정보 설정 신호(PDMRS_SET) 및 카운트 신호(CNT)에 응답하여 제 1 인에이블 신호(EN1) 및 제 2 인에이블 신호(EN2)를 생성하도록 구성될 수 있다.
제어부(410)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 제 1 인에이블 신호(EN1) 또는/및 제 2 인에이블 신호(EN2)를 활성화시키고, 카운트 신호(CNT)에 응답하여 제 1 인에이블 신호(EN1) 또는/및 제 2 인에이블 신호(EN2)를 비활성화시키도록 구성될 수 있다.
제어부(410)는 제 1 인에이블 신호(EN1) 및 제 2 인에이블 신호(EN2)를 생성함에 있어, 제 2 인에이블 신호(EN2)의 활성화 구간이 제 1 인에이블 신호(EN1)의 활성화 구간 내에 포함되도록 한다.
제어부(410)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 제 1 인에이블 신호(EN1)를 활성화시키고, 제 1 인에이블 신호(EN1)의 라이징 엣지를 정해진 시간만큼 지연시킨 타이밍에 제 2 인에이블 신호(EN2)를 활성화시키도록 구성될 수 있다.
제어부(410)는 카운트 신호(CNT)의 값이 설정 값에 도달하면 즉, 정해진 시간에 도달하면 제 2 인에이블 신호(EN2)를 비 활성화시키고, 제 2 인에이블 신호(EN2)의 폴링 엣지를 정해진 시간만큼 지연시킨 타이밍에 제 1 인에이블 신호(EN1)를 비 활성화시키도록 구성될 수 있다.
내부 클럭 발생부(420)는 제 1 인에이블 신호(EN1)의 활성화 구간 동안 내부 클럭 신호(iCLK)를 생성하도록 구성될 수 있다.
내부 클럭 발생부(420)는 오실레이터를 포함할 수 있다.
분주부(430)는 내부 클럭 신호(iCLK)를 설정된 분주비로 분주하여 분주 클럭 신호(iCLK_DIV)를 생성하도록 구성될 수 있다.
비교 카운터(440)는 제 2 인에이블 신호(EN2)의 활성화 구간 동안 분주 클럭 신호(iCLK_DIV)와 클럭 신호(CLK)를 비교하고, 그 비교 결과를 카운트하여 업데이트 제어 신호(N)를 생성하도록 구성될 수 있다.
비교 카운터(440)는 제 2 인에이블 신호(EN2)의 활성화 구간 동안 분주 클럭 신호(iCLK_DIV)의 엣지(폴링 또는 라이징)를 클럭 신호(CLK)와 비교하고, 그 비교 결과가 반복되는 횟수를 카운트하여 업데이트 제어 신호(N)로서 출력하도록 구성될 수 있다.
즉, 업데이트 제어 신호(N)는 외부 클럭 신호(CLK)의 한 주기 시간(tCK) 내에 내부 클럭 신호(iCLK)가 몇 개가 포함되는지에 대한 정보가 될 수 있다.
이때 내부 클럭 신호(iCLK)에 비해 클럭 신호(CLK)의 한 주기 시간이 너무 긴 경우, 업데이트 제어 신호(N) 생성을 위해 할당되는 시간 즉, 제 1 인에이블 신호(EN1)의 활성화 구간이 길어질 수 있다.
따라서 본 발명의 실시예에 따른 예비 정보 제공부(300)는 내부 클럭 신호(iCLK)이 아닌 분주 클럭 신호(iCLK_DIV)를 클럭 신호(CLK)와 비교하도록 구성한 예를 든 것 일뿐, 분주부(430)를 사용하지 않고, 내부 클럭 신호(iCLK)과 클럭 신호(CLK)를 비교하도록 구성하는 것도 가능하다.
카운터(450)는 내부 클럭 신호(iCLK)를 카운트하여 카운트 신호(CNT)를 생성하도록 구성될 수 있다.
도 4에 도시된 바와 같이, 예비 모드 레지스터 셋(500)은 복수의 예비 모드 레지스터(510) 및 다중화부(520)를 포함할 수 있다.
복수의 예비 모드 레지스터(510)는 업데이트 제어 신호(N)의 값들 각각에 해당하는 예비 정보(PDMRS)를 저장하도록 구성될 수 있다.
다중화부(520)는 복수의 예비 모드 레지스터(510) 중에서 업데이트 제어 신호(N)의 값에 해당하는 어느 하나에 저장된 예비 정보(PDMRS)를 선택하여 출력하도록 구성될 수 있다.
상술한 본 발명의 실시예에 따른 반도체 장치의 동작 모드 설정 회로(100)는 예비 정보 설정 신호(PDMRS_SET)가 내부적 발생하거나, 컨트롤러로부터 제공받게 되면 자동으로 동작 환경 변동 즉, 클럭 신호(CLK)의 한 주기 시간(tCK) 변동을 검출하여 업데이트 제어 신호(N)를 생성한다.
그리고 동작 모드 설정 회로(100)는 모드 레지스터 셋(200)의 동작 모드 정보를 기 저장된 복수의 예비 정보(PDMRS) 중에서 업데이트 제어 신호(N)에 상응하는 즉, 현재 클럭 신호(CLK)의 한 주기 시간(tCK)에 상응하는 예비 정보(PDMRS)로 업데이트한다.
모드 레지스터 셋(200)은 업데이트된 동작 모드 정보를 기능 회로 블록들(30)에 제공한다.
기능 회로 블록들(30)은 모드 레지스터 셋(200)이 제공한 동작 모드 정보에 맞도록 데이터 입/출력을 포함한 반도체 장치의 동작과 관련된 각자의 기능을 수행한다.
도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(101)는 모드 레지스터 셋(200) 및 예비 정보 제공부(301)를 포함할 수 있다.
모드 레지스터 셋(200)은 동작 모드 설정 명령(MRS_SET)에 응답하여 외부 제어에 맞도록 동작 모드 정보를 설정하도록 구성될 수 있다.
모드 레지스터 셋(200)은 예비 정보 설정 신호(PDMRS_SET)에 응답하여 내부적으로 제공되는 예비 정보(PDMRS)를 동작 모드 정보로서 업데이트하도록 구성될 수 있다.
동작 모드 설정 명령(MRS_SET)은 외부 즉, 반도체 장치를 제어하는 컨트롤러에서 모드 레지스터 셋(200)의 동작 모드 정보를 재 설정하기 위한 명령일 수 있다.
예비 정보 설정 신호(PDMRS_SET)는 반도체 장치의 초기화 관련 신호 예를 들어, 파워 업 신호(PWR: power-up signal)에 따라 반도체 장치 내부적으로 생성되는 신호일 수 있다.
예비 정보 설정 신호(PDMRS_SET)는 컨트롤러에서 제공받을 수 있다.
이때 예비 정보 설정 신호(PDMRS_SET)를 컨트롤러가 제공하는 경우, 컨트롤러는 동작 모드 정보 설정을 위한 별도의 정보는 필요 없이 예비 정보 설정 신호(PDMRS_SET) 자체만을 명령의 형태로서 반도체 장치에 제공하고, 반도체 장치가 동작 모드 정보 업데이트 동작을 자체적으로 수행할 수 있다.
모드 레지스터 셋(200)은 자신의 동작 모드 정보를 기능 회로 블록들(30)에 제공한다.
기능 회로 블록들(30)은 모드 레지스터 셋(200)이 제공한 동작 모드 정보에 맞도록 데이터 입/출력을 포함한 반도체 장치의 동작과 관련된 각자의 기능을 수행한다.
예비 정보 제공부(301)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 검출한 동작 환경 변동 즉, 외부 클럭 신호(CLK)의 한 주기 시간(tCK) 변동에 상응하는 예비 정보(PDMRS)를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
예비 정보 제공부(301)는 외부 클럭 신호(CLK)의 한 주기 시간(tCK)을 검출하여 업데이트 제어 신호(N)로서 출력하도록 구성될 수 있다.
예비 정보 제공부(301)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 검출한 업데이트 제어 신호(N)에 상응하는 예비 정보(PDMRS)를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
예비 정보 제공부(301)는 검출부(401) 및 예비 모드 레지스터 셋(500)을 포함할 수 있다.
검출부(401)는 예비 정보 설정 신호(PDMRS_SET) 및 클럭 신호(CLK)에 응답하여 업데이트 제어 신호(N)를 생성하도록 구성될 수 있다.
예비 모드 레지스터 셋(500)은 기 저장된 복수의 예비 정보(PDMRS) 중에서 업데이트 제어 신호(N)에 상응하는 어느 하나를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
예비 모드 레지스터 셋(500)은 도 4와 같이 구성할 수 있다.
도 6에 도시된 바와 같이, 검출부(401)는 동기 회로(402) 및 래치(403)를 포함할 수 있다.
동기 회로(402)는 지연 고정 루프(DLL) 또는 위상 고정 루프(PLL)을 포함할 수 있다.
반도체 장치는 외부에서 제공된 클럭 신호(CLK)와 내부 신호 처리 타이밍의 도메인 크로싱을 위해 지연 고정 루프(DLL) 또는 위상 고정 루프(PLL)를 사용할 수 있다.
지연 고정 루프(DLL) 또는 위상 고정 루프(PLL)는 클럭 신호(CLK)에 관한 지연 고정 또는 위상 고정을 수행하는 과정에서 클럭 신호(CLK)의 한 주기 시간(tCK)에 관한 정보가 사용될 수 있다.
래치(403)는 동기 회로(402)에서 사용되는 클럭 신호(CLK)의 한 주기 시간(tCK)에 관한 정보를 예비 정보 설정 신호(PDMRS_SET)에 따라 래치하여 업데이트 제어 신호(N)로서 출력하도록 구성될 수 있다.
래치(403)의 구성은 일 예일뿐, 지연 고정 루프(DLL) 또는 위상 고정 루프(PLL)에서 사용되는 클럭 신호(CLK)의 한 주기 시간(tCK)에 관한 정보를 업데이트 제어 신호(N)로서 사용하는 것도 가능하다.
상술한 본 발명의 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(101)는 예비 정보 설정 신호(PDMRS_SET)가 내부적 발생하거나, 컨트롤러로부터 제공받게 되면 지연 고정 루프(DLL) 또는 위상 고정 루프(PLL)에서 사용되는 클럭 신호(CLK)의 한 주기 시간(tCK)에 관한 정보를 업데이트 제어 신호(N)로서 사용할 수 있다.
그리고 동작 모드 설정 회로(101)는 모드 레지스터 셋(200)의 동작 모드 정보를 기 저장된 복수의 예비 정보(PDMRS) 중에서 업데이트 제어 신호(N)에 상응하는 예비 정보(PDMRS)로 업데이트한다.
모드 레지스터 셋(200)은 업데이트된 동작 모드 정보를 기능 회로 블록들(30)에 제공한다.
기능 회로 블록들(30)은 모드 레지스터 셋(200)이 제공한 동작 모드 정보에 맞도록 데이터 입/출력을 포함한 반도체 장치의 동작과 관련된 각자의 기능을 수행한다.
도 7에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(102)는 모드 레지스터 셋(200) 및 예비 정보 제공부(302)를 포함할 수 있다.
모드 레지스터 셋(200)은 동작 모드 설정 명령(MRS_SET)에 응답하여 외부 제어에 맞도록 동작 모드 정보를 설정하도록 구성될 수 있다.
모드 레지스터 셋(200)은 예비 정보 설정 신호(PDMRS_SET)에 응답하여 내부적으로 제공되는 예비 정보(PDMRS)를 동작 모드 정보로서 업데이트하도록 구성될 수 있다.
동작 모드 설정 명령(MRS_SET)은 외부 즉, 반도체 장치를 제어하는 컨트롤러에서 모드 레지스터 셋(200)의 동작 모드 정보를 재 설정하기 위한 명령일 수 있다.
예비 정보 설정 신호(PDMRS_SET)는 반도체 장치의 초기화 관련 신호 예를 들어, 파워 업 신호(PWR: power-up signal)에 따라 반도체 장치 내부적으로 생성되는 신호일 수 있다.
예비 정보 설정 신호(PDMRS_SET)는 컨트롤러에서 제공받을 수 있다.
이때 예비 정보 설정 신호(PDMRS_SET)를 컨트롤러가 제공하는 경우, 컨트롤러는 동작 모드 정보 설정을 위한 별도의 정보는 필요 없이 예비 정보 설정 신호(PDMRS_SET) 자체만을 명령의 형태로서 반도체 장치에 제공하고, 반도체 장치가 동작 모드 정보 업데이트 동작을 자체적으로 수행할 수 있다.
모드 레지스터 셋(200)은 자신의 동작 모드 정보를 기능 회로 블록들(30)에 제공한다.
기능 회로 블록들(30)은 모드 레지스터 셋(200)이 제공한 동작 모드 정보에 맞도록 데이터 입/출력을 포함한 반도체 장치의 동작과 관련된 각자의 기능을 수행한다.
예비 정보 제공부(302)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 검출한 동작 환경 변동 즉, 외부 클럭 신호(CLK)의 한 주기 시간(tCK)에 상응하는 예비 정보(PDMRS)를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
예비 정보 제공부(302)는 기 저장된 복수의 예비 정보(PDMRS) 각각의 값들을 예비 정보 조정 명령(MRS_SET2)에 응답하여 조정하도록 구성될 수 있다.
이때 예비 정보 조정 명령(MRS_SET2)는 외부 즉, 컨트롤러에서 제공받을 수 있으며, 테스트 모드 명령을 포함할 수 있다.
예비 정보 제공부(302)는 외부 클럭 신호(CLK)의 한 주기 시간(tCK)을 검출하여 업데이트 제어 신호(N)로서 출력하도록 구성될 수 있다.
예비 정보 제공부(302)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 검출한 업데이트 제어 신호(N)에 상응하는 예비 정보(PDMRS)를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
예비 정보 제공부(302)는 검출부(400), 예비 모드 레지스터 셋(501) 및 프로그래머블 퓨즈 어레이(Programmable Fuse Array)(600)를 포함할 수 있다.
검출부(400)는 예비 정보 설정 신호(PDMRS_SET) 및 클럭 신호(CLK)에 응답하여 업데이트 제어 신호(N)를 생성하도록 구성될 수 있으며, 도 3과 같이 구성할 수 있다.
예비 모드 레지스터 셋(501)은 기 저장된 복수의 예비 정보(PDMRS) 중에서 업데이트 제어 신호(N)에 상응하는 어느 하나를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
프로그래머블 퓨즈 어레이(600)는 예비 정보 조정 명령(MRS_SET2)에 응답하여 예비 모드 레지스터 셋(501)에 기 저장된 복수의 예비 정보(PDMRS) 각각의 값들을 조정하도록 구성될 수 있다.
프로그래머블 퓨즈 어레이(600)는 도시하지는 않았지만, 퓨즈 어레이 및 퓨즈 어레이의 전기적 연결상태를 예비 정보 조정 명령(MRS_SET2)에 따라 제어하기 위한 퓨즈 제어 유닛을 포함할 수 있다.
도 8에 도시된 바와 같이, 예비 모드 레지스터 셋(501)은 복수의 예비 모드 레지스터(511) 및 다중화부(520)를 포함할 수 있다.
복수의 예비 모드 레지스터(511)는 업데이트 제어 신호(N)의 값들 각각에 해당하는 예비 정보(PDMRS)를 저장하도록 구성될 수 있다.
복수의 예비 모드 레지스터(511)는 기 저장된 복수의 예비 정보(PDMRS) 각각의 값들이 프로그래머블 퓨즈 어레이(600)에 의해 조정될 수 있도록 구성된다.
다중화부(520)는 복수의 예비 모드 레지스터(511) 중에서 업데이트 제어 신호(N)의 값에 해당하는 어느 하나에 저장된 예비 정보(PDMRS)를 선택하여 출력하도록 구성될 수 있다.
상술한 본 발명의 또 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(102)는 예비 정보 설정 신호(PDMRS_SET)가 내부적 발생하거나, 컨트롤러로부터 제공받게 되면 자동으로 동작 환경 변동 즉, 클럭 신호(CLK)의 한 주기 시간(tCK) 변동을 검출하여 업데이트 제어 신호(N)를 생성한다.
또한 동작 모드 설정 회로(102)는 예비 정보 조정 명령(MRS_SET2)가 입력되면, 예비 모드 레지스터 셋(501)에 기 저장된 복수의 예비 정보(PDMRS) 각각의 값들을 조정한다.
그리고 동작 모드 설정 회로(102)는 모드 레지스터 셋(200)의 동작 모드 정보를 기 저장된 복수의 예비 정보(PDMRS) 중에서 업데이트 제어 신호(N)에 상응하는 예비 정보(PDMRS)로 업데이트한다.
모드 레지스터 셋(200)은 업데이트된 동작 모드 정보를 기능 회로 블록들(30)에 제공한다.
기능 회로 블록들(30)은 모드 레지스터 셋(200)이 제공한 동작 모드 정보에 맞도록 데이터 입/출력을 포함한 반도체 장치의 동작과 관련된 각자의 기능을 수행한다.
도 9에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(103)는 모드 레지스터 셋(200) 및 예비 정보 제공부(303)를 포함할 수 있다.
모드 레지스터 셋(200)은 동작 모드 설정 명령(MRS_SET)에 응답하여 외부 제어에 맞도록 동작 모드 정보를 설정하도록 구성될 수 있다.
모드 레지스터 셋(200)은 예비 정보 설정 신호(PDMRS_SET)에 응답하여 내부적으로 제공되는 예비 정보(PDMRS)를 동작 모드 정보로서 업데이트하도록 구성될 수 있다.
동작 모드 설정 명령(MRS_SET)은 외부 즉, 반도체 장치를 제어하는 컨트롤러에서 모드 레지스터 셋(200)의 동작 모드 정보를 재 설정하기 위한 명령일 수 있다.
예비 정보 설정 신호(PDMRS_SET)는 반도체 장치의 초기화 관련 신호 예를 들어, 파워 업 신호(PWR: power-up signal)에 따라 반도체 장치 내부적으로 생성되는 신호일 수 있다.
예비 정보 설정 신호(PDMRS_SET)는 컨트롤러에서 제공받을 수 있다.
이때 예비 정보 설정 신호(PDMRS_SET)를 컨트롤러가 제공하는 경우, 컨트롤러는 동작 모드 정보 설정을 위한 별도의 정보는 필요 없이 예비 정보 설정 신호(PDMRS_SET) 자체만을 명령의 형태로서 반도체 장치에 제공하고, 반도체 장치가 동작 모드 정보 업데이트 동작을 자체적으로 수행할 수 있다.
모드 레지스터 셋(200)은 자신의 동작 모드 정보를 기능 회로 블록들(30)에 제공한다.
기능 회로 블록들(30)은 모드 레지스터 셋(200)이 제공한 동작 모드 정보에 맞도록 데이터 입/출력을 포함한 반도체 장치의 동작과 관련된 각자의 기능을 수행한다.
예비 정보 제공부(303)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 검출한 동작 환경 변동 즉, 외부 온도 변동에 상응하는 예비 정보(PDMRS)를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
예비 정보 제공부(303)는 외부 온도를 검출하고, 검출된 온도 정보를 업데이트 제어 신호(N)로서 출력하도록 구성될 수 있다.
예비 정보 제공부(303)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 검출한 업데이트 제어 신호(N)에 상응하는 예비 정보(PDMRS)를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
예비 정보 제공부(303)는 온도 센서(402) 및 예비 모드 레지스터 셋(500)을 포함할 수 있다.
온도 센서(402)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 외부 온도 정보를 검출하고, 검출된 온도 정보를 업데이트 제어 신호(N)로서 출력하도록 구성될 수 있다.
온도 센서(402)는 디지털 방식의 온도 센서를 포함할 수 있으며, 반도체 장치 내부에 구성되거나, 외부에 구성될 수도 있다.
예비 모드 레지스터 셋(500)은 기 저장된 복수의 예비 정보(PDMRS) 중에서 업데이트 제어 신호(N)에 상응하는 어느 하나를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
예비 모드 레지스터 셋(500)은 도 4와 같이 구성할 수 있다.
상술한 본 발명의 또 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(103)는 예비 정보 설정 신호(PDMRS_SET)가 내부적 발생하거나, 컨트롤러로부터 제공받게 되면 자동으로 동작 환경 변동 즉, 외부 온도를 검출하여 업데이트 제어 신호(N)로서 출력한다.
그리고 동작 모드 설정 회로(103)는 모드 레지스터 셋(200)의 동작 모드 정보를 기 저장된 복수의 예비 정보(PDMRS) 중에서 업데이트 제어 신호(N)에 상응하는 예비 정보(PDMRS)로 업데이트한다.
모드 레지스터 셋(200)은 업데이트된 동작 모드 정보를 기능 회로 블록들(30)에 제공한다.
기능 회로 블록들(30)은 모드 레지스터 셋(200)이 제공한 동작 모드 정보에 맞도록 데이터 입/출력을 포함한 반도체 장치의 동작과 관련된 각자의 기능을 수행한다.
도 10에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(104)는 모드 레지스터 셋(200) 및 예비 정보 제공부(304)를 포함할 수 있다.
모드 레지스터 셋(200)은 동작 모드 설정 명령(MRS_SET)에 응답하여 외부 제어에 맞도록 동작 모드 정보를 설정하도록 구성될 수 있다.
모드 레지스터 셋(200)은 예비 정보 설정 신호(PDMRS_SET)에 응답하여 내부적으로 제공되는 예비 정보(PDMRS)를 동작 모드 정보로서 업데이트하도록 구성될 수 있다.
동작 모드 설정 명령(MRS_SET)은 외부 즉, 반도체 장치를 제어하는 컨트롤러에서 모드 레지스터 셋(200)의 동작 모드 정보를 재 설정하기 위한 명령일 수 있다.
예비 정보 설정 신호(PDMRS_SET)는 반도체 장치의 초기화 관련 신호 예를 들어, 파워 업 신호(PWR: power-up signal)에 따라 반도체 장치 내부적으로 생성되는 신호일 수 있다.
예비 정보 설정 신호(PDMRS_SET)는 컨트롤러에서 제공받을 수 있다.
이때 예비 정보 설정 신호(PDMRS_SET)를 컨트롤러가 제공하는 경우, 컨트롤러는 동작 모드 정보 설정을 위한 별도의 정보는 필요 없이 예비 정보 설정 신호(PDMRS_SET) 자체만을 명령의 형태로서 반도체 장치에 제공하고, 반도체 장치가 동작 모드 정보 업데이트 동작을 자체적으로 수행할 수 있다.
모드 레지스터 셋(200)은 자신의 동작 모드 정보를 기능 회로 블록들(30)에 제공한다.
기능 회로 블록들(30)은 모드 레지스터 셋(200)이 제공한 동작 모드 정보에 맞도록 데이터 입/출력을 포함한 반도체 장치의 동작과 관련된 각자의 기능을 수행한다.
예비 정보 제공부(304)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 검출한 동작 환경 변동 즉, 외부 전압(전원 전압) 변동에 상응하는 예비 정보(PDMRS)를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
예비 정보 제공부(304)는 외부 전압 변동을 검출하여 업데이트 제어 신호(N)로서 출력하도록 구성될 수 있다.
예비 정보 제공부(304)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 검출한 업데이트 제어 신호(N)에 상응하는 예비 정보(PDMRS)를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
예비 정보 제공부(304)는 전압 검출부(403) 및 예비 모드 레지스터 셋(500)을 포함할 수 있다.
전압 검출부(403)는 예비 정보 설정 신호(PDMRS_SET)에 응답하여 외부 전압 즉, 전원 전압(VDD)의 변동을 검출하여 업데이트 제어 신호(N)로서 출력하도록 구성될 수 있다.
예비 모드 레지스터 셋(500)은 기 저장된 복수의 예비 정보(PDMRS) 중에서 업데이트 제어 신호(N)에 상응하는 어느 하나를 모드 레지스터 셋(200)에 제공하도록 구성될 수 있다.
예비 모드 레지스터 셋(500)은 도 4와 같이 구성할 수 있다.
상술한 본 발명의 또 다른 실시예에 따른 반도체 장치의 동작 모드 설정 회로(104)는 예비 정보 설정 신호(PDMRS_SET)가 내부적 발생하거나, 컨트롤러로부터 제공받게 되면 자동으로 동작 환경 변동 즉, 전원 전압(VDD)의 변동을 검출하여 업데이트 제어 신호(N)로서 출력한다.
그리고 동작 모드 설정 회로(104)는 모드 레지스터 셋(200)의 동작 모드 정보를 기 저장된 복수의 예비 정보(PDMRS) 중에서 업데이트 제어 신호(N)에 상응하는 예비 정보(PDMRS)로 업데이트한다.
모드 레지스터 셋(200)은 업데이트된 동작 모드 정보를 기능 회로 블록들(30)에 제공한다.
기능 회로 블록들(30)은 모드 레지스터 셋(200)이 제공한 동작 모드 정보에 맞도록 데이터 입/출력을 포함한 반도체 장치의 동작과 관련된 각자의 기능을 수행한다.
도 11에 도시된 바와 같이, 본 발명의 실시예에 따른 데이터 처리 시스템(1000)은 컨트롤러(2000) 및 반도체 장치(3000)를 포함할 수 있다.
컨트롤러(2000)는 클럭 신호(CLK), 전원 전압(VDD), 커맨드(CMD) 및 예비 정보 설정 신호(PDMRS_SET)를 제공하도록 구성될 수 있다.
반도체 장치(3000)는 커맨드 디코더(3100), 예비 정보 제공부(305) 및 모드 레지스터 셋(200)을 포함할 수 있다.
이때 커맨드(CMD)에는 동작 모드 설정 명령(MRS_SET)이 코딩(Coding)될 수 있다.
예비 정보 설정 신호(PDMRS_SET)는 동작 모드 정보 재 설정을 위한 별도의 정보를 제공하지 않고, 반도체 장치(3000)가 자체적으로 모드 레지스터 셋(200)의 동작 모드 정보 업데이트 동작을 수행하도록 지시하기 위한 명령이다.
예비 정보 설정 신호(PDMRS_SET)는 어드레스 핀, 데이터 입/출력 핀 또는 별도의 여분 핀을 통해 반도체 장치(3000)에 제공될 수 있다.
예비 정보 설정 신호(PDMRS_SET)를 코딩하여 커맨드(CMD)로서 반도체 장치(3000)에 제공하는 것도 가능하다.
컨트롤러(2000)는 자신이 반도체 장치(3000)에 제공하는 동작 환경 변동 요소들 즉, 클럭 신호(CLK), 전원 전압(VDD) 또는 온도 등의 변동일 발생할 경우, 예비 정보 설정 신호(PDMRS_SET)를 반도체 장치(3000)에 제공할 수 있다.
커맨드 디코더(3100)는 커맨드(CMD)를 디코딩하여 동작 모드 설정 명령(MRS_SET)을 생성하도록 구성될 수 있다.
예비 정보 제공부(305)는 도 2의 예비 정보 제공부(300), 도 5의 예비 정보 제공부(301), 도 7의 예비 정보 제공부(302), 도 9의 예비 정보 제공부(303) 및 도 10의 예비 정보 제공부(304) 중에서 하나 또는 그 이상을 포함할 수 있다.
반도체 장치(3000)는 동작 모드 설정 명령(MRS_SET)을 수신한 경우, 컨트롤러(2000)에 의해 동작 모드가 재 설정되도록 구성될 수 있다.
반도체 장치(3000)는 예비 정보 설정 신호(PDMRS_SET)를 수신한 경우, 예비 정보 제공부(305)를 이용하여 동작 환경 변동 요소들 즉, 클럭 신호(CLK), 전원 전압(VDD) 또는 온도 등의 변동을 검출하여 모드 레지스터 셋(200)의 동작 모드 정보 업데이트 동작을 자체적으로 수행하도록 구성될 수 있다.
반도체 장치(3000)의 동작 환경 변동 검출 및 동작 모드 정보 업데이트 동작에 대한 설명은 도 2 내지 도 10에 대한 설명에서 이미 기술된 것이므로 생략하기로 한다.
상술한 바와 같이, 본 발명의 실시예에 따른 데이터 처리 시스템(1000)은 컨트롤러(2000)가 자신이 반도체 장치(3000)에 제공하는 동작 환경 변동 요소들의 변동을 검출하여 예비 정보 설정 신호(PDMRS_SET)를 반도체 장치(3000)에 제공한다.
그리고 반도체 장치(3000)가 예비 정보 설정 신호(PDMRS_SET)에 따라 동작 환경 변동을 직접 검출하여 그에 맞도록 모드 레지스터 셋(200)의 동작 모드 정보 업데이트 동작을 자체적으로 수행한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (23)
- 동작 모드 설정 명령에 응답하여 동작 모드 정보를 설정하고, 예비 정보 설정 신호에 응답하여 내부적으로 제공되는 예비 정보를 상기 동작 모드 정보로서 업데이트하도록 구성되는 모드 레지스터 셋; 및
기 저장된 복수의 예비 정보 중에서 상기 예비 정보 설정 신호에 응답하여 검출한 동작 환경 변동에 상응하는 상기 예비 정보를 상기 모드 레지스터 셋에 제공하도록 구성되는 예비 정보 제공부를 포함하는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 예비 정보 설정 신호는 반도체 장치의 초기화 관련 신호에 따라 반도체 장치 내부적으로 생성되는 신호인 반도체 장치의 동작 모드 설정 회로. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 모드 레지스터 셋이 제공한 상기 동작 모드 정보에 맞도록 데이터 입/출력을 포함한 반도체 장치의 기능을 수행하도록 구성된 복수의 기능 회로 블록을 포함하는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 예비 정보 제공부는
상기 복수의 예비 정보 각각의 값들을 예비 정보 조정 명령에 응답하여 조정하도록 구성되는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 예비 정보 제공부는
상기 복수의 예비 정보 중에서 상기 예비 정보 설정 신호에 응답하여 검출한 클럭 신호의 한 주기 시간 변동에 상응하는 상기 예비 정보를 상기 모드 레지스터 셋에 제공하도록 구성되는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제 5 항에 있어서,
상기 예비 정보 제공부는
상기 예비 정보 설정 신호 및 상기 클럭 신호에 응답하여 업데이트 제어 신호를 생성하도록 구성된 검출부, 및
상기 복수의 예비 정보 중에서 상기 업데이트 제어 신호에 상응하는 어느 하나를 상기 모드 레지스터 셋에 제공하도록 구성된 예비 모드 레지스터 셋을 포함하는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제 6 항에 있어서,
상기 검출부는
상기 예비 정보 설정 신호에 응답하여 생성한 내부 클럭 신호를 외부 클럭 신호와 비교하여 상기 업데이트 제어 신호를 생성하도록 구성되는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제 6 항에 있어서,
상기 검출부는
지연 고정 루프 또는 위상 고정 루프를 포함하는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제 6 항에 있어서,
상기 검출부는
상기 예비 정보 설정 신호 및 카운트 신호에 응답하여 인에이블 신호를 생성하도록 구성된 제어부,
상기 인에이블 신호의 활성화 구간 동안 내부 클럭 신호를 생성하도록 구성된 내부 클럭 발생부, 및
상기 인에이블 신호의 활성화 구간 동안 분주 클럭 신호와 상기 클럭 신호를 비교하고, 그 비교 결과를 카운트하여 상기 업데이트 제어 신호를 생성하도록 구성된 비교 카운터를 포함하는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제 6 항에 있어서,
상기 예비 모드 레지스터 셋은
상기 복수의 예비 정보를 저장하도록 구성된 복수의 예비 모드 레지스터, 및
상기 복수의 예비 모드 레지스터 중에서 상기 업데이트 제어 신호의 값에 해당하는 어느 하나에 저장된 상기 예비 정보를 선택하여 출력하도록 구성된 다중화부를 포함하는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제 5 항에 있어서,
상기 예비 정보 제공부는
상기 예비 정보 설정 신호 및 상기 클럭 신호에 응답하여 업데이트 제어 신호를 생성하도록 구성된 검출부,
상기 복수의 예비 정보 중에서 상기 업데이트 제어 신호에 상응하는 어느 하나를 상기 모드 레지스터 셋에 제공하도록 구성된 예비 모드 레지스터 셋, 및
예비 정보 조정 명령에 응답하여 상기 복수의 예비 정보 각각의 값들을 조정하도록 구성된 프로그래머블 퓨즈 어레이를 포함하는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 예비 정보 제공부는
상기 복수의 예비 정보 중에서 상기 예비 정보 설정 신호에 응답하여 검출한 외부 온도 변동에 상응하는 상기 예비 정보를 상기 모드 레지스터 셋에 제공하도록 구성되는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제 12 항에 있어서,
상기 예비 정보 제공부는
상기 예비 정보 설정 신호에 응답하여 외부 온도 정보를 검출하고, 검출된 온도 정보를 업데이트 제어 신호로서 출력하도록 구성된 온도 센서, 및
상기 복수의 예비 정보 중에서 상기 업데이트 제어 신호에 상응하는 어느 하나를 상기 모드 레지스터 셋에 제공하도록 구성된 예비 모드 레지스터 셋을 포함하는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제 12 항에 있어서,
상기 예비 정보 제공부는
상기 예비 정보 설정 신호에 응답하여 외부 온도 정보를 검출하고, 검출된 온도 정보를 업데이트 제어 신호로서 출력하도록 구성된 온도 센서,
상기 복수의 예비 정보 중에서 상기 업데이트 제어 신호에 상응하는 어느 하나를 상기 모드 레지스터 셋에 제공하도록 구성된 예비 모드 레지스터 셋, 및
예비 정보 조정 명령에 응답하여 상기 복수의 예비 정보 각각의 값들을 조정하도록 구성된 프로그래머블 퓨즈 어레이를 포함하는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 예비 정보 제공부는
상기 복수의 예비 정보 중에서 상기 예비 정보 설정 신호에 응답하여 검출한 외부 전압 변동에 상응하는 상기 예비 정보를 상기 모드 레지스터 셋에 제공하도록 구성되는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈제 15 항에 있어서,
상기 예비 정보 제공부는
상기 예비 정보 설정 신호에 응답하여 상기 외부 전압 변동을 검출하고, 검출된 전압 변동 정보를 업데이트 제어 신호로서 출력하도록 구성된 전압 검출부, 및
상기 복수의 예비 정보 중에서 상기 업데이트 제어 신호에 상응하는 어느 하나를 상기 모드 레지스터 셋에 제공하도록 구성된 예비 모드 레지스터 셋을 포함하는 반도체 장치의 동작 모드 설정 회로. - ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제 15 항에 있어서,
상기 예비 정보 제공부는
상기 예비 정보 설정 신호에 응답하여 상기 외부 전압 변동을 검출하고, 검출된 전압 변동 정보를 업데이트 제어 신호로서 출력하도록 구성된 전압 검출부,
상기 복수의 예비 정보 중에서 상기 업데이트 제어 신호에 상응하는 어느 하나를 상기 모드 레지스터 셋에 제공하도록 구성된 예비 모드 레지스터 셋, 및
예비 정보 조정 명령에 응답하여 상기 복수의 예비 정보 각각의 값들을 조정하도록 구성된 프로그래머블 퓨즈 어레이를 포함하는 반도체 장치의 동작 모드 설정 회로. - 예비 정보 설정 신호를 제공하도록 구성된 컨트롤러; 및
동작 모드 설정 명령에 응답하여 모드 레지스터 셋의 동작 모드 정보를 설정하고, 기 저장된 복수의 예비 정보 중에서 상기 예비 정보 설정 신호에 응답하여 검출한 동작 환경 변동에 상응하는 예비 정보를 상기 모드 레지스터 셋의 동작 모드 정보로서 업데이트하도록 구성된 반도체 장치를 포함하는 데이터 처리 시스템. - ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈제 18 항에 있어서,
상기 컨트롤러는
동작 모드 설정 명령을 상기 반도체 장치에 제공하여, 상기 모드 레지스터 셋의 동작 모드 정보를 직접 재 설정하도록 구성되는 데이터 처리 시스템. - ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈제 18 항에 있어서,
상기 반도체 장치는
상기 복수의 예비 정보 중에서 상기 예비 정보 설정 신호에 응답하여 검출한 클럭 신호의 한 주기 시간 변동, 외부 온도 변동 또는 외부 전압 변동에 상응하는 상기 예비 정보를 상기 모드 레지스터 셋에 제공하도록 구성되는 데이터 처리 시스템. - ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈제 20 항에 있어서,
상기 반도체 장치는
상기 예비 정보 설정 신호 및 상기 클럭 신호에 응답하여 업데이트 제어 신호를 생성하도록 구성된 검출부, 및
상기 복수의 예비 정보 중에서 상기 업데이트 제어 신호에 상응하는 어느 하나를 상기 모드 레지스터 셋에 제공하도록 구성된 예비 모드 레지스터 셋을 포함하는 데이터 처리 시스템. - ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈제 20 항에 있어서,
상기 반도체 장치는
상기 예비 정보 설정 신호에 응답하여 외부 온도 정보를 검출하고, 검출된 온도 정보를 업데이트 제어 신호로서 출력하도록 구성된 온도 센서, 및
상기 복수의 예비 정보 중에서 상기 업데이트 제어 신호에 상응하는 어느 하나를 상기 모드 레지스터 셋에 제공하도록 구성된 예비 모드 레지스터 셋을 포함하는 데이터 처리 시스템. - ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈제 20 항에 있어서,
상기 반도체 장치는
상기 예비 정보 설정 신호에 응답하여 상기 외부 전압 변동을 검출하고, 검출된 전압 변동 정보를 업데이트 제어 신호로서 출력하도록 구성된 전압 검출부, 및
상기 복수의 예비 정보 중에서 상기 업데이트 제어 신호에 상응하는 어느 하나를 상기 모드 레지스터 셋에 제공하도록 구성된 예비 모드 레지스터 셋을 포함하는 데이터 처리 시스템.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130153067A KR102135426B1 (ko) | 2013-12-10 | 2013-12-10 | 반도체 장치의 동작 모드 설정 회로 및 이를 이용한 데이터 처리 시스템 |
| US14/220,580 US9590627B2 (en) | 2013-12-10 | 2014-03-20 | Operation mode setting circuit of semiconductor apparatus and data processing system using the same |
| TW103138743A TWI645674B (zh) | 2013-12-10 | 2014-11-07 | 半導體裝置的操作模式設定電路及使用該電路之資料處理系統 |
| CN201410727284.4A CN104698917B (zh) | 2013-12-10 | 2014-12-03 | 半导体装置的操作模式设定电路和利用其的数据处理系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130153067A KR102135426B1 (ko) | 2013-12-10 | 2013-12-10 | 반도체 장치의 동작 모드 설정 회로 및 이를 이용한 데이터 처리 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150067539A KR20150067539A (ko) | 2015-06-18 |
| KR102135426B1 true KR102135426B1 (ko) | 2020-07-17 |
Family
ID=53272210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130153067A KR102135426B1 (ko) | 2013-12-10 | 2013-12-10 | 반도체 장치의 동작 모드 설정 회로 및 이를 이용한 데이터 처리 시스템 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9590627B2 (ko) |
| KR (1) | KR102135426B1 (ko) |
| TW (1) | TWI645674B (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102380798B1 (ko) | 2017-09-04 | 2022-03-31 | 에스케이하이닉스 주식회사 | 레지스터를 포함하는 전자장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050078548A1 (en) * | 2003-10-09 | 2005-04-14 | Young-Gu Kang | Method and memory system in which operating mode is set using address signal |
| US20130028038A1 (en) | 2011-07-28 | 2013-01-31 | Elpida Memory, Inc. | Information processing system including semiconductor device having self-refresh mode |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100278648B1 (ko) * | 1997-04-30 | 2001-01-15 | 윤종용 | 반도체장치및방법 |
| JP2001051657A (ja) * | 1999-08-10 | 2001-02-23 | Nec Saitama Ltd | カラー液晶ディスプレイ |
| US6703866B1 (en) * | 2000-12-19 | 2004-03-09 | International Business Machines Corporation | Selectable interface for interfacing integrated circuit modules |
| KR20060003434A (ko) | 2004-07-06 | 2006-01-11 | 삼성전자주식회사 | 오버-스트레스 검출 기능을 가지는 반도체 메모리 장치 및이를 포함하는 반도체 메모리 시스템 |
| JP2008305350A (ja) * | 2007-06-11 | 2008-12-18 | Spansion Llc | メモリシステム、メモリ装置、およびメモリ装置の制御方法 |
| KR20120044668A (ko) * | 2010-10-28 | 2012-05-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그를 포함하는 반도체 시스템 |
| JP5635459B2 (ja) * | 2011-07-11 | 2014-12-03 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置 |
| JP5878742B2 (ja) * | 2011-11-30 | 2016-03-08 | ルネサスエレクトロニクス株式会社 | コントローラ |
| WO2013109284A1 (en) * | 2012-01-20 | 2013-07-25 | Intel Corporation | Multi-purpose register programming via per dram addressability mode |
| US20130191136A1 (en) * | 2012-01-23 | 2013-07-25 | Affiliated Computer Systems, Inc. | Provider Data Management and Routing |
| KR101975029B1 (ko) * | 2012-05-17 | 2019-08-23 | 삼성전자주식회사 | 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법 |
-
2013
- 2013-12-10 KR KR1020130153067A patent/KR102135426B1/ko active IP Right Grant
-
2014
- 2014-03-20 US US14/220,580 patent/US9590627B2/en active Active
- 2014-11-07 TW TW103138743A patent/TWI645674B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050078548A1 (en) * | 2003-10-09 | 2005-04-14 | Young-Gu Kang | Method and memory system in which operating mode is set using address signal |
| US20130028038A1 (en) | 2011-07-28 | 2013-01-31 | Elpida Memory, Inc. | Information processing system including semiconductor device having self-refresh mode |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150162911A1 (en) | 2015-06-11 |
| TW201524128A (zh) | 2015-06-16 |
| US9590627B2 (en) | 2017-03-07 |
| KR20150067539A (ko) | 2015-06-18 |
| TWI645674B (zh) | 2018-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8593197B1 (en) | Delay line circuit, delay locked loop and tester system including the same | |
| US9602112B2 (en) | Clock delay detecting circuit and semiconductor apparatus using the same | |
| US9780769B2 (en) | Duty cycle detector | |
| US8749281B2 (en) | Phase detection circuit and synchronization circuit using the same | |
| KR102534241B1 (ko) | 위상 감지 회로, 이를 포함하는 클럭 생성 회로 및 반도체 장치 | |
| US9425779B2 (en) | Delay circuit | |
| KR102001692B1 (ko) | 멀티 채널 지연 고정 루프 | |
| KR20100044625A (ko) | 주기적으로 활성화되는 복제 경로를 구비하는 지연 동기 루프를 구비하는 반도체 장치 | |
| KR20200084066A (ko) | 주파수 분주 클록을 제공하기 위한 장치 및 방법 | |
| JP2008217947A (ja) | 半導体記憶装置 | |
| US7986177B2 (en) | Semiconductor device | |
| KR102135426B1 (ko) | 반도체 장치의 동작 모드 설정 회로 및 이를 이용한 데이터 처리 시스템 | |
| US9194907B1 (en) | Semiconductor apparatus | |
| KR20130123204A (ko) | 위상 고정 루프, 이를 포함하는 집적회로 칩 및 테스트 시스템 | |
| KR101082426B1 (ko) | 클럭 생성 회로 및 클럭 생성 회로를 포함하는 테스트 시스템 | |
| KR101628160B1 (ko) | 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법 | |
| CN104698917A (zh) | 半导体装置的操作模式设定电路和利用其的数据处理系统 | |
| KR102047793B1 (ko) | 지연고정루프 | |
| JP2004187219A (ja) | 半導体集積回路装置 | |
| KR20140082174A (ko) | 반도체 메모리 장치 및 이를 이용한 동작 방법 | |
| KR100829454B1 (ko) | Ｐｌｌ 회로의 전압 제어 발진기 및 그 제어 방법 | |
| JP6040806B2 (ja) | クロック供給回路 | |
| US20080048740A1 (en) | Method and apparatus for generating clock signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |