CN1815886A - 用以产生输出时钟信号的时钟产生电路及方法 - Google Patents

用以产生输出时钟信号的时钟产生电路及方法 Download PDF

Info

Publication number
CN1815886A
CN1815886A CN200610002284.3A CN200610002284A CN1815886A CN 1815886 A CN1815886 A CN 1815886A CN 200610002284 A CN200610002284 A CN 200610002284A CN 1815886 A CN1815886 A CN 1815886A
Authority
CN
China
Prior art keywords
clock signal
code
signal
frequency
sign indicating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200610002284.3A
Other languages
English (en)
Inventor
陈昱仰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN1815886A publication Critical patent/CN1815886A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种用以产生输出时钟信号的时钟产生电路，其特征在于，包含有：一随机频率码产生器，随机地产生一频率码，其中随机频率码产生器依据一第一时钟信号进行时序控制；一累加器，电连接于随机频率码产生器，用于累加频率码以产生一选择码，其中累加器依据第一时钟信号进行时序控制；以及一第一多工器，电连接于累加器，用来依据选择码，在多个参考时钟信号中选择一参考时钟信号产生第一时钟信号，且将第一时钟信号用以作为输出时钟信号。一触变电路，电连接于第一多工器，触变电路依据第一时钟信号进行时序控制，产生输出时钟信号。本发明的有益效果在于，可产生具有更多种频率选择的输出时钟信号。

Description

用以产生输出时钟信号的时钟产生电路及方法
技术领域
本发明涉及时钟产生电路，特别涉及一种产生具有多种选择的频率特性的输出时钟信号的时钟产生电路及方法。
背景技术
在现今常见的各种电子系统当中，不同的集成电路(integrated circuit，IC)常常会有进行同步(synchronous)运作的需求，在这类系统中，必须依据一基本系统时钟(或一同步脉波)，通过适当的方式来产生周期性的时钟信号，以驱动不同的电路功能同步运作。
图为现有技术的时钟产生电路的示意图。图1所示的时钟产生电路100包含有一多工器120、一累加器125、以及一触变电路(toggle circuit)140。累加器125由一缓存器130以及一加法器150所组成，缓存器130由一第一D型触发器(D-flip flop)130实现。触变电路140由第二D型触发器140实现。如图1所示，共有N个参考时钟信号(CREF0、CREF1、...、CREFN-1)输入至多工器120。N个参考时钟信号具有相同的周期TREF、相同的频率fREF、但不同的相位，其中，每两相邻的参考时钟信号(例如CREF0与CREF1)之间的相位差等于TREF/N。换句话说，N个参考时钟信号中任意两个参考时钟信号之间的相位差为一常数(亦即TREF/N)的整数倍。
多工器(multiplexer)120依据自第一D型触发器130接收的选择码SC，在N个参考时钟信号中选取一参考时钟信号来产生一第一时钟信号C1。累加器125累加一固定的频率码FC产生选择码SC。更明确地说，加法器150用来将固定的频率码FC加上由第一D型触发器130所回授的选择码SC以产生出一初始选择码PSC，第一D型触发器130再使用所接收到的初始选择码PSC来产生选择码SC。
第一D型触发器130依据第一时钟信号C1进行运作，因此，每当第一D型触发器130接收到第一时钟信号C1中的一上升沿时(上升沿是由输入至多工器120的N个参考时钟信号中的一参考时钟信号所提供)，第一D型触发器130就会产生出一新的选择码SC，并使用新的选择码SC来切换多工器120，以及将新的选择码SC回授给加法器150。第二D型触发器140的时钟输入端用以接收第一时钟信号C1(亦即，第二D型触发器140依据第一时钟信号C1进行运作)，其信号输入端连接至其反向信号输出端，其反向信号输出端产生一输出时钟信号COUT，并将输出时钟信号COUT回授至其信号输入端。每当第二D型触发器140接收到第一时钟信号C1中的一上升沿时(上升沿是由输入至多工器120的N个参考时钟信号中的一参考时钟信号所提供)，第二D型触发器140产生的输出时钟信号COUT就会产生一次转态(从0转变为1，或是从1转变为0)。
固定的频率码FC控制整个时钟产生电路100，其值代表了第一时钟信号C1中两相邻的上升沿之间的相位差个数，相位差为N个参考时钟信号中两相邻的参考时钟信号所具有的相位差。更明确地说，当固定的频率码FC等于n时，即代表第一时钟信号C1中相邻的上升沿之间相距了n个相位差，换句话说，若第一时钟信号C1中有一上升缘是由一参考时钟信号CREFk所提供的，则下一个上升沿将会由另一参考时钟信号CREFk+n所提供。对于输出时钟信号COUT而言，固定的频率码FC则代表了输出时钟信号COUT中相邻的上升沿与下降沿之间，相距了N个参考时钟信号的相位差个数。举例来说，当固定的频率码FC等于m时，即代表输出时钟信号COUT中相邻的一上升沿与一下降沿之间相距了N个参考时钟信号的m个相位差，换句话说，若输出时钟信号COUT中有一上升沿是依据一参考时钟信号CREFj的上升沿所产生的，则与上升沿相邻的下一个下降沿将会是依据另一参考时钟信号CREFj+m的上升沿所产生。
因此，透过所使用的固定频率码FC，即可决定出时钟产生电路100输出时钟信号COUT的频率。假设输入至多工器120的N个参考时钟信号的频率皆为fREF，且频率码FC设定为1，则输出时钟信号COUT的频率将会等于(N/2)×fREF。若将频率码FC设定为2，则输出时钟信号COUT的频率将会等于(N/4)×fREF。若将频率码FC设定为n(1≤n≥N)，则输出时钟信号COUT的频率将会等于(N/2n)×fREF。在现有技术的时钟产生电路100中，产生的输出时钟信号COUT可选择的频率是有限的，其可选择的频率的数量主要由输入的多工器120的参考时钟信号的数量N所决定，并没有办法依据后端电路的需求，提供具有更多频率选择的输出时钟信号。
发明内容
本发明的目的之一，在于提供一种用以产生输出时钟信号的时钟产生电路以及方法，以用来产生出具有更多种频率选择的输出时钟信号。
为实现上述发明目的，本发明提供了：一种用以产生输出时钟信号的时钟产生电路，其特征在于，包含有：一随机频率码产生器，随机地产生一频率码，其中随机频率码产生器依据一第一时钟信号进行时序控制；一累加器，电连接于随机频率码产生器，用于累加频率码以产生一选择码，其中累加器依据第一时钟信号进行时序控制；以及一第一多工器，电连接于累加器，用来依据选择码在多个参考时钟信号中选择一参考时钟信号产生第一时钟信号，且将第一时钟信号用以作为输出时钟信号；一触变电路，电连接于第一多工器，触变电路依据第一时钟信号进行时序控制，产生输出时钟信号。
本发明还提供了：一种产生输出时钟信号的方法，包含有：依据一第一时钟信号进行时序控制，随机地产生一频率码；依据第一时钟信号进行时序控制，累加频率码以产生一选择码；依据选择码在多个参考时钟信号中选择一参考时钟信号产生第一时钟信号，并将第一时钟信号作为输出时钟信号。
使用第一时钟信号来触变(toggle)一触发器以产生一信号，作为输出时钟信号。
依据第一时钟信号作为时序控制，累加频率码产生选择码包含有：将频率码加上选择码以产生一初始选择码；以及依据第一时钟信号进行时序控制，将初始选择码正反处理(flip-flopping)以产生选择码。
本发明的有益效果在于，可产生出具有更多种频率选择性的输出时钟信号COUT。本发明的装置还可以应用于一些可适用不完全周期性时钟信号进行运作的系统中。实施例中的时钟产生电路200产生的输出时钟信号COUT在频率领域(frequency domain)中不理想的频率成分(例如：杂散，spur)将被抑制得更低。
附图说明
图1为现有技术一时钟产生电路的示意图。
图2为本发明时钟产生电路的一实施例示意图。
时钟产生电路100、200        多工器120、220、270
累加器125、225D型           触发器130、140、230、240、266
加法器150、250、262、264    随机信号产生器260    量化器268
具体实施方式
请参阅图2为本发明时钟产生电路的一实施例示意图。图所示2的一时钟产生电路200包含有一第一多工器(multiplexer)220、一累加器225、一触变电路(toggle circuit)240、以及一随机频率码产生器。随机频率码产生器则包含有一随机信号产生器260以及一第二多工器270。累加器225包含有一缓存器230以及一加法器250。在本实施例中，缓存器230由一第一D型触发器(D-flipflop)230所实现、触变电路240由一第二D型触发器240所实现。输入至多工器220的信号共包含有N个参考时钟信号。N个参考时钟信号具有相同的周期TREF、相同的频率fREF，但相位不同，其中每两相邻的参考时钟信号(例如CREF0与CREF1)之间的相位差等于TREF/N。换句话说，N个参考时钟信号中任意两个参考时钟信号之间的相位差为一常数(亦即TREF/N)的整数倍。
第一多工器220从第一D型触发器230接收一选择码SC，并依据选择码SC，在N个参考时钟信号中选择一参考时钟信号来产生一第一时钟信号C1。累加器225将随机产生出的频率码FC的值作一累加运算(换句话说，频率码FC的值可以是不固定的)以产生选择码SC。更明确地说，加法器250将随机产生的频率码FC加上由第一D型触发器230所回授(fed back)的选择码SC，以产生一初始选择码PSC。第一D型触发器230再使用初始选择码PSC来产生选择码SC。
第一D型触发器230依据第一时钟信号C1进行时序控制，因此，每当第一D型触发器230接收到第一时钟信号C1中的一上升沿时(上升沿由输入至多工器220N个参考时钟信号中的一参考时钟信号所提供)，第一D型触发器230就会产生出一新的选择码SC，并使用新的选择码SC来切换多工器220，以及将新的选择码SC回授给加法器250。第二D型触发器240的时钟输入端用以接收第一时钟信号C1(换句话说，第二D型触发器240依据第一时钟信号C1进行时序控制)，第二D型触发器240的信号输入端连接至第二D型触发器240的反向信号输出端，第二D型触发器240的反向信号输出端用来产生一输出时钟信号COUT，并将输出时钟信号COUT回授至第二D型触发器240的信号输入端。每当第二D型触发器240接收到第一时钟信号C1中的一上升沿时(上升沿由输入至多工器220的N个参考时钟信号中的一参考时钟信号所提供)，第二D型触发器240所产生的输出时钟信号COUT就会产生一次转态(从0转变为1，或是从1转变为0)。
至于随机频率码产生器(如前所述，随机频率码产生器包含有随机信号产生器260以及第二多工器270)则用来随机地产生频率码FC。在本实施例中，第二多工器270依据一随机产生出的控制信号CS，选择性地输出多个预设频率码中的一预设频率码来作为频率码FC。在图2中，仅显示了两个预设频率码(Code_1与Code_2)，然而，本发明也可以在此处使用两个以上的预设频率码，这并不会超出本发明的保护范围。随机信号产生器260随机产生控制信号CS，在本实施例中，随机信号产生器260使用∑-Δ调变器(Sigma-Delta Modulator，SDM)作为随机信号产生器260(∑-Δ调变器也可称作为Δ-∑调变器，即DSM)。而此处较佳的作法是，使用一阶(first order)或二阶(second order)的∑-Δ调变器作为随机信号产生器260，因为具有较低阶数的∑-Δ调变器的运作结果较容易预测，且运作也会较为稳定。当然，此处所使用的∑-Δ调变器的阶数并不是本发明必要的限制条件。
本实施例的随机信号产生器260中，一平均码(DC_code)决定控制信号CS中每一个可能的值出现的机率。举例来说，若控制信号CS有两个可能出现的值，分别为0和1，则平均码DC_code将可决定控制信号CS的值等于0的机率，以及控制信号CS的值等于1的机率，使得控制信号CS的平均值等于平均码DC_code所代表的数值。一加法器262以及一加法器264分别实现∑-Δ调变器260中的Δ运算(delta operation)以及∑运算(sigma operation)。一第三D型触发器(DFF)266提供一单位延迟(unit delay)，即，第三D型触发器266所使用时钟信号的一个周期的延迟时间。虽然在图2中，将第一多工器220产生的第一时钟信号C1输入至第三D型触发器266的时钟输入端，使第三D型触发器266可依据第一时钟信号C1进行时序控制。然而，此种方式并不是本发明必要的限制条件。随机信号产生器260中的一量化器(quantizer)268依据第三D型触发器266输出的信号中的一位(在本实施例中为其符号位，亦即sign bit)产生控制信号CS。由于在本实施例中，提供至第二多工器270的预设频率码只有两种可能(Code_1或Code_2)，因此，仅需使用第三D型触发器266输出的信号中的符号位元作为控制信号CS，即可对第二多工器270进行适当的控制。若输入至第二多工器270的预设频率码有两种以上的可能性，就必须使用第三D型触发器266所输出的信号中一个以上的位元作为控制信号CS，以对第二多工器270进行适当的控制。
由于本实施例通过过随机的方式来产生控制信号CS，因此频率码FC将于Code_1与Code_2之间随机变化。由平均码DC_code决定频率码FC等于Code_1的机率，以及频率码FC等于Code_2的机率。
在持续使用Code_1作为频率码FC的情形下，输出时钟信号COUT的频率将会等于[N/(2×Code_1)]×fREF；在持续使用Code_2来作为频率码FC的情形下，输出时钟信号COUT的频率则会等于[N/(2×Code_2)]×fREF。而当频率码FC在Code_1与Code_2两者中随机切换时(假设频率码FC的期望值等于Code_E，其中，Code_E介于Code_1与Code_2之间)，此时的状况可以假想成持续使用Code_E作为频率码FC来控制时钟产生电路200，输出时钟信号COUT的频率会大致等于[N/(2×Code_E)]×fREF(而介于[N/(2×Code_1)]×fREF与[N/(2×Code_2)]×fREF之间。因此，输出时钟信号COUT的频率除了可以有N种选择以外(输出时钟信号COUT的频率可以等于[N/(2×I)]×fREF，其中I为介于1与N之间的正整数)，本实施例时钟产生电路200产生的输出时钟信号COUT的频率还可以有更多的选择，即可以等于[N/(2×J)]×fREF，其中J为介于1与N之间的自然数。换句话说，通过使用随机频率码产生器(包含有随机信号产生器260以及第二多工器270)，本实施例的时钟产生电路200可产生出具有更多种频率选择性的输出时钟信号COUT。
另外，由于本实施例中的时钟产生电路200可以产生不完全周期性(notpurely periodic)的输出时钟信号COUT(换句话说，当频率码FC随机地变化在多个预设频率码之间时，输出时钟信号COUT的频率将不会完全固定，而会有一些波动)，因此，本发明的装置还可以应用于一些可适用不完全周期性时钟信号进行运作的系统中。当然，若周期性的特性较为重要时，还可以在第二D型触发器240的信号输出端再接上额外的锁相回路(phase lock loop，PLL)或分数型锁相回路(fractional-N PLL)，产生更具周期性特性的另一个输出时钟信号C′OUT。
除以上特点之外，时钟产生电路200具有其它的优点，举例来说，由于时钟产生电路200随机产生频率码FC，而非固定产生频率码FC(举例来说，周期性地切换在Code_1与Code_2之间以产生频率码FC)，因此，实施例中的时钟产生电路200产生的输出时钟信号COUT在频率领域(frequency domain)中不理想的频率成分(例如：杂散，spur)将被抑制得更低。

Claims (18)

1.一种用以产生输出时钟信号的时钟产生电路，其特征在于，包含有：
一随机频率码产生器，随机地产生一频率码，其中随机频率码产生器依据一第一时钟信号进行时序控制；
一累加器，电连接于随机频率码产生器，用于累加频率码以产生一选择码，其中累加器依据第一时钟信号进行时序控制；以及
一第一多工器，电连接于累加器，用来依据选择码，在多个参考时钟信号中选择一参考时钟信号产生第一时钟信号，且将第一时钟信号用以作为输出时钟信号。
2.如权利要求1所述的时钟产生电路，其特征在于，还包含有：
一触变电路，电连接于第一多工器，触变电路依据第一时钟信号进行时序控制，产生一第二输出时钟信号。
3.如权利要求1所述的时钟产生电路，其特征在于，多个参考时钟信号中任意两参考时钟信号间的相位差为一常数的整数倍。
4.如权利要求1所述的时钟产生电路，其特征在于，频率码及选择码都包含有N位，N为一正整数。
5.如权利要求1所述的时钟产生电路，其特征在于，随机频率码产生器包含有：
一随机信号产生器根据第一时钟信号进行时序控制，用来随机地产生一控制信号；以及
一第二多工器，电连接于随机信号产生器以及累加器，依据控制信号，在多个预设频率码中选择一预设频率码作为频率码。
6.如权利要求5所述的时钟产生电路，其特征在于，预设频率码的个数为2，且控制信号为一单一位信号。
7.如权利要求5所述的时钟产生电路，其特征在于，预设频率码的个数为2M，且控制信号为一M位信号，M为一正整数。
8.如权利要求5所述的时钟产生电路，其特征在于，随机信号产生器包含有一∑-Δ调变器，∑-Δ调变器依据第一时钟信号进行时序控制。
9.如权利要求8所述的时钟产生电路，其特征在于，∑-Δ调变器为一阶∑-Δ调变器。
10.如权利要求9所述的时钟产生电路，其特征在于，∑-Δ调变器为二阶∑-Δ调变器。
11.如权利要求1所述的时钟产生电路，其特征在于，累加器包含有：
一加法器，电连接于随机频率码产生器，用来将频率码加上选择码以产生一初始选择码；以及
一缓存器，电连接于加法器以及第一多工器，缓存器依据第一时钟信号进行时序控制，通过使用初始选择码产生选择码。
12.一种产生输出时钟信号的方法，其特征在于，包含有：
依据一第一时钟信号进行时序控制，随机地产生一频率码；
依据第一时钟信号进行时序控制，累加频率码以产生一选择码；以及
依据选择码在多个参考时钟信号中选择一参考时钟信号产生第一时钟信号，并将第一时钟信号作为输出时钟信号。
13.如权利要求12所述的方法，其特征在于，还包含：
使用第一时钟信号来触变一触发器以产生一信号，作为输出时钟信号。
14.如权利要求12所述的方法，其特征在于，频率码及选择码都包含有N位，N为一正整数。
15.如权利要求12所述的方法，其特征在于，依据第一时钟信号进行时序控制，随机地产生频率码包含：
使用∑-Δ调变器随机产生一控制信号；以及
依据控制信号在多个预设频率码中选择一预设频率码来作为频率码。
16.如权利要求15所述的方法，其特征在于，预设频率码的个数为2，且控制信号为一单一位信号。
17.如权利要求15所述的方法，其特征在于，预设频率码的个数为2M，且控制信号为一M位信号，M为一正整数。
18.如权利要求12所述的方法，其特征在于，依据第一时钟信号作为时序控制，累加频率码产生选择码包含有：
将频率码加上选择码以产生一初始选择码；以及
依据第一时钟信号进行时序控制，将初始选择码正反处理以产生选择码。
CN200610002284.3A 2005-02-04 2006-01-27 用以产生输出时钟信号的时钟产生电路及方法 Pending CN1815886A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/906,137 2005-02-04
US10/906,137 US7362835B2 (en) 2005-02-04 2005-02-04 Clock generator circuit and related method for generating output clock signal

Publications (1)

Publication Number Publication Date
CN1815886A true CN1815886A (zh) 2006-08-09

Family

ID=36779883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610002284.3A Pending CN1815886A (zh) 2005-02-04 2006-01-27 用以产生输出时钟信号的时钟产生电路及方法

Country Status (3)

Country Link
US (1) US7362835B2 (zh)
CN (1) CN1815886A (zh)
TW (1) TW200629038A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101854156A (zh) * 2010-04-22 2010-10-06 美商威睿电通公司 时钟产生器、时钟产生方法、与移动通讯装置
CN102118146A (zh) * 2009-12-30 2011-07-06 上海华虹集成电路有限责任公司 时钟产生电路
CN101662272B (zh) * 2008-08-26 2013-03-13 鸿富锦精密工业（深圳）有限公司 脉冲产生装置
CN102045042B (zh) * 2009-10-19 2013-03-27 京元电子股份有限公司 使用于半导体元件测试的频率信号产生方法
CN109254617A (zh) * 2017-07-14 2019-01-22 华为技术有限公司 时钟信号产生方法以及装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819390B1 (ko) * 2006-09-21 2008-04-04 지씨티 세미컨덕터 인코포레이티드 2개의 위상 동기 루프를 사용한 주파수 합성기
US20110169579A1 (en) * 2010-01-08 2011-07-14 James Dodrill Method and apparatus for increasing distribution of jitter within a random number generator
KR101709942B1 (ko) * 2010-09-09 2017-02-24 삼성전자주식회사 프랙셔널-ｎ 위상동기루프, 이의 동작 방법 및 이를 포함하는 장치들
JP6257126B2 (ja) * 2012-01-12 2018-01-10 エスアイアイ・セミコンダクタ株式会社 タイミング発生回路
US9436543B2 (en) * 2012-09-13 2016-09-06 Freescale Semiconductor, Inc. Electronic device and method for protecting an electronic device against unauthorized use
US9749125B2 (en) 2014-12-12 2017-08-29 Analog Devices Global Apparatus and method for clock generation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737904B1 (en) * 1999-11-12 2004-05-18 Koninklijke Philips Electronics N.V. Clock circuit, GSM phone, and methods of reducing electromagnetic interference
US6606004B2 (en) * 2000-04-20 2003-08-12 Texas Instruments Incorporated System and method for time dithering a digitally-controlled oscillator tuning input

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662272B (zh) * 2008-08-26 2013-03-13 鸿富锦精密工业（深圳）有限公司 脉冲产生装置
CN102045042B (zh) * 2009-10-19 2013-03-27 京元电子股份有限公司 使用于半导体元件测试的频率信号产生方法
CN102118146A (zh) * 2009-12-30 2011-07-06 上海华虹集成电路有限责任公司 时钟产生电路
CN101854156A (zh) * 2010-04-22 2010-10-06 美商威睿电通公司 时钟产生器、时钟产生方法、与移动通讯装置
CN101854156B (zh) * 2010-04-22 2013-01-02 美商威睿电通公司 时钟产生器、时钟产生方法、与移动通讯装置
CN102983843A (zh) * 2010-04-22 2013-03-20 美商威睿电通公司 时钟产生器与移动通讯装置
CN102983843B (zh) * 2010-04-22 2015-07-01 开曼群岛威睿电通股份有限公司 时钟产生器与移动通讯装置
CN109254617A (zh) * 2017-07-14 2019-01-22 华为技术有限公司 时钟信号产生方法以及装置
CN109254617B (zh) * 2017-07-14 2020-11-06 华为技术有限公司 时钟信号产生方法以及装置

Also Published As

Publication number Publication date
TW200629038A (en) 2006-08-16
US20060176940A1 (en) 2006-08-10
US7362835B2 (en) 2008-04-22

Similar Documents

Publication Publication Date Title
CN1815886A (zh) 用以产生输出时钟信号的时钟产生电路及方法
CN101958711B (zh) 具有抖动脉宽调制控制器的数字锁相系统
US7439787B2 (en) Methods and apparatus for a digital pulse width modulator using multiple delay locked loops
US6703902B2 (en) Phase locked loop for reducing electromagnetic interference
CN102754348B (zh) 时钟合成系统、电路和方法
CN1956336A (zh) 延迟锁定回路系统与相关方法
CN1462509A (zh) 具有改进噪声和杂散性能的增量求和分数n分频器
EP1195903A2 (en) Clock recovery unit including a frequency detection circuit
US20110051779A1 (en) Spread spectrum clock generating circuit
CN112311391B (zh) 一种时间数字转换器、锁相环及电子设备
CN1315263C (zh) 分频器
CN101217277A (zh) 非整数除频器以及可产生非整数时脉信号的锁相回路
US8185774B2 (en) Timer for low-power and high-resolution with low bits derived from set of phase shifted clock signals
US6700945B2 (en) Phase lock loop circuit
CN1232582A (zh) 具在用于波形选择的相位误差反馈的频率合成器
CN102739249A (zh) 信号发生装置和频率合成器
CN1117606A (zh) 在微处理器中产生时钟的装置和方法
CN110190847B (zh) 一种应用于频率合成器的小数n分频电路及方法
JP3942475B2 (ja) クロック復元回路およびデータ受信回路
US20030058004A1 (en) Method and apparatus for direct digital synthesis of frequency signals
JP2002182779A (ja) 変更されたクロック信号発生器
US6970527B2 (en) Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus
CN114265470A (zh) 时钟电路及为cpu提供时钟的方法
CN1653690A (zh) 用于数字频率转换的方法和装置
US8339160B2 (en) Clock generating device and jitter reducing method in the clock generating device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication