CN102118146A - 时钟产生电路 - Google Patents
时钟产生电路 Download PDFInfo
- Publication number
- CN102118146A CN102118146A CN2009102020507A CN200910202050A CN102118146A CN 102118146 A CN102118146 A CN 102118146A CN 2009102020507 A CN2009102020507 A CN 2009102020507A CN 200910202050 A CN200910202050 A CN 200910202050A CN 102118146 A CN102118146 A CN 102118146A
- Authority
- CN
- China
- Prior art keywords
- random
- clock
- clock signal
- mux
- option code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种时钟产生电路，包含有一个随机选择码产生器，一个多路选择器；所述随机选择码产生器根据多路选择器输出的第一时钟信号进行时序控制，随机产生一选择码传送到所述多路选择器的选择控制端；所述多路选择器，输入端接多个参考时钟信号，依据所述随机选择码产生器传来的选择码，在所述多个参考时钟信号中选择一个参考时钟信号输出第一时钟信号。本发明的时钟产生电路，在多种频率特性时钟间随机选择一种产生输出时钟信号，能产生频率随机变化的输出时钟信号。
Description
技术领域
本发明涉及电子技术，特别涉及一种时钟产生电路。
背景技术
在现在的应用中，随着各种旁道攻击技术的不断发展，对于集成电路的安全性提出了更高的要求。旁道攻击是一种通过收集集成电路在运行过程中散发出来的时序、功耗和电磁特性，来进行分析和攻击的方法。针对旁道攻击技术的攻击特点，通过随机的改变集成电路的系统运行时钟，使得在每次运行过程中的时序、功耗和电磁特性都不相同，可以有效的抵御此类攻击。
但传统的时钟产生电路，输出的时钟信号的频率是固定的，无法抵御某些旁道攻击。
发明内容
本发明要解决的技术问题是提供一种时钟产生电路，能产生频率随机变化的输出时钟信号。
为解决上述技术问题，本发明的时钟产生电路，包含有：一个随机选择码产生器，一个多路选择器；
所述随机选择码产生器根据多路选择器输出的第一时钟信号进行时序控制，随机产生一选择码传送到所述多路选择器的选择控制端；
所述多路选择器，输入端接多个参考时钟信号，依据所述随机选择码产生器传来的选择码，在所述多个参考时钟信号中选择一个参考时钟信号输出第一时钟信号。
所述随机选择码产生器可以包括有一个随机信号产生器、一个缓存器；
所述随机信号产生器，根据所述第一时钟信号进行时序控制，用来随机产生N位的随机数传送到所述缓存器；
所述缓存器，根据所述第一时钟信号进行时序控制，用来根据所述N位的随机数产生选择码传送到所述多路选择器的选择控制端；
N为一正整数。
所述缓存器可以为一触发器，所述触发器的输入端接所述随机信号产生器产生的N位的随机数信号，时钟端接所述第一时钟信号，输出端接所述多路选择器的选择控制端。
所述触发器可以为D触发器。
所述选择码可以为N位，N为一正整数。
所述多路选择器可以为二选一、三选一、四选一、……、或2N选一的时钟切换电路，N为一正整数。
本发明的时钟产生电路，在多种频率特性时钟间随机选择一种产生输出时钟信号，能产生频率随机变化的输出时钟信号，从而能用于集成电路中抵御某些旁道攻击。
附图说明
下面结合附图和具体实施方式对本发明作进一步的详细说明。
图1是本发明的时钟产生电路的一实施例示意图。
具体实施方式
本发明的时钟产生电路一实施方式如图1所示，包含有一个多路选择器MUX(multiplexer)100、一个随机选择码产生器；
所述多路选择器100，输入端接2N个参考时钟信号(CREF0，CREF1，……，CREF2N-1)，2N个参考时钟信号具有不同的周期TREF、不同的频率fREF和不同的相位，换句话说，2N个参考时钟信号之间无相关性(多个参考时钟信号中任意两参考时钟信号之间无特殊要求，可以是有相关性，也可以无相关性)；所述多路选择器100依据所述随机选择码产生器传来的选择码，在所述多个参考时钟信号中选择一个参考时钟信号产生输出第一时钟信号Cout；所述多路选择器100可以为二选一、三选一、四选一、……、或2N选一的时钟切换电路，N为一正整数，图中所示为2N选一的时钟切换电路。
所述随机选择码产生器根据多路选择器100输出的第一时钟信号Cout进行时序控制，随机产生一选择码传送到所述多路选择器100的选择控制端；所述随机选择码产生器包含有一个随机信号产生器110以及一个缓存器；所述随机信号产生器110，根据所述第一时钟信号进行时序控制，用来随机产生N位的随机数传送到所述缓存器；所述缓存器，根据所述第一时钟信号进行时序控制，用来根据所述N位的随机数产生选择码传送到所述多路选择器100的选择控制端。
图1中所示缓存器为一D触发器(D-flip-flop)120所实现，所述D触发器120的输入端D接所述随机信号产生器110产生的N位的随机数信号，时钟端接所述第一时钟信号，输出端Q接所述多路选择器100的选择控制端；多路选择器100的选择控制端从D型触发器120的输出端Q接收一选择码，并依据选择码在多个参考时钟信号中选择一个参考时钟信号来产生输出第一时钟信号。因此，每当第一时钟信号中的每一个上升沿到来时，时随机信号产生器110随机地产生一N位的随机数，同时D触发器120在第一时钟信号中的每一个上升沿到来时，就会根据所述随机信号产生器产生的随机数产生一个新的选择码传送到多路选择器100的选择控制端，使用新的选择码来控制切换多路选择器在所述多个参考时钟信号中选择一个参考时钟信号产生输出第一时钟信号。
本发明的时钟产生电路，在多种频率特性时钟间随机选择一种产生输出时钟信号，能产生频率随机变化的输出时钟信号，从而能用于集成电路中抵御某些旁道攻击。
Claims (6)
1.一种时钟产生电路，其特征在于，包含有：一个随机选择码产生器，一个多路选择器；
所述随机选择码产生器根据多路选择器输出的第一时钟信号进行时序控制，随机产生一选择码传送到所述多路选择器的选择控制端；
所述多路选择器，输入端接多个参考时钟信号，依据所述随机选择码产生器传来的选择码，在所述多个参考时钟信号中选择一个参考时钟信号输出第一时钟信号。
2.根据权利要求1所述的时钟产生电路，其特征在于，所述随机选择码产生器包括有一个随机信号产生器、一个缓存器；
所述随机信号产生器，根据所述第一时钟信号进行时序控制，用来随机产生N位的随机数传送到所述缓存器；
所述缓存器，根据所述第一时钟信号进行时序控制，用来根据所述N位的随机数产生选择码传送到所述多路选择器的选择控制端；
N为一正整数。
3.根据权利要求1所述的时钟产生电路，其特征在于，所述缓存器为一触发器，所述触发器的输入端接所述随机信号产生器产生的N位的随机数信号，时钟端接所述第一时钟信号，输出端接所述多路选择器的选择控制端。
4.根据权利要求3所述的时钟产生电路，其特征在于，所述触发器为D触发器。
5.根据权利要求1、2或3任一项所述的时钟产生电路，其特征在于，所述选择码为N位，N为一正整数。
6.根据权利要求1所述的时钟产生电路，其特征在于，所述多路选择器为二选一、三选一、四选一、……、或2N选一的时钟切换电路，N为一正整数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102020507A CN102118146A (zh) | 2009-12-30 | 2009-12-30 | 时钟产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102020507A CN102118146A (zh) | 2009-12-30 | 2009-12-30 | 时钟产生电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102118146A true CN102118146A (zh) | 2011-07-06 |
Family
ID=44216770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102020507A Pending CN102118146A (zh) | 2009-12-30 | 2009-12-30 | 时钟产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102118146A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839577A (zh) * | 2012-11-26 | 2014-06-04 | 英飞凌科技股份有限公司 | 存储电路 |
| CN109254617A (zh) * | 2017-07-14 | 2019-01-22 | 华为技术有限公司 | 时钟信号产生方法以及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1534454A (zh) * | 2003-03-31 | 2004-10-06 | �����ɷ� | 伪随机数发生器 |
| CN1602496A (zh) * | 2001-12-13 | 2005-03-30 | 卡纳尔技术公司 | 抗电型分析的数字电子部件 |
| CN1661921A (zh) * | 2004-02-25 | 2005-08-31 | 因芬尼昂技术股份公司 | Delta/Sigma频率鉴别器 |
| CN1815886A (zh) * | 2005-02-04 | 2006-08-09 | 联发科技股份有限公司 | 用以产生输出时钟信号的时钟产生电路及方法 |
-
2009
- 2009-12-30 CN CN2009102020507A patent/CN102118146A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1602496A (zh) * | 2001-12-13 | 2005-03-30 | 卡纳尔技术公司 | 抗电型分析的数字电子部件 |
| CN1534454A (zh) * | 2003-03-31 | 2004-10-06 | �����ɷ� | 伪随机数发生器 |
| CN1661921A (zh) * | 2004-02-25 | 2005-08-31 | 因芬尼昂技术股份公司 | Delta/Sigma频率鉴别器 |
| CN1815886A (zh) * | 2005-02-04 | 2006-08-09 | 联发科技股份有限公司 | 用以产生输出时钟信号的时钟产生电路及方法 |
| US7362835B2 (en) * | 2005-02-04 | 2008-04-22 | Mediatek Incorporation | Clock generator circuit and related method for generating output clock signal |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839577A (zh) * | 2012-11-26 | 2014-06-04 | 英飞凌科技股份有限公司 | 存储电路 |
| CN103839577B (zh) * | 2012-11-26 | 2017-05-24 | 英飞凌科技股份有限公司 | 存储电路 |
| CN109254617A (zh) * | 2017-07-14 | 2019-01-22 | 华为技术有限公司 | 时钟信号产生方法以及装置 |
| CN109254617B (zh) * | 2017-07-14 | 2020-11-06 | 华为技术有限公司 | 时钟信号产生方法以及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101299159B (zh) | 时钟切换电路 | |
| CN105144587B (zh) | 高效时间交织模数转换器 | |
| CN103546125B (zh) | 一种多选一无毛刺时钟切换电路 | |
| JP4451355B2 (ja) | グリッチを誘発しないクロックスイッチング回路 | |
| CN101592975B (zh) | 一种时钟切换电路 | |
| EP2732552B1 (en) | Multi-clock real-time counter | |
| CN103684375B (zh) | 一种时钟分频切换电路及时钟芯片 | |
| CN202171760U (zh) | 一种时钟动态切换电路 | |
| TWI771898B (zh) | 時脈閘控同步電路及其時脈閘控同步方法 | |
| CN102707766B (zh) | 信号同步装置 | |
| CN105490675A (zh) | 时钟动态切换方法及装置 | |
| WO2009022824A1 (en) | Apparatus and method for preventing generation of glitch in a clock switching circuit | |
| CN104779935A (zh) | 一种时钟无毛刺动态切换电路 | |
| KR102654395B1 (ko) | 글리치-프리 클럭 스위칭 회로 | |
| CN102254110A (zh) | 寄存器翻转时刻随机化控制电路 | |
| CN101593221A (zh) | 一种防止异域时钟动态切换毛刺的方法和电路 | |
| US8253449B2 (en) | Clock switch circuit and clock switch method of the same | |
| CN102118146A (zh) | 时钟产生电路 | |
| CN101621288B (zh) | 一种pwm输出模式转化为pfm输出模式的电路 | |
| CN102055466A (zh) | 多相位信号产生装置 | |
| KR101406087B1 (ko) | 분주기 및 분주기의 분주 방법 | |
| CN102467674B (zh) | 一种超高频标签fm0编码数字信号电路及其实现方法 | |
| CN105553472B (zh) | 具有追赶模式、进行时钟重定时的系统和装置及相关方法 | |
| JP2010057150A (ja) | 協動回路 | |
| CN101546207B (zh) | 时钟信号切换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: He Yuming Inventor after: Ji Xinhua Inventor before: He Yuming |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: HE YUMING TO: HE YUMING JI XINHUA |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110706 |