CN105549681A - 一种跨时钟域准确输出脉冲数的方法及系统 - Google Patents

一种跨时钟域准确输出脉冲数的方法及系统 Download PDF

Info

Publication number
CN105549681A
CN105549681A CN201510970026.3A CN201510970026A CN105549681A CN 105549681 A CN105549681 A CN 105549681A CN 201510970026 A CN201510970026 A CN 201510970026A CN 105549681 A CN105549681 A CN 105549681A
Authority
CN
China
Prior art keywords
pulse
signal
enable signal
remainder
time interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510970026.3A
Other languages
English (en)
Inventor
赵艳艳
徐敬
蒋哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Huazhong Numerical Control Co Ltd
Original Assignee
Wuhan Huazhong Numerical Control Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Huazhong Numerical Control Co Ltd filed Critical Wuhan Huazhong Numerical Control Co Ltd
Priority to CN201510970026.3A priority Critical patent/CN105549681A/zh
Publication of CN105549681A publication Critical patent/CN105549681A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

本发明公开了一种跨时钟域准确输出脉冲数的方法及系统。该方法包括：接收控制端发出的特征信号和与特征信号同时发出的数据总线信号，每接收到一次特征信号产生一次使能信号en，同时从数据总线信号中提取脉冲个数N，在执行端时钟下计算本次使能信号与上次使能信号的时间间隔Cn，经过预定的延时T，生成触发信号flag并输出；接收本次使能信号、脉冲个数N和时间间隔Cn，在本次使能信号的触发下，将Cn除以N，得到余数R和商Q并输出；接收触发信号flag以及余数R和商Q，在触发信号flag的触发下，由余数R和商Q得到脉冲的脉宽，输出具有相应脉宽的N个脉冲。本发明能使执行端和控制端在时钟不同源的情况下保持同步。

Description

一种跨时钟域准确输出脉冲数的方法及系统
技术领域
本发明属于时钟控制技术领域，更具体地，涉及一种跨时钟域准确输出脉冲数的方法及系统。
背景技术
在工业应用中，由于功能设计需要，许多控制端器件和执行端器件不使用同源时钟，尽管控制器是按照一定周期发送特征信号及控制命令给执行端，但是不同源时钟仍然会造成控制端时钟与执行端的误差累加，导致两端出现严重的同步问题。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种跨时钟域准确输出脉冲数的方法及系统，其目的在于使执行端和控制端在时钟不同源的情况下保持同步，由此解决不同源时钟误差累加导致的执行端输出脉冲波的脉冲个数错误的技术问题。
为实现上述目的，按照本发明的一个方面，提供了一种跨时钟域准确输出脉冲数的方法，其特征在于，包括如下步骤：
接收控制端发出的特征信号和与特征信号同时发出的数据总线信号，每接收到一次特征信号产生一次使能信号en，同时从数据总线信号中提取脉冲个数N，在执行端时钟下计算本次使能信号与上次使能信号的时间间隔Cn，输出本次使能信号、脉冲个数N和时间间隔Cn，经过预定的延时T，生成触发信号flag并输出；
接收本次使能信号、脉冲个数N和时间间隔Cn，在本次使能信号的触发下，将时间间隔Cn除以脉冲个数N，得到余数R和商Q并输出；
接收触发信号flag以及余数R和商Q，在触发信号flag的触发下，由余数R和商Q得到脉冲的脉宽，输出具有相应脉宽的N个脉冲。
优选地，延时T的目的在于为后续余数R和商Q的计算预留时间，同时还用于消除由不同源时钟引入的时间抖动。
优选地，输出的N个脉冲中，其中R个脉冲的脉宽为Q+1，N-R个脉冲的脉宽为Q，两种脉宽的脉冲均匀分布。
按照本发明的另一方面，提供了一种跨时钟域准确输出脉冲数的系统，其特征在于，包括：
同步提取模块，用于接收控制端发出的特征信号和与特征信号同时发出的数据总线信号，每接收到一次特征信号产生一次使能信号en，同时从数据总线信号中提取脉冲个数N，在执行端时钟下计算本次使能信号与上次使能信号的时间间隔Cn，输出本次使能信号、脉冲个数N和时间间隔Cn，经过预定的延时T，生成触发信号flag并输出；
参数计算模块，用于接收本次使能信号、脉冲个数N和时间间隔Cn，在本次使能信号的触发下，将时间间隔Cn除以脉冲个数N，得到余数R和商Q并输出；
波形产生模块，用于接收触发信号flag以及余数R和商Q，在触发信号flag的触发下，由余数R和商Q得到脉冲的脉宽，输出具有相应脉宽的N个脉冲。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：针对执行端与控制端时钟不同源引起的误差累加，采用本地时钟测量控制端“周期”，并按此“周期”输出相对均匀、个数正确的脉冲波，以保证与控制端的周期同步。
附图说明
图1是本发明实施例的跨时钟域准确输出脉冲数的方法原理图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示，本发明实施例的跨时钟域准确输出脉冲数的方法主要通过同步提取模块、参数计算模块和波形产生模块实现，其目的在于使执行端和控制端在时钟不同源的情况下保持同步。
上述包括如下步骤：
同步提取模块接收控制端发出的特征信号和与特征信号同时发出的数据总线信号，每接收到一次特征信号产生一次使能信号en，同时从数据总线信号中提取脉冲个数N，在执行端时钟下计算本次使能信号与上次使能信号的时间间隔Cn，输出本次使能信号、脉冲个数N和时间间隔Cn，经过预定的延时T，生成触发信号flag并输出；
具体地，通过时间间隔Cn对不同源时钟进行时钟校准。延时T的目的在于为后续余数R和商Q的计算预留时间，同时还用于消除由不同源时钟引入的时间抖动，T通常取几微妙。
例如，当异步控制端时钟和执行端时钟均为标称值50MHz时，由于时钟不同源，实际上它们是不相等的。为使两者同步，控制端周期性发送片选信号Cs、地址信号Addr、写使能信号Wr_n和包含脉冲个数信息的数据总线信号，当片选信号Cs、地址信号Addr和写使能信号Wr_n同时有效时(对应特征信号)即代表异步控制器一个命令周期的开始，此时，同步提取模块从数据总线信号中提取的脉冲个数值N代表一个新的周期需产生的脉冲个数值，同时产生使能信号en，并周期同步于该特征信号。执行端采用本地时钟在这一次使能信号en产生时开始计时，当下一周期的特征信号和数据总线信号来临时，产生新的en，代表上一周期的Cn计时完成，新的Cn计时开始。对新的en延时几个微秒后得到flag信号。
参数计算模块接收本次使能信号、脉冲个数N和时间间隔Cn，在本次使能信号的触发下，将时间间隔Cn除以脉冲个数N，得到余数R和商Q并输出；
波形产生模块接收触发信号flag以及余数R和商Q，在触发信号flag的触发下，由余数R和商Q得到脉冲的脉宽，输出具有相应脉宽的N个脉冲。
具体地，其中R个脉冲的脉宽为Q+1，N-R个脉冲的脉宽为Q，两种脉宽的脉冲均匀分布。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种跨时钟域准确输出脉冲数的方法，其特征在于，包括如下步骤：
接收控制端发出的特征信号和与特征信号同时发出的数据总线信号，每接收到一次特征信号产生一次使能信号en，同时从数据总线信号中提取脉冲个数N，在执行端时钟下计算本次使能信号与上次使能信号的时间间隔Cn，输出本次使能信号、脉冲个数N和时间间隔Cn，经过预定的延时T，生成触发信号flag并输出；
接收本次使能信号、脉冲个数N和时间间隔Cn，在本次使能信号的触发下，将时间间隔Cn除以脉冲个数N，得到余数R和商Q并输出；
接收触发信号flag以及余数R和商Q，在触发信号flag的触发下，由余数R和商Q得到脉冲的脉宽，输出具有相应脉宽的N个脉冲。
2.如权利要求1所述的跨时钟域准确输出脉冲数的方法，其特征在于，延时T的目的在于为后续余数R和商Q的计算预留时间，同时还用于消除由不同源时钟引入的时间抖动。
3.如权利要求1或2所述的跨时钟域准确输出脉冲数的方法，其特征在于，输出的N个脉冲中，其中R个脉冲的脉宽为Q+1，N-R个脉冲的脉宽为Q，两种脉宽的脉冲均匀分布。
4.一种跨时钟域准确输出脉冲数的系统，其特征在于，包括：
同步提取模块，用于接收控制端发出的特征信号和与特征信号同时发出的数据总线信号，每接收到一次特征信号产生一次使能信号en，同时从数据总线信号中提取脉冲个数N，在执行端时钟下计算本次使能信号与上次使能信号的时间间隔Cn，输出本次使能信号、脉冲个数N和时间间隔Cn，经过预定的延时T，生成触发信号flag并输出；
参数计算模块，用于接收本次使能信号、脉冲个数N和时间间隔Cn，在本次使能信号的触发下，将时间间隔Cn除以脉冲个数N，得到余数R和商Q并输出；
波形产生模块，用于接收触发信号flag以及余数R和商Q，在触发信号flag的触发下，由余数R和商Q得到脉冲的脉宽，输出具有相应脉宽的N个脉冲。
CN201510970026.3A 2015-12-22 2015-12-22 一种跨时钟域准确输出脉冲数的方法及系统 Pending CN105549681A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510970026.3A CN105549681A (zh) 2015-12-22 2015-12-22 一种跨时钟域准确输出脉冲数的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510970026.3A CN105549681A (zh) 2015-12-22 2015-12-22 一种跨时钟域准确输出脉冲数的方法及系统

Publications (1)

Publication Number Publication Date
CN105549681A true CN105549681A (zh) 2016-05-04

Family

ID=55828914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510970026.3A Pending CN105549681A (zh) 2015-12-22 2015-12-22 一种跨时钟域准确输出脉冲数的方法及系统

Country Status (1)

Country Link
CN (1) CN105549681A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111324562A (zh) * 2020-02-16 2020-06-23 苏州浪潮智能科技有限公司 一种ahb总线跨时钟域的系统及工作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045042A (zh) * 2009-10-19 2011-05-04 京元电子股份有限公司 使用于半导体元件测试的频率信号产生方法
CN103561008A (zh) * 2013-10-25 2014-02-05 深圳市明微电子股份有限公司 一种传输协议解码方法、装置及传输协议解码芯片
CN104660220A (zh) * 2015-02-04 2015-05-27 武汉华中数控股份有限公司 一种产生整数频率脉冲的信号发生器及信号产生方法
CN104954015A (zh) * 2014-03-26 2015-09-30 拉碧斯半导体株式会社 时钟生成方法以及半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045042A (zh) * 2009-10-19 2011-05-04 京元电子股份有限公司 使用于半导体元件测试的频率信号产生方法
CN103561008A (zh) * 2013-10-25 2014-02-05 深圳市明微电子股份有限公司 一种传输协议解码方法、装置及传输协议解码芯片
CN104954015A (zh) * 2014-03-26 2015-09-30 拉碧斯半导体株式会社 时钟生成方法以及半导体装置
CN104660220A (zh) * 2015-02-04 2015-05-27 武汉华中数控股份有限公司 一种产生整数频率脉冲的信号发生器及信号产生方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111324562A (zh) * 2020-02-16 2020-06-23 苏州浪潮智能科技有限公司 一种ahb总线跨时钟域的系统及工作方法
CN111324562B (zh) * 2020-02-16 2021-08-06 苏州浪潮智能科技有限公司 一种ahb总线跨时钟域的系统及工作方法

Similar Documents

Publication Publication Date Title
TWI566256B (zh) 記憶體系統及其記憶體實體介面電路
CN103760759B (zh) 一种自动对正/反向irig‑b码解码方法
US20160292109A1 (en) Peripheral interface circuit for serial memory
JP2016116060A5 (zh)
CN109104763B (zh) 同步信号控制方法及装置
CN105549681A (zh) 一种跨时钟域准确输出脉冲数的方法及系统
CN108206683B (zh) 一种动态补偿脉冲电路
CN104699473A (zh) 时序约束文件的生成方法、装置以及rtl仿真设备
US10318238B2 (en) Apparatuses and methods for timing domain crossing
WO2013110613A1 (en) Modulated clock synchronizer
US3308434A (en) Synchronization circuit for signal generators using comparison of a specific data message
CN102790605B (zh) 异步信号同步器
KR100656462B1 (ko) 반도체 메모리 장치의 데이터 출력 클럭 생성 회로 및 방법
CN105607689A (zh) 高速多相时钟同步方法
CN104133966A (zh) 一种基于信号特征提取的故障电路行为建模方法
KR101747885B1 (ko) 시프트 회로
CN106055496A (zh) 一种eeprom控制器的信号生成电路及控制方法
CN105843768B (zh) 一种单线通信多次可编程存储器烧录方法及基于该方法的烧录装置
CN109256998A (zh) 控制电机电流高精度采样的方法及系统和伺服电机
US9251872B2 (en) Electronic device and control method for electronic device
CN108268416A (zh) 一种异步接口转同步接口控制电路
CN104063351B (zh) 一种用于乒乓防冲突的高速复接器同步串行接口设计方法
US8896347B2 (en) Synchronous input signal capture system
KR20100073620A (ko) 반도체 메모리 장치의 동기 회로
CN104735824A (zh) 数据处理系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160504