CN105607689A - 高速多相时钟同步方法 - Google Patents
高速多相时钟同步方法 Download PDFInfo
- Publication number
- CN105607689A CN105607689A CN201510966829.1A CN201510966829A CN105607689A CN 105607689 A CN105607689 A CN 105607689A CN 201510966829 A CN201510966829 A CN 201510966829A CN 105607689 A CN105607689 A CN 105607689A
- Authority
- CN
- China
- Prior art keywords
- phase clock
- high speed
- type flip
- flip flop
- speed multi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000001360 synchronised effect Effects 0.000 claims description 34
- 230000014759 maintenance of location Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 230000000630 rising effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 3
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
Abstract
本发明公开了一种高速多相时钟同步方法，使得异步输入信号从给定的第一相时钟开始顺序进入或离开高速多相时钟域。该方法包括：高速多相时钟信号、异步输入信号、亚稳态消除电路、第一D触发器、第二D触发器、第一逻辑处理、第二逻辑处理、第一寄存器组、第二寄存器组。本发明可在充分考虑高速多相时钟抖动及偏移，和D触发器CK-Q延迟不确定性的情况下，以简单结构、高可靠性实现了上述高速多相时钟同步的效果。
Description
技术领域
本发明涉及一种高速多相时钟同步方法，尤其是一种使得异步输入信号从给定的第一相时钟开始顺序进入或离开高速多相时钟域的同步方法。
背景技术
目前，随着工艺特征尺寸的缩小，集成电路正朝着速度越来越高的方向发展。同时，为了提高数字电路或数模混合电路的处理能力，多相时钟被广泛采用，以克服等效的单相时钟无法产生或产生了但因大于电路延迟无法应用的问题。随着对处理能力要求的不断提高，多相时钟的等效速度也不断增加，一方面反映在时钟周期不断减小，另一方面反映在相位间隔不断减小及相位数不断增加，前者如前述受电路延迟的限制，后者则受产生的时钟的抖动及时钟布线时的偏移限制。虽然这样，但总体趋势是高速多相时钟被越来越广泛地采用，如高速读写存储器等电路中。
在应用高速多相时钟的电路中，基本的问题是如何对异步输入信号进行同步，即如何使得异步输入信号从给定的第一相时钟开始，顺序进入或离开高速多相时钟域。如果不对异步输入信号进行同步，则异步输入信号或经过逻辑处理的异步输入信号将从某一未知相时钟开始，顺序进入高速多相时钟域，并从某一未知相时钟开始离开。这样会对后续的处理带来困难甚至带来错误，因此有必要提供一种方法，对异步输入信号进行同步，即使得异步输入信号从给定的第一相时钟开始，顺序进入或离开高速多相时钟域。
一种现有的针对低速多相时钟信号的同步方法是，针对给定第一相时钟的前一相时钟加入D触发器进行同步，使得经过同步的异步输入信号在给定第一相时钟有效沿前变为有效。图1是相关方法的时序示意图。异步输入信号wr经过同步产生wr_sync在给定第一相时钟上升沿前变为高电平。
然而，相关方法不适用于针对高速多相时钟信号的同步。当多相时钟相位间隔接近D触发器的CK-Q延迟时，采用相关方法无法确保经过同步的异步输入信号在给定的第一相时钟有效沿前变为有效。一种缓解的方法是针对给定第一相时钟的前某一相时钟加入D触发器进行同步，使得经过同步的异步输入信号刚好在给定第一相时钟有效沿前变为有效。
但是，上述两种方法尤其是用于缓解的第二种方法假设了理想的时序条件。实际中，多相时钟的抖动及偏移在高速时存在很大影响，并且D触发器存在CK-Q延迟不确定性，这些都使得相关方法不具备可靠性，从而无法针对高速多相时钟情形进行应用。
发明内容
为了解决现有技术中的上述技术问题，本发明提供一种结构简单、可靠性高的高速多相时钟同步方法，使得异步输入信号从给定的第一相时钟开始顺序进入或离开高速多相时钟域。
所述高速多相时钟同步方法包括：高速多相时钟信号；异步输入信号；第一个带异步复位或置位的时钟下降沿（上升沿）触发的D触发器，接受经过亚稳态消除电路的异步输入信号，由高速多相时钟信号前半组的某一相时钟控制；第二个带异步复位或置位的时钟下降沿（上升沿）触发的D触发器，接受第一个D触发器Q端输出，由高速多相时钟后半组的某一相时钟控制；一个亚稳态消除电路，接受异步输入信号，产生第一个D触发器触发时稳定的输入信号；第一个D触发器的输出经过逻辑处理，作为高速多相时钟信号前半组控制的上升沿（下降沿）触发的寄存器组的输入；第二个D触发器的输出经过逻辑处理，作为高速多相时钟信号后半组控制的上升沿（下降沿）触发的寄存器组的输入。
由此，本发明可在充分考虑高速多相时钟抖动及偏移，和D触发器CK-Q延迟不确定性的情况下，利用高速多相时钟及D触发器和寄存器组工作时的时序关系，以简单结构、高可靠性实现了异步输入信号从给定的第一相时钟开始顺序进入或离开高速多相时钟域的效果。
下面结合附图和具体实施方式对本发明作进一步详细的说明。
附图说明
图1是现有技术中的针对低速多相时钟信号的同步方法的时序示意图。
图2是实施例中高速多相时钟信号clk的时序示意图。
图3是表示本发明的实施例的高速多相时钟同步方法的示意图。
具体实施方式
图3是表示本发明的实施例的高速多相时钟同步方法100的示意图。在实施例中，异步输入信号wr从给定的第一相时钟clk<0>开始，顺序进入或离开高速多相时钟域clk<0:47>。把高速多相时钟信号clk中的相位数目是48、相位间隔是30ps、时钟周期是1.44ns的情形作为例子来加以解释。图2是实施例中高速多相时钟信号clk的时序示意图，同步方法中涉及的关键相位的时钟信号被标出，虚线表示了需要考虑的关键时钟信号间的相位情况。
下面结合图2和图3，对高速多相时钟同步方法的原理进行说明。一般D触发器的CK-Q延迟超过实施例中的30ps的高速多相时钟的相位间隔，假设为45ps。同步的目标是经过同步及逻辑处理的异步输入信号wr，从clk<0>的上升沿开始，被各相位时钟的上升沿顺序采样。但是，若简单地以clk<0>的下降沿同步D触发器，则可能clk<26>的上升沿最先采样，而不是clk<0>的上升沿。由于clk<0>至clk<23>和clk<24>至clk<47>存在一一对应的反相关系，因此将高速多相时钟分为上述两组分别进行同步。即异步输入信号wr被clk<0>至clk<23>中的某一相时钟如clk<6>的下降沿通过D触发器121同步，产生的信号如wr_sync6经过逻辑131处理被时序上递增的clk<0>至clk<23>的上升沿采样至寄存器组141；接着，同步产生的信号如wr_sync6被clk<24>至clk<47>中的某一相时钟如clk<30>的下降沿通过D触发器122同步，产生的信号经过逻辑132处理被时序上递增的clk<24>至clk<47>的上升沿采样至寄存器组142。由于第二次同步产生的信号如wr_sync30在第一次同步产生的信号如wr_sync6之后，因此整体上异步输入信号wr是顺序进入或离开时钟域clk<0:47>的。
在用于第一次同步的clk<0>至clk<23>中的某一相时钟的选择上，要注意其下降沿不能过于接近clk<0>的上升沿，否则可能出现clk<0>的建立时间违例；其下降沿也不能过于接近clk<23>的上升沿，否则可能出现clk<23>的保持时间违例。因此，实施例中选择了clk<6>用于第一次同步。
在用于第二次同步的clk<24>至clk<47>中的某一相时钟的选择上，类似地要注意上述两点；另外，其下降沿要在第一次同步产生的信号有效之后且确保不会出现建立时间违例。因此，实施例中选择了clk<30>用于第二次同步。
针对异步输入信号wr，需要亚稳态消除电路111使得D触发器121同步时有稳定的输入信号。亚稳态消除电路111可以是公知的额外的一个或几个串联的被clk<6>下降沿控制的D触发器。亚稳态消除电路111和D触发器121一起组成同步器101防止亚稳态情况发生。
综上所述，本发明的实施例可在充分考虑高速多相时钟抖动及偏移，和D触发器CK-Q延迟不确定性的情况下，利用高速多相时钟clk<0:47>及D触发器和寄存器组工作时的时序关系，以简单结构、高可靠性实现了异步输入信号wr从给定的第一相时钟clk<0>开始顺序进入或离开高速多相时钟域clk<0:47>的效果。
以上通过实施例对本发明提供的高速多相时钟同步方法进行了详细介绍，以上实施例的说明只是用于帮助理解本发明的方案；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用场合上均会有改变之处；这些改变并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。
Claims (3)
1.一种使得异步输入信号从给定的第一相时钟开始顺序进入或离开高速多相时钟域的高速多相时钟同步方法，其特征在于，包括：高速多相时钟信号、异步输入信号、亚稳态消除电路、第一D触发器、第二D触发器、第一逻辑处理、第二逻辑处理、第一寄存器组、第二寄存器组，其中：
所述第一D触发器接受经过亚稳态消除电路的异步输入信号，由高速多相时钟信号前半组的某一相时钟控制，产生的输出信号经过第一逻辑处理，作为高速多相时钟前半组控制的第一寄存器组的输入；
所述第二D触发器接受第一D触发器产生的输出信号，由高速多相时钟信号后半组的某一相时钟控制，产生的输出信号经过第二逻辑处理，作为高速多相时钟后半组控制的第二寄存器组的输入；
所述亚稳态消除电路接受异步输入信号，产生第一D触发器触发时稳定的输入信号，其与第一D触发器组成公知的同步器。
2.根据权利要求1所述的高速多相时钟同步方法，其特征在于，所述第一D触发器和所述第二D触发器的触发沿方向与所述第一寄存器组和所述第二寄存器组的触发沿方向相反。
3.根据权利要求1所述的高速多相时钟同步方法，其特征在于，所述高速多相时钟信号前半组的某一相时钟，是在考虑时钟抖动及偏移和第一、第二D触发器CK-Q延迟不确定性情况下，从不会出现建立时间或保持时间违例的前半组的某一相时钟中选择出来；类似地，所述高速多相时钟信号后半组的某一相时钟，是在考虑时钟抖动及偏移和第一、第二D触发器CK-Q延迟不确定性情况下，从不会出现建立时间或保持时间违例的后半组的某一相时钟中选择出来。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510966829.1A CN105607689B (zh) | 2015-12-22 | 2015-12-22 | 高速多相时钟同步方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510966829.1A CN105607689B (zh) | 2015-12-22 | 2015-12-22 | 高速多相时钟同步方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105607689A true CN105607689A (zh) | 2016-05-25 |
| CN105607689B CN105607689B (zh) | 2017-12-22 |
Family
ID=55987682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510966829.1A Active CN105607689B (zh) | 2015-12-22 | 2015-12-22 | 高速多相时钟同步方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105607689B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018076735A1 (zh) * | 2016-10-31 | 2018-05-03 | 深圳市中兴微电子技术有限公司 | 一种修复保持时间违例的方法和装置、计算机存储介质 |
| CN112910451A (zh) * | 2021-01-18 | 2021-06-04 | 北京中科芯蕊科技有限公司 | 一种异步行波状态机 |
| CN114070316A (zh) * | 2021-11-17 | 2022-02-18 | 苏州迅芯微电子有限公司 | 一种多相位时钟产生电路及模数转换器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1825471A (zh) * | 2005-02-04 | 2006-08-30 | 因芬尼昂技术股份公司 | 同步与数据恢复装置 |
| CN101009487A (zh) * | 2007-01-24 | 2007-08-01 | 华为技术有限公司 | 跨时钟域异步数据处理、异步数据跨时钟域的方法及装置 |
| US7945803B2 (en) * | 2003-06-18 | 2011-05-17 | Nethra Imaging, Inc. | Clock generation for multiple clock domains |
| US20120033772A1 (en) * | 2010-08-08 | 2012-02-09 | Freescale Semiconductor, Inc | Synchroniser circuit and method |
| CN103003807A (zh) * | 2010-07-28 | 2013-03-27 | 格诺多有限公司 | 第一时钟域和第二时钟域之间的同步数据传输 |
| US20140210526A1 (en) * | 2013-01-31 | 2014-07-31 | Oracle International Corporation | Rotational Synchronizer Circuit for Metastablity Resolution |
-
2015
- 2015-12-22 CN CN201510966829.1A patent/CN105607689B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7945803B2 (en) * | 2003-06-18 | 2011-05-17 | Nethra Imaging, Inc. | Clock generation for multiple clock domains |
| CN1825471A (zh) * | 2005-02-04 | 2006-08-30 | 因芬尼昂技术股份公司 | 同步与数据恢复装置 |
| CN101009487A (zh) * | 2007-01-24 | 2007-08-01 | 华为技术有限公司 | 跨时钟域异步数据处理、异步数据跨时钟域的方法及装置 |
| CN103003807A (zh) * | 2010-07-28 | 2013-03-27 | 格诺多有限公司 | 第一时钟域和第二时钟域之间的同步数据传输 |
| US20120033772A1 (en) * | 2010-08-08 | 2012-02-09 | Freescale Semiconductor, Inc | Synchroniser circuit and method |
| US20140210526A1 (en) * | 2013-01-31 | 2014-07-31 | Oracle International Corporation | Rotational Synchronizer Circuit for Metastablity Resolution |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018076735A1 (zh) * | 2016-10-31 | 2018-05-03 | 深圳市中兴微电子技术有限公司 | 一种修复保持时间违例的方法和装置、计算机存储介质 |
| CN112910451A (zh) * | 2021-01-18 | 2021-06-04 | 北京中科芯蕊科技有限公司 | 一种异步行波状态机 |
| CN112910451B (zh) * | 2021-01-18 | 2023-07-14 | 北京中科芯蕊科技有限公司 | 一种异步行波状态机 |
| CN114070316A (zh) * | 2021-11-17 | 2022-02-18 | 苏州迅芯微电子有限公司 | 一种多相位时钟产生电路及模数转换器 |
| CN114070316B (zh) * | 2021-11-17 | 2023-04-14 | 苏州迅芯微电子有限公司 | 一种多相位时钟产生电路及模数转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105607689B (zh) | 2017-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100559356C (zh) | 跨不同时钟域的数据信号传输方法 | |
| US8334712B2 (en) | High speed latch circuit with metastability trap and filter | |
| CN105607689A (zh) | 高速多相时钟同步方法 | |
| CN104617926A (zh) | 一种吞脉冲式时钟同步电路 | |
| CN101593221B (zh) | 一种防止异域时钟动态切换毛刺的方法和电路 | |
| CN104113304B (zh) | 两相互不交叠时钟电路及其方法 | |
| CN103166605A (zh) | 一种多相非交叠时钟电路 | |
| CN105242903B (zh) | 随机数生成装置和方法 | |
| CN102790605B (zh) | 异步信号同步器 | |
| JP2014515138A (ja) | 複合データのレベルシフタおよびデスキュー装置 | |
| EP2620834A1 (en) | Modulated clock synchroniser | |
| CN108540128B (zh) | 一种时钟分频电路及其分频方法 | |
| TW201703439A (zh) | 無突波之數位控制振盪器碼更新技術 | |
| CN110504968B (zh) | 一种双异步信号采样计数装置与方法 | |
| US6775339B1 (en) | Circuit design for high-speed digital communication | |
| CN102185590A (zh) | 用于高速系统的两相不交叠时钟产生电路 | |
| EP3761508A2 (en) | Immediate fail detect clock domain crossing synchronizer | |
| CN106571825A (zh) | 基于tspc电路的异步时钟信号产生电路 | |
| US6911854B2 (en) | Clock skew tolerant clocking scheme | |
| JP3320469B2 (ja) | データ処理回路配置 | |
| CN103516455A (zh) | 一种数据同步的方法及装置 | |
| EP3963846A2 (en) | Deskewing method for a physical layer interface on a multi-chip module | |
| CN210157159U (zh) | 一种时钟频率切换电路 | |
| JP2004289540A (ja) | クロック抽出回路およびクロック抽出方法 | |
| CN204480670U (zh) | 一种延迟计数器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180214 Address after: 310012 Wensanlu Road, Hangzhou, Hangzhou, Zhejiang Province, No. 199 Patentee after: Xicheng Electronic Technology (Hangzhou) Co., Ltd. Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5 Patentee before: Deng Chenxi |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191118 Address after: 201203 room 402, No. 22, Lane 55, Yifeng Road, Pudong New Area, Shanghai Patentee after: Deng Chenxi Address before: 310012 Wensanlu Road, Hangzhou, Hangzhou, Zhejiang Province, No. 199 Patentee before: Xicheng Electronic Technology (Hangzhou) Co., Ltd. |
|
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 201203 Zhangjiang Town, Shanghai, Pudong New Area Patentee after: Deng Chenxi Address before: 201203 room 402, No. 22, Lane 55, Yifeng Road, Pudong New Area, Shanghai Patentee before: Deng Chenxi |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200423 Address after: 201203 Shanghai City, Pudong New Area China (Shanghai) free trade zone 498 GuoShouJing Road No. 8, building 19, floor 3 Patentee after: Xicheng semiconductor technology (Shanghai) Co., Ltd Address before: 201203 Zhangjiang Town, Shanghai, Pudong New Area Patentee before: Deng Chenxi |