CN210157159U - 一种时钟频率切换电路 - Google Patents

Abstract

一种时钟频率切换电路，包括切换信号同步电路、窄脉冲产生电路、时钟源振荡器和开关管。开关管连接于时钟源振荡器储能元件的两端；切换信号同步电路将采集的频率切换信号与当前时钟源信号进行下降沿同步，并将同步后的频率切换信号输入到窄脉冲产生电路产生一个窄脉冲信号，通过该窄脉冲信号控制开关管在窄脉冲期间导通，以使储能元件放电；时钟源振荡器的输入端与切换信号同步电路的输出端连接，在窄脉冲期间根据同步后的频率切换信号切换时钟频率。这样，可以保证时钟源在窄脉冲时间内进行频率切换时的时钟为低电平，从而在频率切换动作中不会出现毛刺。

Description

一种时钟频率切换电路

技术领域

本发明涉及时钟源技术领域，具体涉及一种时钟频率切换电路。

背景技术

各类电子设备，如无线通信系统中的通信设备，通常需要采用时钟源作为内部时间参考。在不同的应用条件下，通信设备可能需要使用不同的时钟频率，这便需要对时钟频率进行切换。

目前，切换时钟频率的一种方式是：通过不同的时钟源产生不同频率的时钟信号，再通过时钟切换电路实现时钟切换，这种方式的特点是有多少个不同频率就需要多少个时钟源，结构复杂且体积大。切换时钟频率的另一种方式是在同一个时钟源里通过频率切换电路切换时钟源的频率，请参见图1和图2，其中，图1为时钟频率切换电路的结构，图2是其对应的逻辑图，在这种方式中，当切换信号来到时，切换时钟内部电路，通过改变振荡器的参数来改变时钟频率，在切换信号来临前将时钟输出屏蔽掉，再通过计时恢复使能信号，不再需要多个时钟源，但这种方式在切换频率期间容易产生毛刺信号。

实用新型内容

本申请提供一种时钟频率切换电路，以解决现有技术中在切换时钟频率时容易出现毛刺的问题。

一种实施例中提供一种时钟频率切换电路，包括切换信号同步电路、窄脉冲产生电路、时钟源振荡器和开关管；

所述切换信号同步电路包括第一输入端和第二输入端，所述第一输入端和第二输入端分别用于采集频率切换信号和当前时钟源信号，所述切换信号同步电路用于将所述频率切换信号与当前时钟源信号进行下降沿的同步，得到同步后的频率切换信号并输出；

所述开关管包括控制端、第一端和第二端，所述第一端和第二端分别连接时钟源振荡器的储能元件的两端；

所述窄脉冲产生电路的输入端与切换信号同步电路的输出端连接，用于根据所述同步后的频率切换信号产生一个窄脉冲信号，并将所述窄脉冲信号输入到开关管的控制端，控制开关管在窄脉冲期间导通；

所述时钟源振荡器的输入端与切换信号同步电路的输出端连接，用于在所述同步后的频率切换信号的控制下切换时钟频率。

进一步的，所述切换信号同步电路包括下降沿触发器和逻辑提取电路；

所述下降沿触发器，包括第一端和第二端，该第一端和第二端分别作为切换信号同步电路的第一输入端和第二输入端，所述下降沿触发器用于将所述频率切换信号与当前时钟源信号进行下降沿的同步，并输出两路信号至逻辑提取电路；

所述逻辑提取电路，用于从下降沿触发器输出的两路信号中提取同步后的频率切换信号。

进一步的，所述下降沿触发器为D触发器。

进一步的，所述窄脉冲产生电路包括：

输入缓冲器，其输入端与切换信号同步电路的输出端连接，用于对同步后的频率切换信号进行缓冲并输出；

延时电容，其第一端接地，第二端与输入缓冲器的输出端连接，用于对输入缓冲器的输出信号进行延时；

第一反向器，包括输入端和输出端，该输入端连接延时电容的第二端，用于将延时后的信号反向；

与非门，其第一输入端连接延时电容的第二端，其第二输入端连接第一反向器的输出端，用于将延时后的信号和第一反向器输出的信号相与并反向；

第二反向器，与与非门的输出端连接，用于将与非门输出的信号反向。

进一步的，所述时钟频率切换电路还包括输出缓冲器，所述输出缓冲器与时钟源振荡器的输出端连接，用于对时钟源振荡器的输出信号进行缓冲输出。

进一步的，所述输出缓冲器由两级反相器构成。

进一步的，所述储能元件为电容。

进一步的，所述开关管为MOS管；所述开关管的控制端为MOS管的栅极。

进一步的，所述开关管为开关三极管；所述开关管的控制端为开关三极管的基极。

依据上述实施例的时钟频率切换电路，切换信号同步电路将频率切换信号与当前时钟源信号进行下降沿的同步，即通过下降沿采集频率切换信号，然后将同步后的频率切换信号输入到时钟源振荡器，以控制时钟源振荡器切换时钟频率；同时，窄脉冲产生电路会根据同步后的频率切换信号产生一个窄脉冲信号输入给开关管，控制开关管在该窄脉冲期间导通，以使时钟源振荡器的储能元件放电，这样，可以保证时钟源在窄脉冲时间内进行频率切换时的时钟为低电平，从而在频率切换动作中不会出现毛刺。

附图说明

图1为现有技术中时钟频率切换电路的结构示意图；

图2为现有技术中时钟频率切换电路的逻辑图；

图3为本实用新型一种实施例的时钟频率切换电路的结构示意图；

图4为本实用新型一种具体实施例的时钟频率切换电路的结构示意图；

图5为本实用新型切换信号同步电路的一种结构示意图；

图6为本实用新型窄脉冲产生电路的一种结构示意图；

图7为本实用新型一种具体实施例的时钟频率切换电路对应的逻辑图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。

在本实用新型实施例中，开关管连接于时钟源振荡器储能元件的两端，切换信号同步电路的输出端和开关管的控制端之间连接有窄脉冲产生电路，时钟源振荡器的输入端与切换信号同步电路的输出端连接。当频率切换信号来临时，切换信号同步电路将频率切换信号与当前时钟源信号进行下降沿同步，同时通过窄脉冲产生电路产生一个窄脉冲信号，以控制开关管在窄脉冲期间导通而使时钟源振荡器的储能元件放电，保证时钟源振荡器切换时钟频率时的时钟为低电平。

实施例一：

请参考图3，是本发明实施例提供的一种时钟频率切换电路的结构示意图，该时钟频率切换电路包括切换信号同步电路01、窄脉冲产生电路02、时钟源振荡器03和开关管04。其中，切换信号同步电路01包括第一输入端a1和第二输入端b1，第一输入端a1和第二输入端b1分别用于采集频率切换信号和当前时钟源信号，切换信号同步电路01用于将频率切换信号与当前时钟源信号进行下降沿的同步，得到同步后的频率切换信号并输出；开关管04包括控制端c2、第一端a2和第二端b2，第一端a2和第二端b2分别连接时钟源振荡器03的储能元件的两端；窄脉冲产生电路02的输入端d与切换信号同步电路01的输出端c1连接，用于根据切换信号同步电路01输出的同步后的频率切换信号产生一个窄脉冲信号，并将该窄脉冲信号输入到开关管04的控制端c2，控制开关管04在窄脉冲期间导通，以使时钟源振荡器03的储能元件放电；时钟源振荡器03的输入端与切换信号同步电路01的输出端c1连接，用于在切换信号同步电路01输出的同步后的频率切换信号的控制下切换时钟频率。

实际应用中，时钟源振荡器03的储能元件一般为电容。开关管04可以是MOS(MetalOxide Semiconductor，金属-氧化物-半导体)管，此时，开关管04的控制端c2为MOS管的栅极。开关管04也可以是开关三极管，此时，开关管04的控制端c2为开关三极管的基极。

本实施例提供的时钟频率切换电路包括切换信号同步电路、窄脉冲产生电路、时钟源振荡器和开关管，当频率切换信号来临时，切换信号同步电路将频率切换信号与当前时钟源信号进行下降沿的同步，即通过下降沿采集频率切换信号，然后将同步后的频率切换信号输入到时钟源振荡器，以控制时钟源振荡器切换时钟频率；同时，窄脉冲产生电路会根据同步后的频率切换信号产生一个窄脉冲信号输入给开关管，控制开关管在该窄脉冲期间导通，以使时钟源振荡器的储能元件放电，这样，可以保证时钟源在窄脉冲时间内进行频率切换时的时钟为低电平，从而在切换时钟源频率时不会出现毛刺。与现有技术相比，该时钟频率切换电路不需要单独的毛刺消除电路，不需要专门的频率切换使能信号，也不需要相应的使能信号计时电路，电路结构简单。

实施例二：

基于实施例一，本实施例提供一种具体的时钟频率切换电路，请参考图4，图4是该时钟频率切换电路的结构示意图，与实施例一不同的是，本实施例的时钟频率切换电路还包括输出缓冲器05，该输出缓冲器05与时钟源振荡器03的输出端连接，用于对时钟源振荡器03的输出信号进行缓冲输出(图4中的OUT端输出)，以增大时钟频率切换电路的输出驱动能力。实际应用中，该输出缓冲器05可以由两级反相器构成。在本实施例中，时钟源振荡器03的储能元件为电容C1，开关管04为MOS管Q1。

具体的，图5示出了切换信号同步电路01的一种结构示意图，该切换信号同步电路包括下降沿触发器11和逻辑提取电路12。下降沿触发器11包括第一端D和第二端CLK，该第一端D和第二端CLK分别作为切换信号同步电路01的第一输入端a1和第二输入端b1，该下降沿触发器11用于将其第一端D采集的频率切换信号与其第二端CLK采集的当前时钟源信号进行下降沿的同步，并通过其第一输出端Q和第二输出端Qn输出两路信号至逻辑提取电路12；逻辑提取电路12用于从下降沿触发器11输出的两路信号中提取同步后的频率切换信号。在本发明实施例中，逻辑提取电路12可以是将Q端的信号提取出来作为同步后的频率切换信号。其中的下降沿触发器11可以是D触发器。

图6示出了窄脉冲产生电路02的一种结构示意图，该窄脉冲产生电路02可以包括输入缓冲器21、延时电容C2、第一反向器22、与非门23和第二反向器24，其中的与非门23和第二反向器24构成与门电路。其中，输入缓冲器21的输入端与切换信号同步电路01的输出端c1连接，用于对同步后的频率切换信号进行缓冲并输出；延时电容C2的第一端接地，第二端与输入缓冲器21的输出端连接，用于对输入缓冲器21的输出信号进行延时；第一反向器22包括输入端和输出端，其输入端连接延时电容C2的第二端，用于将延时后的信号反向；与非门23的第一输入端e1连接延时电容C2的第二端，与非门23第二输入端e2连接第一反向器22的输出端，该与非门23用于将延时后的信号和第一反向器22输出的信号相与并反向；第二反向器24与与非门23的输出端连接，用于将与非门23输出的信号反向。通过该窄脉冲产生电路02，可以在c1端的信号(即同步后的频率切换信号)跳变到上升时产生一个固定脉宽的窄脉冲信号，窄脉冲的大小视时钟源的切换频率所需时间而定。

依据本实施例的时钟频率切换电路，并结合图7所示的电路逻辑图，其在工作时，切换信号同步电路01通过下降沿触发器11来保证用当前时钟源的下降沿打拍，其通过下降沿触发器11使频率切换信号与当前时钟源信号同步，再经过逻辑提取电路12的逻辑提取后输出同步后的频率切换信号；同步后的频率切换信号被传输到窄脉冲产生电路02，窄脉冲产生电路02通过延时电容C2将同步后的频率切换信号延时，然后通过第一反向器22反向后和原同步后的频率切换信号相与，在c1端的信号跳变到上升时产生一个固定脉宽的窄脉冲信号，窄脉冲大小视时钟频率切换电路的切换频率所需时间而定。窄脉冲产生电路02产生的窄脉冲信号输入到时钟源振荡器03储能电容C1的开关管Q1，在窄脉冲信号的时间内，Q1导通，将储能电容C1上的电荷放掉，时钟此时输出低电平。由于频率切换信号是由时钟源下降沿同步的，因此窄脉冲信号是从时钟源输出为低电平时开始产生，在该时钟频率切换电路中，对电容C1放电时，需要确保用来与频率切换信号同步的时钟逻辑为低电平，那么，在该切换中，当频率切换信号来临，时钟源与该频率切换信号用下降沿同步，通过窄脉冲信号对储能电容C1放电确保时钟为低电平，在这个时间内，输入到时钟源振荡器03中的同步后的频率切换信号会改变时钟源振荡器03内部配置，使时钟源振荡器03输出时钟频率改变，即时钟源实现频率切换动作；在窄脉冲信号过后，Q1断开，时钟源振荡器03开始正常起振，由于之前窄脉冲信号将C1放电，时钟输出被拉为低电平，则此时开始对储能电容C1从0开始充电，直到电容C1充满翻转，此时的频率就是切换后需要的频率。在切换动作中，时钟低电平时间为窄脉冲时间加上新频率的低电平时间，再次翻转到高电平开始，时钟为切换后的频率时钟。

本实施例提供的时钟频率切换电路由切换信号同步电路、窄脉冲产生电路、开关管Q1、时钟源振荡器和输出缓冲器构成，切换信号同步电路将频率切换信号与时钟源进行下降沿同步后，传输到窄脉冲产生电路产生一个窄脉冲信号，然后将该窄脉冲信号传递到时钟源振荡器的储能电容C1的开关管上，在窄脉冲信号的时间内将储能电容C1上的电荷放掉。由于频率切换信号是由时钟源下降沿同步的，因此窄脉冲信号是从时钟源输出为低电平时开始产生，当频率切换信号来临时，时钟源与该信号用下降沿同步，通过窄脉冲信号对储能电容C1放电确保时钟为低电平，在这个时间内时钟源实现频率切换动作。与现有技术相比，本实施例提供的时钟频率切换电路在切换时钟频率时不会出现毛刺，不需要专门的毛刺消除电路，也不需要专门的时钟切换频率使能信号和衍生的逻辑电路，电路结构简单。

上述实施例的时钟频率切换电路是一种无毛刺的时钟频率切换电路，可应用于带有可切换频率的时钟源集成电路中。

以上应用了具体个例对本实用新型进行阐述，只是用于帮助理解本实用新型，并不用以限制本实用新型。对于本实用新型所属技术领域的技术人员，依据本实用新型的思想，还可以做出若干简单推演、变形或替换。

Claims (9)

1.一种时钟频率切换电路，其特征在于，包括切换信号同步电路、窄脉冲产生电路、时钟源振荡器和开关管；

所述切换信号同步电路包括第一输入端和第二输入端，所述第一输入端和第二输入端分别用于采集频率切换信号和当前时钟源信号，所述切换信号同步电路用于将所述频率切换信号与当前时钟源信号进行下降沿的同步，得到同步后的频率切换信号并输出；

所述开关管包括控制端、第一端和第二端，所述第一端和第二端分别连接时钟源振荡器的储能元件的两端；

所述窄脉冲产生电路的输入端与切换信号同步电路的输出端连接，用于根据所述同步后的频率切换信号产生一个窄脉冲信号，并将所述窄脉冲信号输入到开关管的控制端，控制开关管在窄脉冲期间导通，以使所述储能元件放电；

所述时钟源振荡器的输入端与切换信号同步电路的输出端连接，用于在所述同步后的频率切换信号的控制下切换时钟频率。

2.如权利要求1所述的时钟频率切换电路，其特征在于，所述切换信号同步电路包括下降沿触发器和逻辑提取电路；

所述下降沿触发器，包括第一端和第二端，该第一端和第二端分别作为切换信号同步电路的第一输入端和第二输入端，所述下降沿触发器用于将所述频率切换信号与当前时钟源信号进行下降沿的同步，并输出两路信号至逻辑提取电路；

所述逻辑提取电路，用于从下降沿触发器输出的两路信号中提取同步后的频率切换信号。

3.如权利要求2所述的时钟频率切换电路，其特征在于，所述下降沿触发器为D触发器。

4.如权利要求1所述的时钟频率切换电路，其特征在于，所述窄脉冲产生电路包括：

输入缓冲器，其输入端与切换信号同步电路的输出端连接，用于对同步后的频率切换信号进行缓冲并输出；

延时电容，其第一端接地，第二端与输入缓冲器的输出端连接，用于对输入缓冲器的输出信号进行延时；

第一反向器，包括输入端和输出端，该输入端连接延时电容的第二端，用于将延时后的信号反向；

与非门，其第一输入端连接延时电容的第二端，其第二输入端连接第一反向器的输出端，用于将延时后的信号和第一反向器输出的信号相与并反向；

第二反向器，与与非门的输出端连接，用于将与非门输出的信号反向。

5.如权利要求1所述的时钟频率切换电路，其特征在于，还包括输出缓冲器，所述输出缓冲器与时钟源振荡器的输出端连接，用于对时钟源振荡器的输出信号进行缓冲输出。

6.如权利要求5所述的时钟频率切换电路，其特征在于，所述输出缓冲器由两级反相器构成。

7.如权利要求1所述的时钟频率切换电路，其特征在于，所述储能元件为电容。

8.如权利要求1所述的时钟频率切换电路，其特征在于，所述开关管为MOS管；所述开关管的控制端为MOS管的栅极。

9.如权利要求1所述的时钟频率切换电路，其特征在于，所述开关管为开关三极管；所述开关管的控制端为开关三极管的基极。

Images