CN103166605A - 一种多相非交叠时钟电路 - Google Patents

一种多相非交叠时钟电路 Download PDF

Info

Publication number
CN103166605A
CN103166605A CN2013100277594A CN201310027759A CN103166605A CN 103166605 A CN103166605 A CN 103166605A CN 2013100277594 A CN2013100277594 A CN 2013100277594A CN 201310027759 A CN201310027759 A CN 201310027759A CN 103166605 A CN103166605 A CN 103166605A
Authority
CN
China
Prior art keywords
input
flop
pulse generation
rest
generation module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100277594A
Other languages
English (en)
Other versions
CN103166605B (zh
Inventor
张文杰
谢亮
金湘亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu core Z-TEK Electronic Science and Technology Co., Ltd.
Original Assignee
XIANGTAN XINLITE ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XIANGTAN XINLITE ELECTRONIC TECHNOLOGY Co Ltd filed Critical XIANGTAN XINLITE ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201310027759.4A priority Critical patent/CN103166605B/zh
Publication of CN103166605A publication Critical patent/CN103166605A/zh
Application granted granted Critical
Publication of CN103166605B publication Critical patent/CN103166605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种多相非交叠时钟电路。所述多相非交叠时钟电路包括延迟模块，周期脉冲产生模块，多个反向器和多个RS触发器，所述延迟模块输入端与周期脉冲产生模块其中一个输入端连接作为主时钟输入端口，延迟模块输出端接至周期脉冲产生模块另一输入端，周期脉冲产生模块输出端接至各RS触发器的置位端，各反向器的输入端分别作为多相时钟的输入端口，各反向器输出端分别接至对应RS触发器的另一个输入端，各RS触发器的输出端分别作为多相非交叠时钟的输出端口。本发明结构简单、占用芯片面积小、可靠性高能对与主时钟同步的多相时钟进行处理。

Description

一种多相非交叠时钟电路
技术领域
 本发明涉及一种多相时钟处理电路，特别涉及一种多相非交叠时钟电路。
背景技术
集成电路设计技术不断进步，人们要求集成电路运算结果越来越精确，从而要求控制电路越来越准确。在电路中，同一节点可以通过多开关与其它多个信号源建立信号通路，这些信号源可能是电路中的不同节点，也可能是不同的电源，控制电路必须产生一定的开关信号来控制节点与其它的信号源有序连接，一般地，控制电路产生的开关信号基本上可以使节点与其它信号源分时接通，但由于这些开关信号大多由同一主时钟分频得来，因而都与主时钟同步，于是，不同开关信号之间上升沿，下降沿就会出现交叠，一个开关还没有断开或没有完全断开，另一个开关就已经闭合，这时两个信号源就通过这些开关连接起来了，导致信号源出现误差，甚至造成电源短路。不仅在集电路设计中，在硬件电路设计中也同样可能出现这些现象。如此，电路运算结果就可能不准确，甚至可能烧坏电源。
发明内容
为了解决现有技术中的上述技术问题，本发明提供一种结构简单、占用芯片面积小、可靠性高的一种多相非交叠时钟电路，所述电路能对与主时钟同步的多相时钟进行处理，将各相时钟上升沿推迟而下降沿不推迟，或者将各相时钟下降沿推迟而上升沿不推动，从而保证各相时钟上升沿与下降沿不交叠，得到多相非交叠时钟。为达到该目的本发明采用以下技术方案：所述一种多相非交叠时钟电路包括延迟模块，周期脉冲产生模块，多个反向器和多个RS触发器，其中：所述延迟模块的输入端与周期脉冲产生模块其中一个输入端连接，延迟模块的输出端接至周期脉冲产生模块的另一输入端；周期脉冲产生模块的输出端接至各RS触发器的置位端，各反向器的输入端分别作为多相时钟的输入端口，各反向器的输出端分别接至各RS触发器的复位端，各RS触发器的输出端分别作为多相非交叠时钟的输出端口，各反向器结构相同，为非门、与非门、或非门或RS触发器构成的信号反向器。
    当所述周期脉冲产生模块为二输入同或门，RS触发器为两个或非门组成的基本RS触发器。
    当所述周期脉冲产生模块为二输入异或门，RS触发器为两个与非门组成的基本RS触发器。
    所述延迟模块可以为传输门与传输门的串联、偶数级反向器与偶数级反向器的串联或者偶数级反向器与传输门的串联。 
 采用上述技术方案，本发明只需要多个反向器，同或门或异或门，RS触发器就可以将与主时钟同步的多相时钟上升沿，下降沿有效的分离。
本发明结构简单、成本较低，且可靠性能高，适合市场推广使用。
附图说明：
图1为本发明的三相非交叠时钟电路结构原理图；
图2为本发明实施例一的结构原理图；
图3为本发明实施例二的结构原理图；
图4为本发明实施例一和二中主时钟CLK及输入多相交叠时钟的的波形示意图；
图5为本发明实施例一中Ao、Bo、Co的多相非交叠时钟信号波形示意图， CLKA' 、CLKB'、CLKC'分别对应图4中的CLKA、CLKB、CLKC；
图6为本发明实施例二中Ao、Bo、Co的多相非交叠时钟信号波形示意图，       CLKA''、CLKB''、CLKC''分别对应图4中的CLKA、CLKB、CLKC；
图7为本发明两个或非门组成的RS触发器的电路结构以及其对应的符号；
图8为本发明两个与非门组成的RS触发器的电路结构以及其对应的符号；
具体实施例：
    以下结合具体实施例和附图对本发明进行进一步解释说明，如图2所示，实施例一为一种三相非交叠时钟电路，多相非交叠时钟电路与三相原理类似，其包括延迟模块1，周期脉冲产生模块2，多个反向器3和多个RS触发器4，所述周期脉冲产生模块2为二输入同或门，触发器4为两个或非门组成的基本RS触发器，各反向器3结构相同，所述延迟模块1的输入端与周期脉冲产生模块2其中一个输入端连接，延迟模块1的输出端接至周期脉冲产生模块2的另一输入端；周期脉冲产生模块2的输出端接至各RS触发器4的置位端，各反向器3的输入端分别作为多相时钟的输入端口，各反向器3的输出端分别接至各RS触发器4的复位端，各RS触发器4的输出端分别作为多相非交叠时钟的输出端口。该实施例的工作原理如下：多相时钟各相信号分别从多相非交叠时钟电路的输入端口A、B、C输入，多相时钟CLKA、CLKB、CLKC及主时钟CLK的波形如图4所示，CLKA、 CLKB与CLKC三者的上升沿和下降沿之间都出现了交叠，主时钟CLK从多相非交叠时钟电路的主时钟输入端口CK输入，一路通过延迟模块1得到延迟的主时钟信号输出给同或门，另一路直接接到同或门的另一个输入端，同或门把两个输入信号相同的部分置为高电平，把不同的部分置为低电平，输出一个周期负脉冲信号，主时钟CLK通过延迟模块1延迟的时间为周期负脉冲信号的低电平时间，周期负脉冲信号接到RS触发器4的置位端S，CLKA、CLKB、CLKC分别通过反向器3后接至各RS触发器的复位端R，CLKA，CLKB和CLKC通过反向器3的延迟时间必须小于主时钟CLK通过同或门的推迟时间，各RS触发器4分别把输入到复位端R的信号反向并将上降沿推迟约一个负脉冲低电平的时间而下降沿不延迟后从输出端Q输出，于是在多相非交叠时钟输出端Ao、Bo、Co得到上升沿、下降沿不交叠的多相非交叠时钟信号，如图5所示CLKA'、CLKB'、CLKC'。这里产生的多相非交叠时钟驱动高电平闭合的开关，或通过反向器后驱动低电平闭合的开关，可以保证一个开关断开以后，另一个开关才闭合，避免信号误差和电源短路现象。
实施例二如图3所示，其包括延迟模块1，周期脉冲产生模块2，多个反向器3和多个RS触发器4，所述周期脉冲产生模块2为二输入异或门，各触发器4为两个与非门组成的基本RS触发器，各反向器3结构相同，所述延迟模块1的输入端与周期脉冲产生模块2其中一个输入端连接，延迟模块1的输出端接至周期脉冲产生模块2的另一输入端；周期脉冲产生模块2的输出端接至各RS触发器4的置位端，各反向器3的输入端分别作为多相时钟的输入端口，各反向器3的输出端分别接至各RS触发器4的复位端，各RS触发器4的输出端分别作为多相非交叠时钟的输出端口。该实施例的工作原理如下：多相时钟各相信号分别从多相非交叠时钟电路的输入端口A、B、C输入，多相时钟CLKA、CLKB、CLKC及主时钟CLK的波形如图4所示，CLKA、 CLKB与CLKC三者的上升沿和下降沿之间都出现了交叠，主时钟CLK从多相非交叠时钟电路的主时钟输入端口CK输入，一路通过延迟模块1得到延迟的主时钟输出给异或门，另一路接到异或门的一个输入端，异或门把两个输入信号相同的部分置为低电平，把不同的部分置为高电平，输出一个周期正脉冲信号，主时钟CLK通过延迟模块1延迟的时间为周期正脉冲信号的高电平时间，周期正脉冲信号接到RS触发器的置位端S，CLKA、CLKB、CLKC分别从输入端口A、B、C输入通过反向器后接至RS触发器的复位端R，CLKA、CLKB、CLKC通过反向器的推迟必须小于主时钟CLK通过异或门的推迟，RS触发器分别把输入到复位端R的信号反向并将下降沿延迟约一个脉冲高电平的时间而上降沿不延迟后从输出端Q'输出，于是在输出端Ao、Bo、Co得到上升沿、下降沿不交叠的多相非交叠时钟信号，如图6所示CLKA''、CLKB''、CLKC''。产生的多相非交叠时钟驱动低电平闭合的开关，或通过反向器后驱动高电平闭合的开关，可以保证一个开关断开以后，另一个开关才闭合，避免信号误差和电源短路现象。
以上实施例中多相时钟不交叠电路包含的反向器、RS触发器和输入时钟的个数仅是示例性的，根据前面的描述，本领域的技术人员现在可以意识到，可将本发明应用于二相及以上的需要上升沿、下降沿不交叠的多相时钟信号。实际上，该电路结构可以制成单独的芯片来应用，也可利用分立元器件搭建出来应用。所以以上实施例仅为本发明的较好实施例，但并非本发明覆盖内容的全部，一切在本发明精神范围以内所做的等同变换，都将在本发明保护范围以内。

Claims (6)

1.一种多相非交叠时钟电路，其特征在于：其包括延迟模块（1），周期脉冲产生模块（2），多个反向器（3）和多个RS触发器（4），各反向器（3）结构相同，其中：
    所述延迟模块（1）的输入端与周期脉冲产生模块（2）其中一个输入端连接，延迟模块（1）的输出端接至周期脉冲产生模块（2）的另一输入端；
周期脉冲产生模块（2）的输出端接至各RS触发器（4）的置位端，各反向器（3）的输入端分别作为多相时钟的输入端口，各反向器（3）的输出端分别接至各RS触发器（4）的复位端，各RS触发器（4）的输出端分别作为多相非交叠时钟的输出端口。
2.根据权利要求1所述的多相非交叠时钟电路，其特征在于：所述周期脉冲产生模块（2）为二输入同或门，触发器（4）为两个或非门组成的基本RS触发器。
3.根据权利要求1所述的多相非交叠时钟电路，其特征在于：所述周期脉冲产生模块（2）为二输入异或门，触发器（4）为两个与非门组成的基本RS触发器。
4.根据权利要求2或3所述的多相非交叠时钟电路，其特征在于：所述延迟模块（1）为传输门与传输门的串联。
5.根据权利要求2或3所述的多相非交叠时钟电路，其特征在于：所述延迟模块（1）为偶数级反向器与偶数级反向器的串联。
6.根据权利要求2或3所述的多相非交叠时钟电路，其特征在于：所述延迟模块（1）为偶数级反向器与传输门的串联。
CN201310027759.4A 2013-01-25 2013-01-25 一种多相非交叠时钟电路 Active CN103166605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310027759.4A CN103166605B (zh) 2013-01-25 2013-01-25 一种多相非交叠时钟电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310027759.4A CN103166605B (zh) 2013-01-25 2013-01-25 一种多相非交叠时钟电路

Publications (2)

Publication Number Publication Date
CN103166605A true CN103166605A (zh) 2013-06-19
CN103166605B CN103166605B (zh) 2016-04-06

Family

ID=48589381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310027759.4A Active CN103166605B (zh) 2013-01-25 2013-01-25 一种多相非交叠时钟电路

Country Status (1)

Country Link
CN (1) CN103166605B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103647528A (zh) * 2013-12-06 2014-03-19 杭州士兰微电子股份有限公司 非交叠时钟产生电路
CN104113304A (zh) * 2014-06-26 2014-10-22 上海无线电设备研究所 两相互不交叠时钟电路及其方法
CN104702247A (zh) * 2015-03-20 2015-06-10 上海新微技术研发中心有限公司 一种非交叠时钟信号产生电路
CN107918749A (zh) * 2016-10-08 2018-04-17 深圳指瑞威科技有限公司 基于bcd工艺的高穿透能力的指纹传感器
CN109361393A (zh) * 2014-12-26 2019-02-19 华为技术有限公司 一种模数转换器及模数转换方法
CN113422603A (zh) * 2021-06-15 2021-09-21 西安微电子技术研究所 一种set检测电路、方法和芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173618A (en) * 1990-05-14 1992-12-22 Vlsi Technology, Inc. Clock generator for providing a pair of nonoverlapping clock signals with adjustable skew
CN1450558A (zh) * 2002-04-09 2003-10-22 富士通株式会社 半导体器件的控制方法以及半导体器件
CN1540864A (zh) * 2003-04-25 2004-10-27 �����ɷ� 半导体装置
CN102025265A (zh) * 2010-11-16 2011-04-20 灿芯半导体(上海)有限公司 一种频率抖动电路
CN102664608A (zh) * 2010-12-28 2012-09-12 博通集成电路（上海）有限公司 频率倍增器及频率倍增的方法
CN203135818U (zh) * 2013-01-25 2013-08-14 湘潭芯力特电子科技有限公司 一种多相非交叠时钟电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173618A (en) * 1990-05-14 1992-12-22 Vlsi Technology, Inc. Clock generator for providing a pair of nonoverlapping clock signals with adjustable skew
CN1450558A (zh) * 2002-04-09 2003-10-22 富士通株式会社 半导体器件的控制方法以及半导体器件
CN1540864A (zh) * 2003-04-25 2004-10-27 �����ɷ� 半导体装置
CN102025265A (zh) * 2010-11-16 2011-04-20 灿芯半导体(上海)有限公司 一种频率抖动电路
CN102664608A (zh) * 2010-12-28 2012-09-12 博通集成电路（上海）有限公司 频率倍增器及频率倍增的方法
CN203135818U (zh) * 2013-01-25 2013-08-14 湘潭芯力特电子科技有限公司 一种多相非交叠时钟电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈红梅等: "高速低抖动时钟稳定电路设计", 《电子测量与仪器学报》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103647528A (zh) * 2013-12-06 2014-03-19 杭州士兰微电子股份有限公司 非交叠时钟产生电路
CN103647528B (zh) * 2013-12-06 2016-01-13 杭州士兰微电子股份有限公司 非交叠时钟产生电路
CN104113304A (zh) * 2014-06-26 2014-10-22 上海无线电设备研究所 两相互不交叠时钟电路及其方法
CN104113304B (zh) * 2014-06-26 2017-01-11 上海无线电设备研究所 两相互不交叠时钟电路及其方法
CN109361393A (zh) * 2014-12-26 2019-02-19 华为技术有限公司 一种模数转换器及模数转换方法
CN104702247A (zh) * 2015-03-20 2015-06-10 上海新微技术研发中心有限公司 一种非交叠时钟信号产生电路
CN107918749A (zh) * 2016-10-08 2018-04-17 深圳指瑞威科技有限公司 基于bcd工艺的高穿透能力的指纹传感器
CN113422603A (zh) * 2021-06-15 2021-09-21 西安微电子技术研究所 一种set检测电路、方法和芯片
CN113422603B (zh) * 2021-06-15 2023-06-20 西安微电子技术研究所 一种set检测电路、方法和芯片

Also Published As

Publication number Publication date
CN103166605B (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
CN103166605B (zh) 一种多相非交叠时钟电路
CN103546125B (zh) 一种多选一无毛刺时钟切换电路
CN101268616B (zh) 单阈值和单导电类型逻辑
US8860468B1 (en) Clock multiplexer
CN101593221B (zh) 一种防止异域时钟动态切换毛刺的方法和电路
CN103197728A (zh) 不同时钟域无毛刺时钟切换电路的实现方法及电路
CN104617926A (zh) 一种吞脉冲式时钟同步电路
CN103208980B (zh) 一种窗口电压比较装置
CN108155894A (zh) 一种基于fpga的同步混合延时型dpwm模块
CN114866075A (zh) 时脉门控同步电路及其时脉门控同步方法
CN103812472B (zh) 抗单粒子瞬态效应的触发器
CN103684423A (zh) 可变的同步时钟分频电路
CN101621288B (zh) 一种pwm输出模式转化为pfm输出模式的电路
US8975921B1 (en) Synchronous clock multiplexer
CN203135818U (zh) 一种多相非交叠时钟电路
CN110504968B (zh) 一种双异步信号采样计数装置与方法
CN105607689A (zh) 高速多相时钟同步方法
CN105425926B (zh) 异步复位同步释放带宽可控的复位电路
US8890594B1 (en) System for functional reset across multiple clock domains
CN203278775U (zh) 一种可编程的非交叠时钟产生电路
CN104333373A (zh) 一种t触发器及使用该t触发器的分频器
CN103248343A (zh) 用于校正时钟占空比的边沿选择技术
CN105846795A (zh) 触发器装置及触发器
CN204465481U (zh) 一种非交叠时钟信号产生电路
CN216699984U (zh) 一种同异步混合计数器及半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JIANGSU XINLITE ELECTRONIC TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: XIANGTAN SITCORES ELECTRONIC SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150123

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 411100 XIANGTAN, HUNAN PROVINCE TO: 212411 ZHENJIANG, JIANGSU PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20150123

Address after: Zhenjiang City, Jiangsu province 212411 Xianlin Baohua town of Jurong City Road No. 16

Applicant after: Jiangsu core Z-TEK Electronic Science and Technology Co., Ltd.

Address before: 411100 No. 9, innovation building, 1207 Tong Lu, hi tech Development Zone, Hunan, Xiangtan

Applicant before: Xiangtan Xinlite Electronic Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant