CN203278775U - 一种可编程的非交叠时钟产生电路 - Google Patents

Abstract

本实用新型涉及一种可编程的非交叠时钟产生电路，包括两条信号支路和反相模块（3），所述两条信号支路中的支路A，包括串联连接的逻辑模块（11）、延时模块（12）和选择控制模块（13），所述选择控制模块（13）与信号输出端clka相连；所述两条信号支路中的支路B，包括串联连接的逻辑模块（21）、延时模块（22）和选择控制模块（23），所述选择控制模块（23）和信号输出端clkb相连；本实用新型所述的电路改变现有的非交叠时钟产生电路结构，使其产生非固定的非交叠时钟延时，根据输入时钟信号的频率不同而改变延时，扩大了所述非交叠时钟电路的应用范围。

Description

一种可编程的非交叠时钟产生电路

技术领域

本实用新型涉及一种可编程的非交叠时钟产生电路，属于时钟信号产生电路的技术领域。 

背景技术

非交叠时钟常应用于开关电容电路和电荷泵(charge pump)等电路中。非交叠时钟电路产生非交叠时钟，控制节点不会同时被两个电压驱动，产生提前关断的时钟，以减少电荷注入效应的影响。图1为非交叠时钟的时序图，b的上升沿出现在a下降沿到达t1后，a的上升沿出现在b的下降沿到达t2后，a，b两者正沿脉宽期间无高电平重叠区域，其中，t1，t2为非交叠时间。延时是由缓冲模块产生的，产生延时的缓冲模块有多种实现方法：1）以反相器实现延时，见图2；2）以电容和反相器共同实现延时，见图3中；3）以RC单元和反相器共同实现延时，见图4。 

如图5所示，现有的非交叠时钟产生电路括反相器3、或非门1、2、延时模块4、5。当输入时钟为高电平“1”时，或非门1的输出为低电平“0”，经过延时模块4延时后送到或非门2，而输入时钟经过反相器3后由高电平“1”变为低电平“0”，两个低电平经过或非门2后输出高电平“1”，经延时模块5输出高电平“1”；当输入时钟为低电平“0”时，输入时钟经反相器3后变为高电平“1”，经或非门2后输出低电平“0”，该低电平经延时模块5后输出低电平“0”，而或非门1一个输入端为低电平“0”，另一端仍保持输入时钟高电平（上一个状态）时时钟输出端的输出高电平“1”，使得或非门1 的输出为低电平“0”，经延时模块4后输出低电平“0”，此种情况下输出时钟输出端clka和时钟输出端clkb都为低电平“0”； 

还是在输入时钟为低电平“0”时，时钟输出端clkb为低电平“0”，而对于另一支路，当时钟输出端clkb为低电平“0”而不再保持输入时钟为高电平“1”时的高电平“1”时，或非门1的两个输入端都为低电平“0”，或非门1的输出就会变为高电平“1”，经延时模块4延时后时钟输出端clka为高电平“1”； 

当输入时钟再次变为高电平“1”时，或非门1的一个输入端为高电平“1”，输出必为低电平“0”，经延时模块4后时钟输出端clka为低电平“0”，输入时钟经反相器3后由高电平“1”变为低电平“0”输入到或非门2，或非门2另一个输入仍为高电平“1”，此高电平是保持的上一状态即输入时钟为0时的时钟输出端clka输出的高电平“1”，所以输出为低电平“0”，经延时模块5后时钟输出端clkb为低电平“0”；还是在输入时钟为高电平“1”时，当或非门2的另一输入端不再保持上一状态即输入时钟为0时的时钟输出端clka输出的高电平“1”的时候，此端输入为低电平“0”，这时，或非门2的两个输入都为低电平“0”，输出为高电平“1”，经延时模块5后输出时钟输出端clkb为高电平“1”。由以上的分析可知不会产生两个输出时钟输出端clka和时钟输出端clkb同时为高电平“1”的情况，从而该电路能产生非交叠时钟。 

然而，上述现有的非交叠时钟产生电路产生的非交叠时钟延时是固定的，然而在实际中却希望非交叠时钟产生电路能够根据输入时钟信号的频率不同而改变延时。 

实用新型内容

针对现有技术的不足，本实用新型提供一种可编程的非交叠时钟产生电路。 

本实用新型的技术方案如下： 

一种可编程的非交叠时钟产生电路，包括两条信号支路和反相模块3，所述两条信号支路中的支路A，包括串联连接的第一逻辑模块11、第一延时模块12和第一选择控制模块13，所述第一选择控制模块13与信号输出端clka相连；所述两条信号支路中的支路B，包括串联连接的第二逻辑模块21、第二延时模块22和第二选择控制模块23，所述第二选择控制模块23和信号输出端clkb相连；信号输入端clk与反相模块3的输入端和第一逻辑模块11的一个输入端相连，所述第一逻辑模块11的另一个输入端与信号输出端clkb相连；所述反相模块3的输出端与第二逻辑模块21的一个输入端相连，所述第二逻辑模块21的另一个输入端与信号输出端clka相连； 

所述第一延时模块12包括串联的n个延时单元；所述第一选择控制模块13包括反馈点选择模块131和延时可编程控制模块132；所述可编程控制模块132包括m个控制端，所述反馈点选择模块131包括m个控制位，相邻延时单元之间设置有串联节点n-1个，所述串联节点（即反馈点）分别与反馈点选择模块131上的输入端相连， 

每个延时单元的延时T满足公式（1） 

n×T<(Tclk/2)                      （1） 

公式（1）中，n=2^m，m为大于2的整数，T为一个延时单元的延时，Tclk为输入信号clk的周期。可编程控制模块132通过对反馈点选择模块131的m个控制位进行控制，进而选择不同数量的延时单元串联入所述的支路A，从而实现非交叠时间的可编程。 

所述第二延时模块22包括串联的n个延时单元；所述第二选择控制模块23包括反馈点选择模块231和延时可编程控制模块232；所述可编程控制模块232包括m个控制端，所述反馈点选择模块231包括m个控制位，相邻延时单元之间设置有串联节点n-1个，所述串联节点（即反馈点）分别与反馈点选择模块231上的输入端相连， 

每个延时单元的延时T满足公式（1） 

n×T<(Tclk/2)        （1） 

公式（1）中，n=2^m，m为大于2的整数，T为一个延时单元的延时，Tclk为信号输入端clk的输入信号的周期。可编程控制模块232通过对反馈点选择模块231的m个控制位进行控制，进而选择不同数量的延时单元串联入所述的支路B，从而实现非交叠时间的可编程。 

例，延时可编程控制模块132通过对反馈点选择模块131的控制位编码，选择第i1个串联节点，其中i1为大于等于1且小于等于n的整数，则信号在支路A中的总延时为i1×T。 

延时可编程控制模块232分别通过对反馈点选择模块231的控制位编码，选择第i2个串联节点，其中i2为大于等于1且小于等于n的整数，则信号在支路B中的总延时为i2×T。 

根据本实用新型优选的，第一选择控制模块13为数据选择器。 

根据本实用新型优选的，所述的延时单元包括两个串联的反相器。如图2所示。 

根据本实用新型优选的，所述的延时单元包括两个串联的反相器，在所述每个反相器的输出端分别连接一个电容接地。如图3所示。 

根据本实用新型优选的，所述的延时单元包括串联的RC电路和两个反相器。如图4所示。 

根据本实用新型优选的，所述的反相模块3为反相器。 

根据本实用新型优选的，所述的第一逻辑模块11、第二逻辑模块21均为或非门。 

根据本实用新型优选的，所述一种可编程的非交叠时钟产生电路中第一逻辑模块11、第二逻辑模块21均为与非门，在所述支路A的信号输出端clka之前还串联有一个反相器，在所述支路B的信号输出端clkb之前还串联有一个反相器。如图8所示。 

本实用新型的优势在于： 

本实用新型所述的电路改变现有的非交叠时钟产生电路结构，使其产生非固定的非交叠时钟延时，根据输入时钟信号的频率不同而改变延时，扩大了所述非交叠时钟电路的应用范围。 

附图说明

图1是非交叠时钟的时序图； 

图2是由反相器实现的延时单元； 

图3是由电容和反相器实现的延时单元； 

图4是由RC电路和反相器实现的延时单元； 

图5是现有的非交叠时钟产生电路的原理图； 

图6是本实用新型的可编程的非交叠时钟电路的原理图； 

图7是本实用新型的A支路中第一延时模块12中延时单元121-12n分别与反馈点选择模块131的连接图； 

图8是本实用新型的B支路中第二延时模块22中延时单元221-22n分别与反馈点选择模块231的连接图； 

图9是基于与非门逻辑实现的可编程的非交叠时钟电路。 

图1-7中，1、或非门；2、或非门；3、反相器；4、延时模块；5、延时模块； 

11、第一逻辑模块；12、第一延时模块；121-12n分别为延时模块12中的延时单元；13、第一选择控制模块；131、反馈点选择模块；132、延时可编程控制模块。 

21、第二逻辑模块；22、第二延时模块；221-22n分别为延时模块22中的延时单元；23、第二选择控制模块；231、反馈点选择模块；232、延时可编程控制模块。 

具体实施方式

下面结合附图和实施例对本实用新型进一步说明，但不限于此。 

实施例1、 

如图6、7、8所示。 

一种可编程的非交叠时钟产生电路，包括两条信号支路和反相模块3，所述两条信号支路中的支路A，包括串联连接的第一逻辑模块11、第一延时模块12和第一选择控制模块13，所述第一选择控制模块13与信号输出端clka相连；所述两条信号支路中的支路B，包括串联连接的第二逻辑模块21、第二延时模块22和第二选择控制模块23，所述第二选择控制模块23和信号输出端clkb相连；信号输入端clk与反相模块3的输入端和第一逻辑模块11的一个输入端相连，所述第一逻辑模块11的另一个输入端与信号输出端clkb相连；所述反相模块3的输出端与第二逻辑模块21的一个输入端相连，所述第二逻辑模块21的另一个输入端与信号输出端clka相连； 

所述第一延时模块12包括串联的n个延时单元；所述第一选择控制模块13包括反馈点选择模块131和延时可编程控制模块132；所述可编程控制模块132包括m个控制端，所述反馈点选择模块131包括m个控制位，相邻延时单元之间设置有串联节点n-1个，所述串联节点（即反馈点）分别与反馈点选择模块131上的输入端相连， 

每个延时单元的延时T满足公式（1） 

n×T<(Tclk/2)                  （1） 

公式（1）中，n=2^m，m为大于2的整数，T为一个延时单元的延时，Tclk为输入信号clk的周期。可编程控制模块132通过对反馈点选择模块131的m个控制位进行控制，进而选择不同数量的延时单元串联入所述的支路A，从而实现非交叠时间的可编程。 

所述第二延时模块22包括串联的n个延时单元；所述第二选择控制模块23包括反馈点选择模块231和延时可编程控制模块232；所述可编程控制模块232包括m个控制端，所述反馈点选择模块231包括m个控制位，相邻延时单元之间设置有串联节点n-1个，所述串联节点（即反馈点）分别与反馈点选择模块231上的输入端相连， 

每个延时单元的延时T满足公式（1） 

n×T<(Tclk/2)           （1） 

公式（1）中，n=2^m，m为大于2的整数，T为一个延时单元的延时，Tclk为输入信号clk的周期。可编程控制模块232通过对反馈点选择模块231的m个控制位进行控制，进而选择不同数量的延时单元串联入所述的支路B，从而实现非交叠时间的可编程。 

所述第一选择控制模块13为数据选择器。 

所述的延时单元包括两个串联的反相器。如图2所示。 

所述的反相模块3为反相器。 

所述的第一逻辑模块11、第二逻辑模块21均为或非门。 

一种如实施例1所述的可编程的非交叠时钟产生电路的工作方法，包括步骤如下： 

1）信号沿信号输入端clk输入至所述可编程的非交叠时钟产生电路； 

2）在延时可编程控制模块132通过对反馈点选择模块131的控制位编码：选择延时模块中第i1个串联节点与反馈点选择模块131上的输入端连通，其中i1为大于等于1且小于等于n的整数，则信号在支路A中的总延时为i1×T； 

在延时可编程控制模块232通过对反馈点选择模块231的控制位编码：选择延时模块中第i2个串联节点与反馈点选择模块231上的输入端连通，其中i2为大于等于1且小于等于n的整数，则信号在支路B中的总延时为i2×T。 

下面结合附图7对实施例1、2做进一步说明： 

输入信号经过反相器3（反相器有一个输入端和一个输出端，功能是对输入信号取反输出）接到或非门21的一个输入端，该或非门21的另一输入端与信号输出端clka相连，该或非门21的输出端接到第二延时模块22的输入端。 

当输入信号为高电平“1”时，或非门11的一个输入端为高电平“1”，由或非门11的功能（当有一个输入端为高电平时，其输出为低电平）可得，或非门11的输出为低电平“0”，经过第一延时模块12延时后送到或非门21，而输入信号经过反相器3后由高电平“1”变为低电平“0”，两个低电平经过或非门21后输出高电平“1”，经第二延时模块22输出高电平“1”；当输入信号为低电平“0”时，输入信号经反相器3后变为高电平“1”，经或非门21后必输出低电平“0”，该低电平经第二延时模块22后输出低电平“0”，而或非门11一个输入端为低电平“0”，另一端仍保持输入信号高电平（上一个状态）时输出端clkb为高电平“1”，使得或非门11的输出为低电平“0”，经第一延时模块12后输出低电平“0”，此种情况下，信号输出端clka和信号输出端clkb都为低电平“0”；还是在输入信号为低电平“0”时，信号输出端clkb必为低电平“0”，而对于另一支路，当信号输出端clkb为低电平“0”而不再保持输入信号为高电平“1”时的高电平“1”，或非门11的两个输入端都为低电平“0”，或非门11的输出就会变为高电 平“1”，经第一延时模块12延时后信号输出端clka为高电平“1”；当输入信号再次变为高电平“1”时，或非门11的一个输入端为高电平“1”，输出必为低电平“0”，经第一延时模块12后信号输出端clka为低电平“0”，输入信号经反相器3后由高电平“1”变为低电平“0”输入到或非门21，或非门21另一个输入仍为高电平“1”，此高电平是保持的上一状态即输入信号为0时的信号输出端clka输出的高电平“1”，所以输出为低电平“0”，经第二延时模块22后信号输出端clkb为低电平“0”；还是在输入信号为高电平“1”时，当或非门21的另一输入端不再保持上一状态即输入信号为0时的信号输出端clka输出的高电平“1”的时候，此端输入为低电平“0”，这时，或非门21的两个输入都为低电平“0”，输出为高电平“1”，经第二延时模块22后信号输出端clkb为高电平“1”。 

由以上的分析可知不会产生信号输出端clka和clkb同时为高电平“1”的情况，从而该电路能产生非交叠时钟。此例中，第一选择控制模块13、第二选择控制模块23通过选择反馈点的不同来实现非交叠时间的可编程。设第一选择控制模块13、第二选择控制模块23的控制位有m位（m为大于2的整数），n个Delay单元（n=2^m），则应满足n*T<(Tclk/2)。 

实施例2、 

如实施例1所述的电路，不同之处在于，所述的延时单元包括两个串联的反相器，在所述每个反相器的输出端分别连接一个电容接地。如图3所示。 

实施例3、 

如实施例1所述的电路，不同之处在于，所述的延时单元包括串联的RC电路和两个反相器。如图4所示。 

实施例4、 

如图9所示。如实施例1所述的电路，不同之处在于，所述一种可编程的非交叠时钟产生电路中第一逻辑模块11、第二逻辑模块21均为与非门，在所述支路A的信号输出端clka之前还串联有一个反相器，在所述支路B的信号输出端clkb之前还串联有一个反相器。 

Claims (8)

1.一种可编程的非交叠时钟产生电路，其特征在于，该电路包括两条信号支路和反相模块（3），所述两条信号支路中的支路A，包括串联连接的第一逻辑模块（11）、第一延时模块（12）和第一选择控制模块（13），所述第一选择控制模块（13）与信号输出端clka相连；所述两条信号支路中的支路B，包括串联连接的第二逻辑模块（21）、第二延时模块（22）和第二选择控制模块（23），所述第二选择控制模块（23）和信号输出端clkb相连；信号输入端clk与反相模块（3）的输入端和第一逻辑模块（11）的一个输入端相连，所述第一逻辑模块（11）的另一个输入端与信号输出端clkb相连；所述反相模块3的输出端与第二逻辑模块（21）的一个输入端相连，所述第二逻辑模块（21）的另一个输入端与信号输出端clka相连； 

所述第一延时模块（12）包括串联的n个延时单元；所述第一选择控制模块（13）包括反馈点选择模块（131）和延时可编程控制模块（132）；所述可编程控制模块（132）包括m个控制端，所述反馈点选择模块（131）包括m个控制位，相邻延时单元之间设置有串联节点n-1个，所述串联节点（即反馈点）分别与反馈点选择模块（131）上的输入端相连， 

每个延时单元的延时T满足公式（1） 

n×T<(Tclk/2)                   （1） 

公式（1）中，n=2^m，m为大于2的整数，T为一个延时单元的延时，Tclk为信号输入端clk的输入信号的周期；可编程控制模块（132）通过对反馈点选择模块（131）的m 个控制位进行控制，进而选择不同数量的延时单元串联入所述的支路A，从而实现非交叠时间的可编程； 

所述第二延时模块（22）包括串联的n个延时单元；所述第二选择控制模块（23）包括反馈点选择模块（231）和延时可编程控制模块（232）；所述可编程控制模块（232）包括m个控制端，所述反馈点选择模块（231）包括m个控制位，相邻延时单元之间设置有串联节点n-1个，所述串联节点（即反馈点）分别与反馈点选择模块（231）上的输入端相连。 

2.根据权利要求1所述的一种可编程的非交叠时钟产生电路，其特征在于，所述第一选择控制模块（13）为数据选择器。 

3.根据权利要求1所述的一种可编程的非交叠时钟产生电路，其特征在于，所述的延时单元包括两个串联的反相器。 

4.根据权利要求1所述的一种可编程的非交叠时钟产生电路，其特征在于，所述的延时单元包括两个串联的反相器，在所述每个反相器的输出端分别连接一个电容接地。 

5.根据权利要求1所述的一种可编程的非交叠时钟产生电路，其特征在于，所述的延时单元包括串联的RC电路和两个反相器。 

6.根据权利要求1所述的一种可编程的非交叠时钟产生电路，其特征在于，所述的反相模块（3）为反相器。 

7.根据权利要求1所述的一种可编程的非交叠时钟产生电路，其特征在于，所述的第一逻辑模块（11）、第二逻辑模块（21）均为或非门。 

8.根据权利要求1所述的一种可编程的非交叠时钟产生电路，其特征在于，所述一种可编程的非交叠时钟产生电路中第一逻辑模块（11）、第二逻辑模块（21）均为与非门， 在所述支路A的信号输出端clka之前还串联有一个反相器，在所述支路B的信号输出端clkb之前还串联有一个反相器。 

Images