CN105843768B - 一种单线通信多次可编程存储器烧录方法及基于该方法的烧录装置 - Google Patents

一种单线通信多次可编程存储器烧录方法及基于该方法的烧录装置 Download PDF

Info

Publication number
CN105843768B
CN105843768B CN201610251203.7A CN201610251203A CN105843768B CN 105843768 B CN105843768 B CN 105843768B CN 201610251203 A CN201610251203 A CN 201610251203A CN 105843768 B CN105843768 B CN 105843768B
Authority
CN
China
Prior art keywords
burning
data
module
bit
sof
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610251203.7A
Other languages
English (en)
Other versions
CN105843768A (zh
Inventor
黎永健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipsea Technologies Shenzhen Co Ltd
Original Assignee
Chipsea Technologies Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipsea Technologies Shenzhen Co Ltd filed Critical Chipsea Technologies Shenzhen Co Ltd
Priority to CN201610251203.7A priority Critical patent/CN105843768B/zh
Publication of CN105843768A publication Critical patent/CN105843768A/zh
Application granted granted Critical
Publication of CN105843768B publication Critical patent/CN105843768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation

Abstract

本发明公开了一种单线通信的多次可编程存储器烧录方法及基于该协议的烧录装置，该烧录协议包括有开始位SOF、方向位、数据位和结束位EOF；该烧录装置包括有烧录接口及烧录模块，所述烧录接口设置电源VDD、地和数据DATA三根线，不设置时钟线。本发明能够提高烧录机可同时烧录MCU的数量，提供了烧录效率。

Description

一种单线通信多次可编程存储器烧录方法及基于该方法的烧 录装置
技术领域
本发明属于集成电路的技术领域，特别涉及具有可多次编程的存储元件的烧录装置。
背景技术
MTP(Multiple-Time Programmable：多次可编程存储器”)是目前在编程技术中一种应用比较广泛的存储器，其通常是结合MCU存储器来应用的。
随着MTP存储器面积越来越接小，而且可以多次编程的优点，广泛用于MCU存储器，以及DRAM和SRAM大容量存储器作备份。MTP的容量也越来越大，烧录的时间必然会越来越长，那么提高烧录机同时烧录的数量，相当于减少用户的成本。
对于采用MTP作为存储器的MCU，需要一个烧录接口。为了提高烧录机可同时烧录MCU的数量，一般采用一根数据线和一根时钟线，用串行的方式进行数据交互，如附图1所示，烧录机通过电源VDD、地(VSS)、时钟CLK和数据DATA四根线，与MCU进行通信，完成烧录和读取数据。
发明内容
为解决上述问题，本发明的目的在于提供一种单线通信的多次可编程存储器烧录方法及基于该方法的烧录装置，该烧录方法及烧录装置能够提高烧录机可同时烧录MCU的数量。
本发明的另一个目的在于提供一种单线通信的多次可编程存储器烧录方法及基于该方法的烧录装置，该烧录方法及烧录装置可以利用现有的数字集成电路，易于实现，控制简单，实现成本低廉。
为实现上述目的，本发明的技术方案如下。
一种单线通信的多次可编程存储器烧录方法，其特征在于所述协议包括有开始位SOF、方向位、数据位和结束位EOF。
所述开始位SOF为一个Bit“0”和一个Bit“1”，所述方向位“R/W”，此位为“1”表示烧录机发送给MCU的数据，此位如果为“0”表示MCU发送给烧录机的数据，所述数据位表示有8个Bit数据阶段，所述结束位EOF为1个Bit“1”。
上述协议中，在开始位SOF阶段完成波特率的计算，得出采样点的位置。
具体地说，在开始位SOF的第一个下降沿和第一个上升沿之间，采用内部高频时钟计数，得到的计数值T就是一个Bit数据的宽度，即为波特率，采样点的位置在T/2取整数部分M，M左边点M-1，M右边点M+1，由此三个位置决定；三个采样点中起码有两个采样值为1，得到的结果才为1，否则为0。
一种单线通信的多次可编程存储器烧录装置，所述烧录装置包括有烧录接口及烧录模块，其特征在于所述烧录接口设置电源VDD、地(VSS)和数据DATA三根线，不设置时钟线。
进一步，所述烧录模块至少包括有SOF检测模块、Buffer模块及控制模块；其中SOF检测模块完成开始位SOF的波特率计算；Buffer模块为数据的缓冲，MCU核写入和读取数据通过此Buffer来传递信息；控制模块进行开始位SOF、方向位、数据位和结束位EOF的组装和拆装；SOF检测模块与Buffer模块进行通讯，Buffer模块则与控制模块进行通讯。
所述烧录模块，进一步包括有同步模块，所述同步模块为Sync同步模块，同步从MCU内核SFR过来的控制信号。
进一步，所述烧录模块设置于MCU内，Sync同步模块与SFR连接。
因此，本发明在烧录接口中减少了时钟线，只剩下电源VDD、地(VSS)和数据DATA三根线，其中电源VDD、地(VSS)是都可以共用的，那么减少一个时钟线，烧录机同时烧录MCU的数量可以提高将近一倍，大大提供了烧录的效率。
附图说明
图1是现有技术所实施的烧录接口示意图。
图2是本发明所实施的烧录接口示意图。
图3为本发明所实现的通讯协议结构图。
图4为本发明所实现计算采样点的位置的示意图。
图5为本发明所实现烧录装置的结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
通常情况下，如图1所示，烧录机通过电源VDD、地(VSS)、时钟CLK和数据DATA四根线，与MCU进行通信，完成烧录和读取数据。实现了一种单线通信的MTP烧录方法，如图2所示，本发明省去时钟线，只剩下电源VDD、地(VSS)和数据DATA三根线，进一步提高烧录机可同时烧录MCU的数量。
同时，在MCU内部设置一个较高频率时钟，采用此内部时钟进行同步。由于在烧录接口中减少时钟线，只剩下电源VDD、地(VSS)和数据DATA三根线，其中电源VDD、地(VSS)是都可以共用的，那么减少一个时钟线，烧录机同时烧录MCU的数量可以提高将近一倍。
下面的实例中采用频率为16MHz，精度是1％，数据线通信的频率是500KHz。为了适应一根数据线通信，本发明还提出一种特定的通信协议，包括开始位SOF、方向位、数据位和结束位EOF。
如图3所示，为本发明采用的通信协议，该协议包括开始位SOF、方向位、数据位和结束位EOF。开始位SOF为一个Bit“0”和一个Bit“1”。方向位“R/W”，此位为“1”表示烧录机发送给MCU的数据，此位如果为“0”表示MCU发送给烧录机的数据。数据位表示有8个Bit数据阶段。结束位EOF为1个Bit“1”。
如图4所示，在开始位SOF阶段完成波特率的计算，得出采样点的位置。在开始位SOF的第一个下降沿和第一个上升沿之间，采用内部高频时钟计数，得到的计数值T就是一个Bit数据的宽度，即为波特率。在设计实例中采用内部高频时钟计数为16MHz，精度为1％，通信的波特率最快是500KHz，所以得到计数值T>30。采样点的位置在T/2取整数部分M，M左边点M-1，M右边点M+1。三个采样点中起码有两个采样值为1，得到的结果才为1，否则为0。
根据得到的一个Bit数据宽度T，以及采样点，完成方向位“R/W”、数据阶段DATA和结束位EOF的接收或者发送。基于以上的基本通信，再把数据阶段DATA不断地打包成所需的“地址”、“数据”或者“命令”，完成烧录机对MCU端MTP的读取或者烧录。
如图5所示，为MCU端烧录通信模块的设计实例，其中SOF检测模块完成开始位SOF的波特率计算；Buffer模块为数据的缓冲，MCU核写入和读取数据通过此Buffer来传递信息；控制模块进行开始位SOF、方向位、数据位和结束位EOF的组装和拆装；Sync为同步模块，同步从MCU内核SFR过来的控制信号。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种单线通信的多次可编程存储器烧录方法，其特征在于该方法通过多次可编程存储器烧录协议实现，多次可编程存储器烧录协议包括有开始位SOF、方向位、数据位和结束位EOF；所述开始位SOF为一个Bit“0”和一个Bit“1”，所述方向位“R/W”，此位为“1”表示烧录机发送给MCU的数据，此位如果为“0”表示MCU发送给烧录机的数据，所述数据位表示有8个Bit数据阶段，所述结束位EOF为1个Bit“1”；在开始位SOF阶段完成波特率的计算，得出采样点的位置；在开始位SOF的第一个下降沿和第一个上升沿之间，采用内部高频时钟计数，得到的计数值T就是一个Bit数据的宽度，即为波特率，采样点的位置在T/2取整数部分M，M左边点M-1，M右边点M+1，由此三个位置决定；三个采样点中起码有两个采样值为1，得到的结果才为1，否则为0。
2.一种单线通信的多次可编程存储器烧录装置，所述烧录装置包括有烧录接口及烧录模块，其特征在于所述烧录接口设置电源VDD、地和数据DATA三根线，不设置时钟线；所述烧录模块至少包括有SOF检测模块、Buffer模块及控制模块；其中SOF检测模块完成开始位SOF的波特率计算；Buffer模块为数据的缓冲，MCU核写入和读取数据通过此Buffer来传递信息；控制模块进行开始位SOF、方向位、数据位和结束位EOF的组装和拆装；SOF检测模块与Buffer模块进行通讯，Buffer模块则与控制模块进行通讯。
3.如权利要求2所述的单线通信的多次可编程存储器烧录装置，其特征在于所述烧录模块，进一步包括有同步模块，所述同步模块为Sync同步模块，同步从MCU内核SFR过来的控制信号。
4.如权利要求3所述的单线通信的多次可编程存储器烧录装置，其特征在于所述烧录模块设置于MCU内，Sync同步模块与SFR连接。
CN201610251203.7A 2016-04-20 2016-04-20 一种单线通信多次可编程存储器烧录方法及基于该方法的烧录装置 Active CN105843768B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610251203.7A CN105843768B (zh) 2016-04-20 2016-04-20 一种单线通信多次可编程存储器烧录方法及基于该方法的烧录装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610251203.7A CN105843768B (zh) 2016-04-20 2016-04-20 一种单线通信多次可编程存储器烧录方法及基于该方法的烧录装置

Publications (2)

Publication Number Publication Date
CN105843768A CN105843768A (zh) 2016-08-10
CN105843768B true CN105843768B (zh) 2019-01-25

Family

ID=56588805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610251203.7A Active CN105843768B (zh) 2016-04-20 2016-04-20 一种单线通信多次可编程存储器烧录方法及基于该方法的烧录装置

Country Status (1)

Country Link
CN (1) CN105843768B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108429612A (zh) * 2018-03-01 2018-08-21 航天柏克(广东)科技有限公司 一种单线半双工的通讯方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106886501A (zh) * 2017-01-03 2017-06-23 芯海科技（深圳）股份有限公司 一种流水线型的mtp快速烧录的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1166650A (zh) * 1996-05-24 1997-12-03 明碁电脑股份有限公司 将软件程序载入电可擦可编程只读存储器的方法
CN102543193A (zh) * 2011-12-31 2012-07-04 深圳创维数字技术股份有限公司 一种闪存烧录方法、烧录设备及烧录系统
CN203311856U (zh) * 2013-07-04 2013-11-27 青岛海信宽带多媒体技术有限公司 并行烧录器电路及烧录器
CN103500585A (zh) * 2013-10-09 2014-01-08 无锡纳讯微电子有限公司 一种用于控制单次可编程存储器的控制电路及其控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1166650A (zh) * 1996-05-24 1997-12-03 明碁电脑股份有限公司 将软件程序载入电可擦可编程只读存储器的方法
CN102543193A (zh) * 2011-12-31 2012-07-04 深圳创维数字技术股份有限公司 一种闪存烧录方法、烧录设备及烧录系统
CN203311856U (zh) * 2013-07-04 2013-11-27 青岛海信宽带多媒体技术有限公司 并行烧录器电路及烧录器
CN103500585A (zh) * 2013-10-09 2014-01-08 无锡纳讯微电子有限公司 一种用于控制单次可编程存储器的控制电路及其控制方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108429612A (zh) * 2018-03-01 2018-08-21 航天柏克(广东)科技有限公司 一种单线半双工的通讯方法

Also Published As

Publication number Publication date
CN105843768A (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
CN104954096B (zh) 一种一主多从的高速同步串行通信数据传输方法
CN110321316B (zh) 一种多通道同步数据采集自适应训练控制装置及方法
CN101599053B (zh) 支持多种传输协议的串行接口控制器及控制方法
CN101432762B (zh) 信号传送方法、发送接收装置和通信系统
CN109446132A (zh) 一种接口总线装置及数据通信协议
CN101226767B (zh) 双端口ram的读写控制电路、方法及装置
CN1852087B (zh) 包交换网络中的时钟同步方法及实现装置
CN105843768B (zh) 一种单线通信多次可编程存储器烧录方法及基于该方法的烧录装置
JP2003141487A (ja) メモリカード、デジタル機器及びメモリカードとデジタル機器とのデータインタフェース方法
KR20080013156A (ko) 메모리 카드 시스템, 그것의 데이터 전송 방법, 그리고반도체 메모리 장치
CN107947887A (zh) 一种基于ptp协议的服务器间时钟同步系统和方法
CN110825344A (zh) 一种异步数据传输方法和结构
CN113852533B (zh) 一种多通道数据通信系统、方法及电子设备
CN105446699A (zh) 数据帧队列管理方法
CN103427945B (zh) 同步串行通信接口的通信方法及该同步串行通信接口
CN107832249B (zh) 三线实现和带有spi接口外设进行通讯的系统及方法
US20180083800A1 (en) Aggregation Device, System, And Method Thereof
CN103501353A (zh) 一种数据中继传输方法、装置及系统
US6946873B1 (en) Method and system for recovering and aligning synchronous data of multiple phase-misaligned groups of bits into a single synchronous wide bus
CN110096456A (zh) 一种高速率大容量缓存方法与装置
CN202617148U (zh) 网络数据接收时间的记录装置
CN108268416A (zh) 一种异步接口转同步接口控制电路
CN103888211A (zh) 一种交叉芯片间进行数据传输的方法及装置
CN1856835A (zh) 同步的ram存储电路
CN207835492U (zh) 一种双缓存载波解调系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant