CN110321316B - 一种多通道同步数据采集自适应训练控制装置及方法 - Google Patents

Abstract

本发明公开了一种多通道同步数据采集自适应训练控制装置及方法，包括自适应补偿模块、同步化模块、自训练反馈控制模块和数据转发模块；自适应补偿模块与同步化模块、自训练反馈控制模块和数据转发模块均连接，同步化模块一端连接自训练反馈控制模块，另一端连接数据转发模块。在对前端采样时钟进行实时检测的同时，能够对采样时钟发生的偏差进行快速响应，为采样时钟提供补偿反馈调节输出，确保采样时钟快速返回可控的频率范围，可以对采样时钟频率的变化做到自适应改变，在不影响使用的过程中快速改变采样环境与数据同步化处理，做到数据采集环境的无缝衔接与切换。

Description

一种多通道同步数据采集自适应训练控制装置及方法

技术领域

本发明属于高速模拟数据采集技术领域，涉及一种多通道同步数据采集自适应训练控制装置及方法。

背景技术

现如今，在数字化需求与发展日新月异的大背景之下，传统雷达与信号处理领域也在不断寻求突破与创新，对于外界模拟信号环境的高精度数据采集与预处理的要求也变得越来越迫切。

雷达在持续使用过程之中，对于前端模拟数据采集所提供的稳定的时钟源，由于外部温度等其他因素的影响，难免在频率、抖动、歪斜等参数上会产生偏差，而这些偏差在累积到后级信号处理运算中不可避免的会产生误差继而影响系统的整体结果；而多路通道间的不同步问题也会影响到后续的重要运算结果。

发明内容

本发明的目的在于克服上述现有技术的缺点，提供一种多通道同步数据采集自适应训练控制装置及方法。

为达到上述目的，本发明采用以下技术方案予以实现：

一种多通道同步数据采集自适应训练控制装置，包括自适应补偿模块、同步化模块、自训练反馈控制模块和数据转发模块；自适应补偿模块与同步化模块(2)、自训练反馈控制模块和数据转发模块均连接，同步化模块一端连接自训练反馈控制模块，另一端连接数据转发模块；自适应补偿模块用于采样时钟的实时检测，并根据检测结果对采样时钟进行补偿，确保采样时钟的稳定提供；同时，输出与采样时钟的相位差恒定的稳定时钟至同步化模块、自训练反馈控制模块和数据转发模块；同步化模块通过多路采集通道采集模拟信号得到多路数字信号，将多路数字信号通过多路传输通道发送至自训练反馈控制模块，并将自训练反馈控制模块输入的多路数字信号输出至数据转发模块；自训练反馈控制模块用于通过稳定时钟对同步化模块每个采集通道和传输通道的建立与保持时间进行实时监控，当采集通道和传输通道的建立与保持时间不满足稳定时钟时序要求时，调整采集通道和传输通道的延时至采集通道和传输通道的建立与保持时间满足稳定时钟时序要求；并对多路数字信号进行校验检测，当检测到第一预设长度的“0”或“1”序列时，多路数字信号为可靠数据并输出至同步化模块；否则，生成错误信号并发送；数据转发模块用于将同步化模块输入的多路数字信号向上位机实时传输。

本发明控制装置进一步的改进在于：

自适应补偿模块包括采样时钟检测单元、高速可编程时钟单元和时钟补偿单元；采样时钟检测单元依次连接高速可编程时钟单元和时钟补偿单元；高速可编程时钟单元与同步化模块、自训练反馈控制模块和数据转发模块均连接；采样时钟检测单元用于检测采样时钟，并将检测结果输出至高速可编程时钟单元；高速可编程时钟单元用于根据检测结果输出稳定时钟至同步化模块、自训练反馈控制模块和数据转发模块；其中：稳定时钟与采样时钟的相位差恒定为预设值；将检测结果输出至时钟补偿单元；时钟补偿单元用于根据检测结果产生用于采样时钟补偿的补偿命令并输出。

同步化模块包括数据采集单元、延时单元、数据缓存单元、同步信号产生单元；数据采集单元和同步信号产生单元均与延时单元连接，数据缓存单元与自训练反馈控制模块和数据转发模块均连接；数据采集单元包括多路采集通道，用于外部模拟信号多路采集通道的采集，得到多路数字信号并通过多路传输通道输入至延时单元；延时单元用于数据采集单元每个采集通道和传输通道的可控延时处理，并将多路数字信号输出至自训练反馈控制模块；数据缓存单元用于缓存自训练反馈控制模块输入的多路数字信号并发送至数据转发模块；同步信号产生单元用于产生同步脉冲，同步脉冲用于数据采集单元每路通道的同步时序处理，使多路采集通道的采样时钟相位差恒定。

自训练反馈控制模块包括核心算法单元与数据校验单元；自训练核心算法单元与数据校验单元相连，核心算法单元和数据校验单元均与同步化模块连接；核心算法单元用于将同步化模块输入的多路数字信号进行串并转换，将并行的多路数字信号送入数据校验单元；并通过稳定时钟对同步化模块每个采集通道和传输通道的建立与保持时间进行实时监控，当采集通道和传输通道的建立与保持时间不满足稳定时钟时序要求时，调整采集通道和传输通道的延时至采集通道和传输通道的建立与保持时间满足稳定时钟时序要求；数据校验单元用于将并行的多路数字信号进行校验检测，并当多路数字信号为可靠数据时，输出至同步化模块；否则，生成错误信号并发送。

本发明另一方面：

一种多路采集通道同步数据采集自适应训练控制方法，包括以下步骤：

步骤1：通过自适应补偿模块进行采样时钟的实时检测，并根据检测结果对采样时钟进行补偿，同时输出与采样时钟的相位差恒定的稳定时钟至同步化模块、自训练反馈控制模块和数据转发模块，为同步化模块、自训练反馈控制模块和数据转发模块提供时钟信号；

步骤2：通过预采样对同步化模块的每个采集通道进行第一预设次数的时延训练，并通过自训练反馈控制模块对每次时延训练的时延值进行调节，得到每路采集通道对应的时延值，然后对每路采集通道进行对应的时延值的延时处理，保证同步化模块的多路采集通道的输入模拟信号的初始相位差为零，通过多路采集通道采集模拟信号得到多路数字信号；

步骤3：将同步化模块的多路传输通道进行第二预设次数的时延训练，包括每路传输通道内的自训练和多路传输通道间的自训练，并通过自训练反馈控制模块对每次时延训练的时延值进行调节，每路传输通道对应的时延值，然后对每路传输通道进行对应的时延值的延时处理，完成多路数字信号的同步，将同步后的多路数字信号进行校验检测，当多路数字信号为可靠数据时，发送至同步化模块缓存；否则，生成错误信号并发送；

步骤4：同步化模块将缓存的多路数字信号通过数据转发模块向上位机实时传输。

本发明控制方法进一步的改进在于：

步骤1的具体方法为：

通过自适应补偿模块进行采样时钟的实时检测，并根据检测结果产生补偿命令对采样时钟进行补偿；同时，将采样时钟进行鉴相处理，使用锁相环中的分频与倍频功能产生与采样时钟的相位差恒定的稳定时钟至同步化模块、自训练反馈控制模块和数据转发模块，为同步化模块、自训练反馈控制模块和数据转发模块提供时钟信号。

通过自训练反馈控制模块对每次时延训练的时延值进行调节的具体方法为：

T1：预设一个初始的时延值；

T2：获取初始的时延值的边沿值，并检测得到当前最大正值和当前最大负值，选取当前最大正值和当前最大负值的中间值作为插值插入初始的时延值，进行采样；

T3：若当前采样结果与上次采样结果相比偏差增大，则取当前插值与上次训练最大负值的中间值作为新的插值；否则，取当前插值与上次训练最大正值的中间值作为新的插值；将插值插入上次预采样的时延值，进行采样；

T4：重复T3至采样结果误差降低至正常范围内，得到最优的插值，将最优的插值插入上次采样的时延值，得到用于进行延时处理的时延值。

步骤3中的每路传输通道内的自训练的具体方法为：

S1：用同步化模块的每路传输通道的位时钟对每路数字信号帧标志进行采样，当采样的数据出现第二预设长度的“0”或“1”序列，判断帧标志信号已经与位时钟对齐；

S2：用对齐的帧标志信号和位时钟联合起来对每路数字信号进行训练；使用同步化模块内部测试模式下的产生的测试样本数据为样本数据，将一路采样数据与样本数据进行比对，并通过自训练反馈控制模块对时延训练的时延值进行调节，直至该路采样数据与样本数据相同，得到该路传输通道的时延值；

S3：重复S2，直至得到所有传输通道分别对应的时延值。

步骤3中的多路传输通道间的自训练的具体方法为：

A1：比较所有传输通道的数据差值，测量每路传输通道间的相位差；

A2：对帧标志和数据线同时进行相同的时延调节，对各自传输通道帧同步标志进行一致对齐化调节，直至所有的帧标志同步，记录每一步的时延调节，形成多路传输通道的帧标志延时路径列表；

A3：按每路传输通道各自的帧标志延时路径列表对数据进行模仿，完成多路传输通道间的自训练。

与现有技术相比，本发明具有以下有益效果：

本发明控制装置，通过自适应补偿模块进行采样时钟的实时检测，并根据检测结果对采样时钟进行补偿，确保采样时钟的稳定提供，能够对采样时钟发生的偏差进行快速响应，为采样时钟提供补偿反馈调节输出，确保采样时钟快速返回可控的频率范围，减小其歪斜与抖动，总体上保证采样时钟的稳定可靠，来提高信号处理精度，避免由于采样时钟的偏差导致信号处理运算中不可避免的产生误差，继而影响系统的整体结果。对于同步化模块的多路采集通道和多路传输通道，可由用户实际需要设置各采集通道和传输通道的延时，用以对各采集通道和传输通道间的数据做到微调，以实现严格的采集通道和传输通道间数据同步与可定制化数据同步。当外部采样环境发生变化时，根据自适应补偿模块的检测结果，通过自训练反馈控制模块对各采集通道和传输通道传输进行实时调整，来实现实时自适应调节控制，保证多路采集通道和传输通道的数据同步，以确保本装置稳定可靠的工作。进而通过数据转发单元将数据打包发送给上位机或其他用户端设备，完成数据采集、同步、转发的全部流程。

本发明控制方法，通过自适应补偿模块对外部采样时钟进行实时检测，同时对采样时钟进行重建与自适应模拟，得到与采样时钟的相位差恒定的稳定时钟传至后级，并对前端采样时钟进行补偿微调，减小其歪斜与抖动，总体上保证采样时钟的稳定可靠，提高信号处理精度。采集数据进入同步化模块，在正常工作之前，同步化模块对前端样本数据进行预采样，同时对采集通道进行多次时延训练，目的是做到各采集通道采样相位差保持恒定。通过对传输通道进行训练，通过自训练反馈控制模块进行时延值调节，进行数据的同步处理，使各路传输通道数据同步化或可控时延产生，通过自训练反馈控制模块进行数据检测，当多路数字信号为可靠数据时缓存在同步化模块内，并通过数据转发模块向上位机实时传输，完成数据的采集控制。

附图说明

图1为本发明的系统框架与数据流向图；

图2为本发明的电气连接图；

图3为本发明的同步化组件的模块构架图

图4为本发明的自训练反馈控制模块的核心训练算法流程图。

其中：1-自适应补偿模块；2-同步化模块；3-自训练反馈控制模块；4-数据转发模块；5-采样时钟检测单元；6-高速可编程时钟单元；7-时钟补偿单元；8-数据采集单元；9-延时单元；10-数据缓存单元；11-同步信号产生单元；12-自训练核心算法单元；13-数据校验单元。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面结合附图对本发明做进一步详细描述：

参见图1-4，本发明一种多通道同步数据采集自适应训练控制装置，包括自适应补偿模块1、同步化模块2、自训练反馈控制模块3和数据转发模块4；自适应补偿模块1与同步化模块2、自训练反馈控制模块3和数据转发模块4均连接，同步化模块2一端连接自训练反馈控制模块3，另一端连接数据转发模块4。

自适应补偿模块1用于采样时钟的实时检测，并根据检测结果对采样时钟进行补偿，确保采样时钟的稳定提供；同时，输出与采样时钟的相位差恒定的稳定时钟至同步化模块2、自训练反馈控制模块3和数据转发模块4。自适应补偿模块1包括采样时钟检测单元5、高速可编程时钟单元6和时钟补偿单元7；采样时钟检测单元5依次连接高速可编程时钟单元6和时钟补偿单元7；高速可编程时钟单元6与同步化模块2、自训练反馈控制模块3和数据转发模块4均连接。

采样时钟检测单元5用于检测采样时钟，并将检测结果输出至高速可编程时钟单元6；高速可编程时钟单元6用于根据检测结果输出稳定时钟至同步化模块2、自训练反馈控制模块3和数据转发模块4；其中：稳定时钟与采样时钟的相位差恒定为预设值；将检测结果输出至时钟补偿单元7；时钟补偿单元7用于根据检测结果产生用于采样时钟补偿的补偿命令并输出。

同步化模块2通过多路采集通道采集模拟信号得到多路数字信号，将多路数字信号通过传多路输通道发送至自训练反馈控制模块3，并将自训练反馈控制模块3输入的多路数字信号输出至数据转发模块4。同步化模块2包括数据采集单元8、延时单元9、数据缓存单元10、同步信号产生单元11；数据采集单元8和同步信号产生单元11均与延时单元9连接，数据缓存单元10与自训练反馈控制模块3和数据转发模块4均连接。

数据采集单元8包括多路采集通道，用于外部模拟信号多路采集通道的采集，得到多路数字信号并通过多路传输通道输入至延时单元9；延时单元9用于数据采集单元8每个采集通道和传输通道的可控延时处理，并将多路数字信号输出至自训练反馈控制模块3；数据缓存单元10用于缓存自训练反馈控制模块3输入的多路数字信号并发送至数据转发模块4；同步信号产生单元11用于产生同步脉冲，同步脉冲用于数据采集单元8每路通道的同步时序处理，使多路采集通道的采样时钟相位差恒定。

自训练反馈控制模块3用于通过稳定时钟对同步化模块2每个采集通道和传输通道的建立与保持时间进行实时监控，当采集通道和传输通道的建立与保持时间不满足稳定时钟时序要求时，调整采集通道和传输通道的延时至采集通道和传输通道的建立与保持时间满足稳定时钟时序要求；并对多路数字信号进行校验检测，当检测到第一预设长度的“0”或“1”序列时，多路数字信号为可靠数据并输出至同步化模块2；否则，生成错误信号并发送至上级控制系统，如上位机；自训练反馈控制模块3包括核心算法单元12与数据校验单元13；自训练核心算法单元12与数据校验单元13相连，核心算法单元12和数据校验单元13均与同步化模块2连接。

核心算法单元12用于将同步化模块2输入的多路数字信号进行串并转换，将并行的多路数字信号送入数据校验单元13；并通过稳定时钟对同步化模块2每个采集通道和传输通道的建立与保持时间进行实时监控，当采集通道和传输通道的建立与保持时间不满足稳定时钟时序要求时，调整采集通道和传输通道的延时至采集通道和传输通道的建立与保持时间满足稳定时钟时序要求；数据校验单元13用于将并行的多路数字信号进行校验检测，并当多路数字信号为可靠数据时，输出至同步化模块2；否则，生成错误信号并发送至上级控制系统，如上位机。

数据转发模块4用于将同步化模块2输入的多路数字信号向上位机实时传输。

本发明还公开了一种多路采集通道同步数据采集自适应训练控制方法，包括以下步骤：

步骤1：通过自适应补偿模块1进行采样时钟的实时检测，并根据检测结果产生补偿命令对采样时钟进行补偿；同时，将采样时钟进行鉴相处理，使用锁相环中的分频与倍频功能产生与采样时钟的相位差恒定的稳定时钟至同步化模块2、自训练反馈控制模块3和数据转发模块4，为同步化模块2、自训练反馈控制模块3和数据转发模块4提供时钟信号。

步骤2：通过预采样对同步化模块2的每个采集通道进行第一预设次数的时延训练，并通过自训练反馈控制模块3对每次时延训练的时延值进行调节，得到每路采集通道对应的时延值，然后对每路采集通道进行对应的时延值的延时处理，保证同步化模块2的多路采集通道的输入模拟信号的初始相位差为零，通过多路采集通道采集模拟信号得到多路数字信号；

步骤3：将同步化模块2的多路传输通道进行第二预设次数的时延训练，包括每路传输通道内的自训练和多路传输通道间的自训练。

每路传输通道内的自训练的具体方法为：

S1：用同步化模块2的每路传输通道的位时钟对每路数字信号帧标志进行采样，当采样的数据出现第二预设长度的“0”或“1”序列时，判断帧标志信号已经与位时钟对齐；

S2：用对齐的帧标志信号和位时钟联合起来对每路数字信号进行训练；使用同步化模块2内部测试模式下的产生的测试样本数据为样本数据，将一路采样数据与样本数据进行比对，并通过自训练反馈控制模块3对时延训练的时延值进行调节，直至该路采样数据与样本数据相同，得到该路传输通道的时延值；

S3：重复S2，直至得到所有传输通道分别对应的时延值。

多路传输通道间的自训练的具体方法为：

A1：比较所有传输通道的数据差值，测量每路传输通道间的相位差；

A2：对帧标志和数据线同时进行相同的时延调节，对各自传输通道帧同步标志进行一致对齐化调节，直至所有的帧标志同步，记录每一步的时延调节，形成多路传输通道的帧标志延时路径列表；

A3：按每路传输通道各自的帧标志延时路径列表对数据进行模仿，完成多路传输通道间的自训练。

并通过自训练反馈控制模块3对每次时延训练的时延值进行调节，每路传输通道对应的时延值，然后对每路传输通道进行对应的时延值的延时处理，完成多路数字信号的同步，将同步后的多路数字信号进行校验检测，当多路数字信号为可靠数据时，发送至同步化模块2缓存；否则，生成错误信号并发送至上级控制系统，如上位机。

步骤4：同步化模块2将缓存的多路数字信号通过数据转发模块4向上位机实时传输。

其中：通过自训练反馈控制模块3对每次时延训练的时延值进行调节的具体方法为：

T1：预设一个初始的时延值；

T2：获取初始的时延值的边沿值，并检测得到当前最大正值和当前最大负值，选取当前最大正值和当前最大负值的中间值作为插值插入初始的时延值，进行采样；

T3：若当前采样结果与上次采样结果相比偏差增大，则取当前插值与上次训练最大负值的中间值作为新的插值；否则，取当前插值与上次训练最大正值的中间值作为新的插值；将插值插入上次预采样的时延值，进行采样；

T4：重复T3至采样结果误差降低至正常范围内，得到最优的插值，将最优的插值插入上次采样的时延值，得到用于进行延时处理的时延值。

下面详细介绍本发明的原理：

本装置的采样时钟检测单元5、时钟补偿单元7，延时单元9、同步信号产生单元11、自训练核心算法单元12与数据校验单元13全部采用XC7K410TFPGA芯片实现。高速可编程时钟单元6采用AD9518时钟芯片与DDS数字频率合成芯片AD9914实现。数据采集单元8采用AD数据采集芯片ADC3442实现。高速数据缓存单元10采用KB4G1646CDDR3存储芯片实现。数据转发模块4使用PCIEx8接口与上位机进行交互，实现发送数据的同时，用户可在上位机与本装置进行通讯控制，数据转发模块4采用XC7K410TFPGA芯片实现。数据采集单元8通过串行LVDS接口与FPGA芯片XC7K410T相连；高速可编程时钟单元6与FPGA芯片XC7K410T通过SPI接口相连，高速数据缓存单元10与FPGA芯片XC7K410T相连；数据转发模块4由FPGA芯片XC7K410T与PCIE金手指相连接。

本发明的设计思路如下：在外部采样时钟进入本装置时，自适应补偿模块1中的采样时钟检测单元5将提供默认的基准时钟对外部采样时钟进行采样，该基准时钟是初始设置与外部采样时钟频率相同，而相位可调节与其相同或固定相位差。用基准时钟采样采样时钟得到的数据进行分析，同时通过控制高速可编程时钟单元的DDS芯片输出来微调基准时钟的频偏与相位，直到用基准时钟采样出的数据为全零，则认为外部采样时钟已经锁定，基准时钟已与外部采样时钟完全同相且频率相同，得到稳定时钟。如果采样结果不为全零，则认为频率存在偏差，系统会自动调节基准时钟的参数直至与采样时钟完全相同为止。此时可检测得到采样时钟的频率与相位等重要信息。

多通道数据采样同步处理涉及到两个非常重要的参数同步，一个是数据采集单元8的每路采集通道采样点初始相位的同步，另一个是数据采集单元8的AD采样芯片数字接口的同步，这两个部分共同确保了采样数据同步。采样点初始相位由于板卡PCB布局、外界温度环境或芯片本身差异而存在微小差异，甚至每一次重新上电也会有微小的差异。在某些雷达与信号处理应用场景下，会要求各通道间的采样初相的相位差保持恒定不变，所以这些差异我们不可以忽略不计。

本发明给出一种方法将每路采集通道之间的初始相位差检测出来，并对此相位差进行通道间的校准与补偿，最终做到通道间保持固定的相位差。利用板上的DDS芯片在上电初期产生标准的正弦样本信号，切换控制各路采样通道对该样本信号进行采样，每路采集通道采样点初相存在差异，将每路采集通道采样数据进行对比，如果存在差异，则对该采集通道即AD采集芯片按前一初始化配置进行微调，直到全部采集通道保持采样恒定相位差为止。

数字接口的同步可以通过FPGA内部高速SERDES资源对各通道串行数据进行同步化处理，在后端还可以使用大容量缓存分时读写来进行保证。在本发明中，使用串行化的高速LVDS接口作为数字化接口，这种接口的好处是节省数字IO资源，尤其是多路AD采样通道并行处理的应用中，使用串行数字接口可以大量的节省接入后端的IO引脚资源，减少大量的并行数据接口在数据传输过程中由于数据布线长度的差异引起的误码率，同时对于板卡整体的功耗也有较好的降低。但使用串行LVDS接口由于布局布线等原因，从AD芯片输出到后端数据串并转换部分的线延时也不能够忽略，进行正式传输之前，需要提前将串行数据、数据帧标志、串行数据位时钟进行时延训练，直至进入后级的数据帧标志，串行数据在位时钟下全部对齐，才认为该传输通道已经训练调节完毕。而在所有AD采样通道全部训练调节完毕之后，各通道接收数据间也会存在延时差，这样就需要做一次全面的同步化处理，这次处理就是数字化同步处理，为了保证所有传输通道进入后级模块的数字信号数据完全对齐。

在某些应用场景下，用户要求对采集和传输通道间数据传输延时做精确控制，这种背景下需要用到后级的反馈控制模块3，在同步化之后，对数据进入的时隙和顺序进行反馈控制，以此来进行可控化传输延时。

最后，满足用户需要的采样数据经过上述几部处理，经由数据转发模块4进行封装后传至上位机或其他终端，完成数据采集、同步、转发的全部流程。

详细设计方案如下：本发明主要分为自适应补偿单元、同步化组件、反馈控制单元与数据转发单元四部分组成。

其中，自适应补偿模块1负责检测前端采样时钟的参数并为外部提供时钟校准与补偿反馈接口，使其确保外部采样时钟的稳定提供。此部分经过处理后的采样数据已经完全被数字化，流经后面的同步化模块2。同步化模块2一部分为模拟前端采样初始相位提供校正和检测等处理，还与后级的反馈控制模块3一起，负责将数字化之后的采样数据流进行数字化同步处理，该部分模块作为模拟同步化与数字同步化的分界，使用完全不同的手段来进行。

首先，自适应补偿模块1中的采样时钟检测单元5对外部采样时钟进行实时监控，同时高速可编程时钟单元6对采样时钟进行重建与自适应模拟，使用高速锁相环模块，将前端采样时钟进行鉴相处理，同时使用锁相环中分频与倍频的功能产生与输入时钟相位一致的稳定时钟。将前端采样时钟无缝传至后级，此处的重建，不仅是重建频率，为了保证系统相参性，对前端采样时钟的相位也必须保证一致。补偿单元对前端采样时钟进行微调，减小其歪斜与抖动，总体上保证时钟的稳定可靠，来提高信号处理精度。

采样数据进入同步化模块2，在正常工作之前的初始化阶段，数据采集单元8和延时单元9对前端样本数据进行预采样，同时对采集通道进行多次时延训练，目的是做到各采集通道采样相位差保持恒定。之后对数字接口进行训练，并用高速缓存单元10对数据进行缓存与同步，使各路通道数字接口数据同步化或可控时延产生。

数据在训练的过程中，后级的反馈控制模块3中的自训练核心算法单元12参与前端的时延训练，数据校验单元13对输出的数据进行实时校验，判断同步化的结果并对数据差异进行分析，数字接口训练包括通道内的自训练与通道间的自训练，算法如下：

在通道内部串行LVDS接口训练过程中，用位时钟对数据帧标志进行采样，对采样值进行分析，本发明中使用的AD数据位宽为14位，则一帧数据用14个位时钟周期传输完毕，而帧标志信号正确的沿翻转时刻必定在14个位时钟周期的中间位置。所以，采样的数据如果持续出现7个连续的“0”或7个连续的“1”，且并无其他值出现，则判断帧标志信号已经与位时钟对齐。

用对齐的帧标志信号和位时钟联合起来对串行数据信号进行训练，此步骤也可以使用AD芯片内部测试模式下的产生的递增数数据(从0到16383)进行快速对齐，但是此种方法对真实信号的相位信息无法检测，也无法做到固定相位差调节，所以我们只能对真实信号进行采样。

使用板上的DDS芯片产生样本信号，该样本数据已提前存入FLASH存储器中，再由FPGA读入存储区作为真实的样本参考数据，切换采样路径让所有的AD采样通道对该样本信号进行统一采样。采样后的数据在FPGA内部使用SERDES串并转换模块转换为并行数据，同时调节SERDES内部的移位时延，进行时延移位的同时对采样数据与样本数据进行比对，经过系列化自适应调节后，直至采样数据与样本数据的相位差维持在一个可控的度数误差范围内(最小误差可做到±3度以内)为止，至此，一路传输通道调节完成，重复上述步骤，直到所有的传输通道调节完毕。

传输通道内调节完成后，在对不同通道采样的过程中，每点的数据进入数据校验单元13，由于各路数据源相同，采样出的数据理论应该完全相同。如果各传输通道之间数据有差异，则比较所有传输通道的数据差值，测量各传输通道间的相位差，并进行第二次训练调节，在此阶段的调节中，我们先对帧标志进行时延移位调节，在各自的位时钟下对各自通道帧同步标志进行一致对齐化调节，在此阶段的每一步时延调节都必须确定的被记录下来，形成一个多传输通道的帧标志延时路径列表，直到所有的帧标志同步之后，此时按每通道各自的帧标志延时路径列表对数据进行模仿，模仿完成后，数据则必然被同步。

至此，全部传输通道的模拟端与数字端的同步化已经全部完成。所有传输通道的采样数据完全同步。如果用户需要对各传输通道输出时延可控，则必须使用高速缓存单元10。高速缓存单元10的目的是提供若干条大容量先进先出(FIFO)形式的数据缓存通道，将采样数据按用户设定的时延分别进行写入与读取，这样，各通道间输出数据的固定时延也得到了保证。

如果在工作过程中，外部采样时钟发生失配，例如采样时钟发生明显的变化，则数据采集单元8将迅速进入挂起状态，该状态下数据转发模块4会快速切断与上位机或用户端的数据传输通道，在此之前已经发送出去的错误数据在数据转发模块4封装时会打上错误标志，提醒用户该段数据已经不可靠，用户可在接收之后丢掉不用。同时，在挂起状态下，如果外部没有及时传递来改变命令，采样时钟会尝试进行自我调节，对采样时钟在可设定的几个频带上进行环扫，如果环扫的过程中时钟重新适配成功，则以新的时钟频率和相位为基准，后端同步化模块2进行统一复位，重新进行前面所述的同步化过程。

同步化模块2中的同步信号产生单元11产生周期性的同步信号给时延单元9，周期为外部采样时钟周期的4倍，用于时延训练中对一个周期采样数据进行对齐计数，用以区分不同周期下相同采样值位置给训练所造成的误判。

自训练核心算法单元12的自训练算法具体为检测与插值两部分。检测为边沿检测，分为最大正值检测和最大负值检测，插值过程即可取最大正值与最大负值的中间进行插值，插值之后，如果训练结果与原先相比偏差增大，则取当前差值与前一个最大负值的中间值作为新的插值，反之则取当前差值与前一个最大正值的中间值作为新的插值，反复迭代此步骤，直到找到最优的插值，将误差降低至正常范围内位置。

本发明为某些严格的采样环境需求提供了一种具有时钟反馈调节接口，允许用户可精确微调的精密采集解决方案，在对前端采样时钟进行实时监控的同时，能够对时钟源发生的偏差进行快速响应，为时钟源提供补偿反馈调节输出，确保时钟源快速返回可控的频率范围。另外，对于某些特殊应用的雷达接收机，在不停机工作中需要定时改变采样时钟频率，在这种应用背景下，使用本发明的控制装置可以对采样时钟频率的变化做到自适应改变，在不影响使用的过程中快速改变采样环境与数据同步化处理，做到数据采集环境的无缝衔接与切换。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (9)

1.一种多通道同步数据采集自适应训练控制装置，其特征在于，包括自适应补偿模块(1)、同步化模块(2)、自训练反馈控制模块(3)和数据转发模块(4)；自适应补偿模块(1)与同步化模块(2)、自训练反馈控制模块(3)和数据转发模块(4)均连接，同步化模块(2)一端连接自训练反馈控制模块(3)，另一端连接数据转发模块(4)；

自适应补偿模块(1)用于采样时钟的实时检测，并根据检测结果对采样时钟进行补偿，确保采样时钟的稳定提供；同时，输出与采样时钟的相位差恒定的稳定时钟至同步化模块(2)、自训练反馈控制模块(3)和数据转发模块(4)；

同步化模块(2)通过多路采集通道采集模拟信号得到多路数字信号，将多路数字信号通过多路传输通道发送至自训练反馈控制模块(3)，并将自训练反馈控制模块(3)输入的多路数字信号输出至数据转发模块(4)；

自训练反馈控制模块(3)用于通过稳定时钟对同步化模块(2)每个采集通道和传输通道的建立与保持时间进行实时监控，当采集通道和传输通道的建立与保持时间不满足稳定时钟时序要求时，调整采集通道和传输通道的延时至采集通道和传输通道的建立与保持时间满足稳定时钟时序要求，用于多路采集通道和多路传输通道的数据同步；并对多路数字信号进行校验检测，当检测到第一预设长度的“0”或“1”序列时，多路数字信号为可靠数据并输出至同步化模块(2)；否则，生成错误信号并发送；

数据转发模块(4)用于将同步化模块(2)输入的多路数字信号向上位机实时传输。

2.根据权利要求1所述的多通道同步数据采集自适应训练控制装置，其特征在于，所述自适应补偿模块(1)包括采样时钟检测单元(5)、高速可编程时钟单元(6)和时钟补偿单元(7)；采样时钟检测单元(5)依次连接高速可编程时钟单元(6)和时钟补偿单元(7)；高速可编程时钟单元(6)与同步化模块(2)、自训练反馈控制模块(3)和数据转发模块(4)均连接；

采样时钟检测单元(5)用于检测采样时钟，并将检测结果输出至高速可编程时钟单元(6)；

高速可编程时钟单元(6)用于根据检测结果输出稳定时钟至同步化模块(2)、自训练反馈控制模块(3)和数据转发模块(4)；其中：稳定时钟与采样时钟的相位差恒定为预设值；将检测结果输出至时钟补偿单元(7)；

时钟补偿单元(7)用于根据检测结果产生用于采样时钟补偿的补偿命令并输出。

3.根据权利要求1所述的多通道同步数据采集自适应训练控制装置，其特征在于，所述同步化模块(2)包括数据采集单元(8)、延时单元(9)、数据缓存单元(10)、同步信号产生单元(11)；数据采集单元(8)和同步信号产生单元(11)均与延时单元(9)连接，数据缓存单元(10)与自训练反馈控制模块(3)和数据转发模块(4)均连接；

数据采集单元(8)包括多路采集通道，用于外部模拟信号多路采集通道的采集，得到多路数字信号并通过多路传输通道输入至延时单元(9)；

延时单元(9)用于数据采集单元(8)每个采集通道和传输通道的可控延时处理，并将多路数字信号输出至自训练反馈控制模块(3)；

数据缓存单元(10)用于缓存自训练反馈控制模块(3)输入的多路数字信号并发送至数据转发模块(4)；

同步信号产生单元(11)用于产生同步脉冲，同步脉冲用于数据采集单元(8)每路通道的同步时序处理，使多路采集通道的采样时钟相位差恒定。

4.根据权利要求1所述的多通道同步数据采集自适应训练控制装置，其特征在于，所述自训练反馈控制模块(3)包括核心算法单元(12)与数据校验单元(13)；自训练核心算法单元(12)与数据校验单元(13)相连，核心算法单元(12)和数据校验单元(13)均与同步化模块(2)连接；

核心算法单元(12)用于将同步化模块(2)输入的多路数字信号进行串并转换，将并行的多路数字信号送入数据校验单元(13)；并通过稳定时钟对同步化模块(2)每个采集通道和传输通道的建立与保持时间进行实时监控，当采集通道和传输通道的建立与保持时间不满足稳定时钟时序要求时，调整采集通道和传输通道的延时至采集通道和传输通道的建立与保持时间满足稳定时钟时序要求；

数据校验单元(13)用于将并行的多路数字信号进行校验检测，并当多路数字信号为可靠数据时，输出至同步化模块(2)；否则，生成错误信号并发送。

5.一种基于权利要求1所述控制装置的多路采集通道同步数据采集自适应训练控制方法，其特征在于，包括以下步骤：

步骤1：通过自适应补偿模块(1)进行采样时钟的实时检测，并根据检测结果对采样时钟进行补偿，同时输出与采样时钟的相位差恒定的稳定时钟至同步化模块(2)、自训练反馈控制模块(3)和数据转发模块(4)，为同步化模块(2)、自训练反馈控制模块(3)和数据转发模块(4)提供时钟信号；

步骤2：通过预采样对同步化模块(2)的每个采集通道进行第一预设次数的时延训练，并通过自训练反馈控制模块(3)对每次时延训练的时延值进行调节，得到每路采集通道对应的时延值，然后对每路采集通道进行对应的时延值的延时处理，保证同步化模块(2)的多路采集通道的输入模拟信号的初始相位差为零，通过多路采集通道采集模拟信号得到多路数字信号；

步骤3：将同步化模块(2)的多路传输通道进行第二预设次数的时延训练，包括每路传输通道内的自训练和多路传输通道间的自训练，并通过自训练反馈控制模块(3)对每次时延训练的时延值进行调节，每路传输通道对应的时延值，然后对每路传输通道进行对应的时延值的延时处理，完成多路数字信号的同步，将同步后的多路数字信号进行校验检测，当多路数字信号为可靠数据时，发送至同步化模块(2)缓存；否则，生成错误信号并发送；

步骤4：同步化模块(2)将缓存的多路数字信号通过数据转发模块(4)向上位机实时传输。

6.根据权利要求5所述的多通道同步数据采集自适应训练控制方法，其特征在于，所述步骤1的具体方法为：

通过自适应补偿模块(1)进行采样时钟的实时检测，并根据检测结果产生补偿命令对采样时钟进行补偿；同时，将采样时钟进行鉴相处理，使用锁相环中的分频与倍频功能产生与采样时钟的相位差恒定的稳定时钟至同步化模块(2)、自训练反馈控制模块(3)和数据转发模块(4)，为同步化模块(2)、自训练反馈控制模块(3)和数据转发模块(4)提供时钟信号。

7.根据权利要求5所述的多通道同步数据采集自适应训练控制方法，其特征在于，所述通过自训练反馈控制模块(3)对每次时延训练的时延值进行调节的具体方法为：

T1：预设一个初始的时延值；

T2：获取初始的时延值的边沿值，并检测得到当前最大正值和当前最大负值，选取当前最大正值和当前最大负值的中间值作为插值插入初始的时延值，进行采样；

T3：若当前采样结果与上次采样结果相比偏差增大，则取当前插值与上次训练最大负值的中间值作为新的插值；否则，取当前插值与上次训练最大正值的中间值作为新的插值；将插值插入上次预采样的时延值，进行采样；

T4：重复T3至采样结果误差降低至正常范围内，得到最优的插值，将最优的插值插入上次采样的时延值，得到用于进行延时处理的时延值。

8.根据权利要求5所述的多通道同步数据采集自适应训练控制方法，其特征在于，所述步骤3中的每路传输通道内的自训练的具体方法为：

S1：用同步化模块(2)的每路传输通道的位时钟对每路数字信号帧标志进行采样，当采样的数据出现第二预设长度的“0”或“1”序列，判断帧标志信号已经与位时钟对齐；

S2：用对齐的帧标志信号和位时钟联合起来对每路数字信号进行训练；使用同步化模块(2)内部测试模式下的产生的测试样本数据为样本数据，将一路采样数据与样本数据进行比对，并通过自训练反馈控制模块(3)对时延训练的时延值进行调节，直至该路采样数据与样本数据相同，得到该路传输通道的时延值；

S3：重复S2，直至得到所有传输通道分别对应的时延值。

9.根据权利要求5所述的多通道同步数据采集自适应训练控制方法，其特征在于，所述步骤3中的多路传输通道间的自训练的具体方法为：

A1：比较所有传输通道的数据差值，测量每路传输通道间的相位差；

A2：对帧标志和数据线同时进行相同的时延调节，对各自传输通道帧同步标志进行一致对齐化调节，直至所有的帧标志同步，记录每一步的时延调节，形成多路传输通道的帧标志延时路径列表；

A3：按每路传输通道各自的帧标志延时路径列表对数据进行模仿，完成多路传输通道间的自训练。

Images