CN106209341A

CN106209341A - 多通道lvds时序对齐探测器图像采集方法

Info

Publication number: CN106209341A
Application number: CN201610601226.6A
Authority: CN
Inventors: 刘玉娇; 刘宗明; 胡益飞; 孙俊; 陈文�
Original assignee: Shanghai Aerospace Control Technology Institute
Current assignee: Shanghai Aerospace Control Technology Institute
Priority date: 2016-07-27
Filing date: 2016-07-27
Publication date: 2016-12-07
Anticipated expiration: 2036-07-27
Also published as: CN106209341B

Abstract

本发明公开了一种多通道LVDS时序对齐探测器图像采集方法，包含以下步骤：根据探测器输出的多通道LVDS信号间的延时间隔，配置每个通道的延时电路的延时参数，实现多通道LVDS信号的初步时序对齐；根据不同的串行化因子，采用预设的串并转换方法，得到每一通道的灰度值，将每个通道采集到的像素值分别采用异步FIFO进行缓存，依据探测器的输出逻辑规律，生产一幅完整图片。检测到探测器主频的调整信号，采用预设的字对齐和位对齐算法，完成像模式实时调整。本发明易于实现，精度高，普适性强，集成度高，自适应能力强。

Description

多通道LVDS时序对齐探测器图像采集方法

技术领域

本发明涉及光电探测技术领域，具体涉及一种多通道LVDS时序对齐探测器图像采集方法。

背景技术

随着空间对地观测技术的不断提升，大面阵、高分辨率的探测器得以广泛应用。为了实现高速成像的性能，这类探测器的输出信号数据吞吐量达10Gbps～15Gbps，采用多通道高速SDR LVDS信号或DDR LVDS信号来实现。

为了保证信号的完整性，降低信号电磁干扰，实现系统的稳定性，多通道高速的LVDS信号各个通道之间一般具有时间间隔。这就要求在信号的接收端采取一定的措施进行处理，使得所有通道数据采集实现同步，保证其正确性。通常的做法是，对先到达到通道通过延时电路进行延时，等待后到达的通道一起传递到下级采集程序当中。高精度的延时电路实现起来非常复杂。

现有技术中，采用FPGA来进行LVDS信号的采集成为设备高度集成化、小型化设计的有效手段，能够有效避免采用传统的电平转换芯片带来的电路板布局分散，电磁干扰突出等问题。以Xilinx的FPGA为例，常采用IOSERDES来处理高速串行信号。但是这些串行/解串硬核只支持特定格式的LVDS信号，如2bit、4bit、6bit、7bit、8bit的SDR(单边沿)信号，或者2bit、4bit、6bit、8bit的DDR(双边沿)信号，对于某些特殊领域探测器输出的特殊信号，如12bit的DDR LVDS信号则没有有效的解决方案，需要用户自行设计。

空间对地监测过程中各种特殊任务需要探测器工作在不同的模式，要求探测器的工作主频能够根据任务指令进行调整，同时在满足相同性能指标的情况下，电子学部分主频越低，功耗也越小。主频调整的过程中，LVDS信号采集的字对齐和位对齐也要相应调整。

发明内容

本发明的目的在于提供一种多通道LVDS时序对齐探测器图像采集方法，能够以稳定的、可控的手段解决具有不同时间间隔的多通道LVDS信号采集，能够普适的解决各种不同串行化因子的串并转换，能够自适应的根据采样主频的变化调整探测器图像采集的各项参数，易于实现，精度高，普适性强，集成度高，自适应能力强。为了达到上述目的，本发明通过以下技术方案实现：一种多通道LVDS时序对齐探测器图像采集方法，其特点是，所述的探测器包含不同延时间隔的多通道LVDS信号，不同通道LVDS信号间的延时间隔由对应通道的延时电路进行时序对齐，所述的延时电路由FPGA实现，所述的延时电路包含n个级联串接的延时模块，每一延时模块包含m个串接的延时单元，该图像采集方法包含以下步骤：

S1、根据探测器输出的多通道LVDS信号间的延时间隔，配置每个通道的延时电路的延时参数，实现多通道LVDS信号的初步时序对齐；

S2、根据不同的串行化因子，采用预设的串并转换方法，得到每一通道的灰度值，将每个通道采集到的像素值分别采用异步FIFO进行缓存，依据探测器的输出逻辑规律，生产一幅完整图片。

所述的多通道LVDS时序对齐探测器图像采集方法还包含步骤S3；所述的步骤S3包含：

S3、检测到探测器主频的调整信号，采用预设的字对齐和位对齐算法，完成像模式实时调整。

所述的步骤S1中配置延时电路的延时参数的计算公式为：

t_{k} = \{\begin{matrix} 0, & {ΔT}_{k} \leq Δ t \\ m \cdot Δ t, & Δ t < {ΔT}_{k} \leq m_{m a x} \cdot Δ t \\ n \cdot m_{m a x} \cdot Δ t + m \cdot Δ t, & {ΔT}_{k} > m_{m a x} \cdot Δ t \end{matrix}

式中，t_k表示实际延时时间，n表示级联串接的延时模块的个数，取值范围为0,1,2,…,n_max，Δt表示一个延时单元可设置的延迟时间，m表示一个延时模块可以设置的延时级数，即延时模块中包含延时单元的个数，取值范围为0,1,2,…,m_max，ΔT_k表示LVDS信号间的延时间隔，取值范围为k＝1,2,…；当Δt<ΔT_k≤m_max·Δt时，m＝[ΔT_k/Δt]，[]表示取整运算；当ΔT_k>m_max·Δt时n＝[ΔT_k/(m_max·Δt)]，m＝[(ΔT_k-n·m_max·Δt)/Δt]，[]表示取整运算。

所述的预设的串并转换方法为：

设LVDS串行信号的频率为f_pixel，位数为i，i为大于等于2的正整数，串并转换的训练数字为trainning data，串并转换的采样频率为f_sample，则采样频率f_sample表示为：

在探测器的训练模式下，以采样频率f_sample对频率为f_pixel的数据进行采样，根据标志位判断采样结果，如果为trainning data，则结束训练模式，进入数据采集模式；否则延时T_{sample_delay}个时钟后重新采样，直到串并转换的结果为trainning data，其中，j＝1,2,…,i。

所述的预设的字对齐和位对齐算法为：

A、若所有通道的延时间隔ΔT_k(k＝1,2,…)均小于像素bit周期T_pixel，则由各通道的延时电路完成对LVDS信号的位对齐；

B、若一部分通道的延时间隔ΔT_k(k＝1,2,…)小于像素bit周期T_pixel，另一部分通道的延时间隔ΔT_k(k＝1,2,…)大于像素bit周期T_pixel，则对每一个通道配置相同路径的延时电路，将所有通道的延时间隔ΔT_k(k＝1,2,…)调整到一个像素bit周期T_pixel内，通过FPGA内部的锁相环或数字时钟管理器对采样时钟进行相位调整；

C、若所有通道的延时时间间隔ΔT_k(k＝1,2,…)均大于延时模块所能达到的最大延迟时间T_max，则由各通道的延时电路完成最大延时范围之内的部分，最大延时范围之外的部分由D出发器完成。

所述的FPGA内部的锁相环或数字时钟管理器对采样时钟进行相位调整的延时相位的计算方法为：

式中，表示延时相位，i为LVDS串行信号的位数，z为小于i的正整数。

所述的步骤C之后还包含在完成多通道LVDS信号的字对齐后，当探测器的主频不断调整时，采样时钟的边沿相对于每个通道信号的边沿的相位差会不断发生变化，通过调整采样时钟的相位，使得采样时刻避开信号的建立时间，发生在保持时间段内。

所述的延时模块所能达到的最大延迟时间得计算公式为：

T_max＝m·Δt

式中，T_max表示每个延时模块所能达到的最大延迟时间，Δt表示一个延时单元可设置的延迟时间，m表示一个延时模块可以设置的延时级数，即延时模块中包含延时单元的个数，取值范围为0,1,2,…,m_max。

本发明一种多通道LVDS时序对齐探测器图像采集方法与现有技术相比具有以下优点：本发明通过优化信号引脚分配控制参考时钟精度，采用可靠的延时模块控制延时精度，通过布局布线约束延时模块级联的方式拓展延时范围，是一种高精度高可靠性的高速信号延时法方，易于集成实现；本发明的串并转换方法，普适位宽的串行信号向并行信号转换，自行匹配锁定，可以弥补现有FPGA器件内部固定位宽的串并转换器的不足；本发明的串并转换字对齐和位对齐的方法，能够有效的解决不同采样频率下，探测器输出串行LVDS信号字对齐和位对齐的调整方法，具有普适性和通用性，可灵活根据外部指令调节探测器工作模式，拓展了基于CMOS探测器的应用范围。

附图说明

图1为延时模块内部延时链抽头示意图；

图2为延时电路中延时模块的级联方框图；

图3为本发明一种多通道LVDS时序对齐探测器图像采集方法的流程图；

图4为低主频时多通道非对齐LVDS探测器输出信号及对齐后的信号；

图5是高主频时多通道非对齐LVDS探测器输出信号及对齐后的信号。

具体实施方式

以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。

如图1及图2所示，探测器包含所述的探测器包含不同延时间隔的多通道LVDS信号，不同通道LVDS信号间的延时间隔由对应通道的延时电路进行时序对齐，所述的延时电路由FPGA实现，所述的延时电路包含n个级联串接的延时模块100，每一延时模块包含m个串接的延时单元200，。当多个延时模块级联时，必须对所使用的逻辑资源进行固定位置约束，使得延时模块的串行化连接。基于Xilinx Kinex7系列的FPGA实现上述延时电路的性能为Δt＝78ps，m_max＝31，n_max＝50，延时范围为：0～125000ps。

如图3所示，一种多通道LVDS时序对齐探测器图像采集方法，基于FPGA实现具有延时间隔的多通道LVDS时序对齐，串并转化，字对齐和位对齐调整，图像生成等一系列逻辑，该图像采集方法包含以下步骤：

S1、根据探测器输出的多通道LVDS信号间的延时间隔，配置每个通道的延时电路的延时参数，实现多通道LVDS信号的初步时序对齐。

配置延时电路的延时参数的计算公式为：

t_{k} = \{\begin{matrix} 0, & {ΔT}_{k} \leq Δ t \\ m \cdot Δ t, & Δ t < {ΔT}_{k} \leq m_{m a x} \cdot Δ t \\ n \cdot m_{m a x} \cdot Δ t + m \cdot Δ t, & {ΔT}_{k} > m_{m a x} \cdot Δ t \end{matrix}

式中，t_k表示实际延时时间，n表示级联串接的延时模块的个数，取值范围为0,1,2,…,n_max，Δt表示一个延时单元可设置的延迟时间，m表示一个延时模块可以设置的延时级数，即延时模块中包含延时单元的个数，取值范围为0,1,2,…,m_max，ΔT_k表示LVDS信号间的延时间隔，取值范围为k＝1,2,…；当ΔT_k≤Δt时，认为两个通道信号间的延时间隔为ps级，不需要延时；当Δt<ΔT_k≤m_max·Δt时，m＝[ΔT_k/Δt]，[]表示取整运算，设置延时模块中的延时级数m；当ΔT_k>m_max·Δt时n＝[ΔT_k/(m_max·Δt)]，m＝[(ΔT_k-n·m_max·Δt)/Δt]，[]表示取整运算，通过布局布线约束级联n个延时模块，小数部分由m补充。

S2、根据不同的串行化因子S，采用预设的串并转换方法，得到每一通道的灰度值G_i(i＝1,2,…)，将每个通道采集到的像素值分别采用异步FIFO进行缓存，依据探测器的输出逻辑规律F，生产一幅完整图片，构成通用的帧有效、行有效、数据有效和图像数据的cameralink接口信号。

预设的串并转换方法为：

不限制串行化因子的大小，无论对于SDR形式的LVDS信号还是DDR形式的LVDS信号均适用。

将每个通道采集到的像素值分别采用异步FIFO进行缓存，对于k通道的并行数据来说，FIFO写时钟与采样时钟同步，读时钟为采样时钟的k倍。如果读时钟大于500MHz，考虑一次读出多个像素值，降低读时钟频率。

根据不同任务对探测器主频的要求，当探测器工作主频发生变化时，输出的LVDS图像数据信号频率也会随之发生变化，每个通道间延时间隔不变，导致部分通道的延时时间大于像素周期时，如图4所示。

预设的字对齐和位对齐算法为：

A、若所有通道的延时间隔ΔT_k(k＝1,2,…)均小于像素bit周期T_pixel，则由各通道的延时电路完成对LVDS信号的位对齐。

B、若一部分通道的延时间隔ΔT_k(k＝1,2,…)小于像素bit周期T_pixel，另一部分通道的延时间隔ΔT_k(k＝1,2,…)大于像素bit周期T_pixel，则对每一个通道配置相同路径的延时电路，即所有延时模块使用的基本延时单元个数相同，从而保证除了信号自身的时间间隔外，不引入额外的时间误差，通过布局布线确定每个延时模块位置，顺序串行排列，具体的延时时间由所设置的延时电路参数决定，将所有通道的延时间隔ΔT_k(k＝1,2,…)调整到一个像素bit周期T_pixel内，通过FPGA内部的锁相环或数字时钟管理器对采样时钟进行相位调整。

延时相位的计算方法为：

式中，表示延时相位，i为LVDS串行信号的位数，z为小于i的正整数，对于图4来说，i＝12,z＝1。

所述的延时模块所能达到的最大延迟时间得计算公式为：

T_max＝m·Δt

D、在完成多通道LVDS信号的字对齐后，当探测器的主频不断调整时，采样时钟的边沿相对于每个通道信号的边沿的相位差会不断发生变化，通过调整采样时钟的相位，使得采样时刻避开信号的建立时间，发生在保持时间段内。如图3所示，ΔT_k≤T_pixel/2，不需要调整采样时钟的周期，在f_pixel的下降沿即可得到稳定的串行数据。如图4所示，T_pixel≤ΔT₄≤2·T_pixel，需要调整采样时钟的相位，进行字对齐，在f_pixel的上升沿即可得到稳定的串行数据。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims

1.一种多通道LVDS时序对齐探测器图像采集方法，其特征在于，所述的探测器包含不同延时间隔的多通道LVDS信号，不同通道LVDS信号间的延时间隔由对应通道的延时电路进行时序对齐，所述的延时电路由FPGA实现，所述的延时电路包含n个级联串接的延时模块，每一延时模块包含m个串接的延时单元，该图像采集方法包含以下步骤：

2.如权利要求1所述的多通道LVDS时序对齐探测器图像采集方法，进一步包含步骤S3；所述的步骤S3包含：

3.如权利要求1所述的多通道LVDS时序对齐探测器图像采集方法，其特征在于，所述的步骤S1中配置延时电路的延时参数的计算公式为：

t_{k} = \{\begin{matrix} 0, & {ΔT}_{k} \leq Δ t \\ m \cdot Δ t, & Δ t < {ΔT}_{k} \leq m_{m a x} \cdot Δ t \\ n \cdot m_{m a x} \cdot Δ t + m \cdot Δ t, & {ΔT}_{k} > m_{m a x} \cdot Δ t \end{matrix}

4.如权利要求1所述的多通道LVDS时序对齐探测器图像采集方法，其特征在于，所述的预设的串并转换方法为：

在探测器的训练模式下，以采样频率f_sample对频率为f_pixel的数据进行采样，根据标志位判断采样结果，如果为trainning data，则结束训练模式，进入数据采集模式；否则延时T_{sample_delay}个时钟后重新采样，直到串并转换的结果为trainning data，其中，

5.如权利要求2所述的多通道LVDS时序对齐探测器图像采集方法，其特征在于，所述的预设的字对齐和位对齐算法为：

6.如权利要求5所述的多通道LVDS时序对齐探测器图像采集方法，其特征在于，所述的FPGA内部的锁相环或数字时钟管理器对采样时钟进行相位调整的延时相位的计算方法为：

7.如权利要求5所述的多通道LVDS时序对齐探测器图像采集方法，其特征在于，所述的步骤C之后还包含在完成多通道LVDS信号的字对齐后，当探测器的主频不断调整时，采样时钟的边沿相对于每个通道信号的边沿的相位差会不断发生变化，通过调整采样时钟的相位，使得采样时刻避开信号的建立时间，发生在保持时间段内。

8.如权利要求5所述的多通道LVDS时序对齐探测器图像采集方法，其特征在于，所述的延时模块所能达到的最大延迟时间得计算公式为：

T_max＝m·Δt