CN202551056U - 一种在lvds接口通信中数据自动同步的装置 - Google Patents
一种在lvds接口通信中数据自动同步的装置 Download PDFInfo
- Publication number
- CN202551056U CN202551056U CN2012200164760U CN201220016476U CN202551056U CN 202551056 U CN202551056 U CN 202551056U CN 2012200164760 U CN2012200164760 U CN 2012200164760U CN 201220016476 U CN201220016476 U CN 201220016476U CN 202551056 U CN202551056 U CN 202551056U
- Authority
- CN
- China
- Prior art keywords
- data
- receiver
- lvds
- synchronizing apparatus
- interface communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种在LVDS接口通信中数据自动同步的装置,包括:与FPGA逻辑控制连接的主接收器和从接收器,所述FPGA逻辑控制还包括用于调整数据动态延时的IODELAY和用于校准数据边界的ISERDES;所述主接收器和从接收器均有各自的LVDS数据线。本实用新型具有上电自检测,免去人为调试,节约时间以及检测多个字节,准确调整边界位置,避免伪边界现象的优点。
Description
技术领域
本实用新型涉及一种接口通信中数据自动同步的装置,具体涉及一种在LVDS接口通信中数据自动同步的装置。
背景技术
设备与设备之间通信通常使用以下几种接口:RS232,RS485,IIC 和 并行接口等。而以上几种接口都由于其速度比较慢,不适用在高速数据传输中。LVDS即低压差分信号传输,是一种满足当今高薪能数据传输应用的新型技术。使用LVDS技术的产品数据速率可以从几百Mbps到2Gbps。
Xilinx公司FPGA的IOB模块支持LVDS接口,使用其提供的IODELAY模块、ISERDES模块和OSERDES模块可以很方便的开发拥有LVDS接口的设备。但由于其串行数据是连续不间断的发送,故在接收方需要调整DELAY延时时间,以找到数据的边界位置,否则数据就会错位。一般操作方法是添入一个固定的延时时间值,然后发送数据,看结果对不对,如果不对则改变延时时间。这样的做法会耗费大量的调试时间,效率差。
发明内容
本实用新型的目的在于提供了一种在LVDS接口通信中数据自动同步的装置,其能自动校准数据边界,高效使用本方法,节约了手动逐个调试的时间。
本实用新型的技术解决方案为:一种在LVDS接口通信中数据自动同步的装置,其特殊之处在于:包括与FPGA逻辑控制连接的主接收器和从接收器,所述FPGA逻辑控制还包括用于调整数据动态延时的IODELAY和用于校准数据边界的ISERDES;所述主接收器和从接收器均有各自的LVDS数据线。
一种在LVDS接口通信中数据自动同步的方法,其特殊之处在于,该方法包括:
1】使用IODELAY里的Inc信号,用于调整数据动态延时;
2】使用ISERDES里的Bitslip信号,用于校准数据边界;
3】使用同步关键字加同步帧的组合,判断同步LVDS数据。
上述在LVDS接口通信中数据自动同步的方法,其特殊之处在于,该方法具体包括:
1]上电后,由从接收器延时一段时间后将同步信号置为有效,告诉主接收器开始进行数据同步操作,主接收器检测到从接收器的同步信号有效后,将自己的同步信号置为有效;(注:由于从接收器的接收时钟是由主接收器给出了的,所有由从接收器发起信号同步)
2]双方各自检测到对方的同步信号有效后,各自在自己的LVDS数据线上将一组同步数据循环发出;
3]从接收器将接收的数据与同步关键字相比较,如果相等则进行第5]步骤,否则进行第4]步骤。主接收器亦相同;
4]如果进入第4步骤是8的倍数(这里假设一对LVDS线路转换成8bit并行数据)则产生一个INC脉冲,否则产生一个BITSLIP脉冲;并延时几个时钟周期回到步骤3];
5]连续检测8个数据是否都是同步关键字,如果都是,则进行步骤6],否则进行步骤4];
6]检测一个数据,判断其是否是同步包头,如果是,则进行步骤7];如果不是,且没有超时,则继续检测;如果超时则进行步骤4];
7]连续检测紧跟的数据是否都符合同步帧结构里的数据,如果全部正确,则将同步信号置为无效,进行步骤8];如果有一个不正确则进入步骤4]。
8]等待对方的同步信号无效后,停止发送同步数据,将正常数据接入,完成LVDS同步操作。
本实用新型的优势为:
1、上电自检测,免去人为调试,节约时间;
2、检测多个字节,准确调整边界位置,避免伪边界现象。
附图说明
图1为本实用新型实现设备结构连接示意图;
图2为本实用新型操作步骤示意图;
图3为本实用新型操作步骤示意图;
图4为本实用新型同步的数据格式。
具体实施方式
在结构上,LVDS接收器采用两个IODELAY和两个ISERDES,参见图1,由MASTER和SLAVE分别控制高4位和低4位的数据拼接。用Biltslip调整数据的边界,用Inc调整数据的延时。
具体操作步骤,参见图2,图3:
1、上电后,由从接收器延时一段时间后将同步信号置为有效,告诉主接收器开始进行数据同步操作,主接收器检测到从接收器的同步信号有效后,将自己的同步信号置为有效;(注:由于从接收器的接收时钟是由主接收器给出了的,所有由从接收器发起信号同步)
2、双方各自检测到对方的同步信号有效后,各自在自己的LVDS数据线上将一组同步数据循环发出,数据格式参见图4;
3、从接收器将接收的数据与同步关键字相比较,如果相等则进行第5步骤,否则进行第4步骤。主接收器亦相同;
4、如果进入第4步骤是8的倍数(这里假设一对LVDS线路转换成8bit并行数据)则产生一个INC脉冲,否则产生一个BITSLIP脉冲。并延时几个时钟周期回到步骤3;
5、连续检测8个数据是否都是同步关键字,如果都是,则进行步骤6,否则进行步骤4;
6、检测一个数据,判断其是否是同步包头,如果是,则进行步骤7;如果不是,且没有超时,则继续检测;如果超时则进行步骤4;
7、连续检测紧跟的数据是否都符合同步帧结构里的数据,如果全部正确,则将同步信号置为无效,进行步骤8;如果有一个不正确则进入步骤4。
8、等待对方的同步信号无效后,停止发送同步数据,将正常数据接入,完成LVDS同步操作。
Claims (1)
1.一种在LVDS接口通信中数据自动同步的装置,其特征在于:包括与FPGA逻辑控制连接的主接收器和从接收器,所述FPGA逻辑控制还包括用于调整数据动态延时的IODELAY和用于校准数据边界的ISERDES;所述主接收器和从接收器均有各自的LVDS数据线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012200164760U CN202551056U (zh) | 2012-01-16 | 2012-01-16 | 一种在lvds接口通信中数据自动同步的装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012200164760U CN202551056U (zh) | 2012-01-16 | 2012-01-16 | 一种在lvds接口通信中数据自动同步的装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202551056U true CN202551056U (zh) | 2012-11-21 |
Family
ID=47171616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012200164760U Expired - Fee Related CN202551056U (zh) | 2012-01-16 | 2012-01-16 | 一种在lvds接口通信中数据自动同步的装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202551056U (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106209341A (zh) * | 2016-07-27 | 2016-12-07 | 上海航天控制技术研究所 | 多通道lvds时序对齐探测器图像采集方法 |
CN107005661A (zh) * | 2015-11-03 | 2017-08-01 | 深圳市大疆创新科技有限公司 | 图像信号补偿电路、补偿方法、相机模组及无人飞行器 |
CN109358819A (zh) * | 2018-11-28 | 2019-02-19 | 四川九洲电器集团有限责任公司 | 一种基于Iodelay固件的AD采样自校准系统和方法 |
CN111031195A (zh) * | 2019-12-24 | 2020-04-17 | 成都国翼电子技术有限公司 | 基于fpga的lvds视频接口动态调整方法 |
CN111262923A (zh) * | 2020-01-14 | 2020-06-09 | 深圳壹账通智能科技有限公司 | 数据同步方法、装置、计算机设备及存储介质 |
-
2012
- 2012-01-16 CN CN2012200164760U patent/CN202551056U/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107005661A (zh) * | 2015-11-03 | 2017-08-01 | 深圳市大疆创新科技有限公司 | 图像信号补偿电路、补偿方法、相机模组及无人飞行器 |
CN107005661B (zh) * | 2015-11-03 | 2019-07-02 | 深圳市大疆创新科技有限公司 | 图像信号补偿电路、补偿方法、相机模组及无人飞行器 |
CN106209341A (zh) * | 2016-07-27 | 2016-12-07 | 上海航天控制技术研究所 | 多通道lvds时序对齐探测器图像采集方法 |
CN106209341B (zh) * | 2016-07-27 | 2019-02-12 | 上海航天控制技术研究所 | 多通道lvds时序对齐探测器图像采集方法 |
CN109358819A (zh) * | 2018-11-28 | 2019-02-19 | 四川九洲电器集团有限责任公司 | 一种基于Iodelay固件的AD采样自校准系统和方法 |
CN109358819B (zh) * | 2018-11-28 | 2024-02-20 | 四川九洲电器集团有限责任公司 | 一种基于Iodelay固件的AD采样自校准系统和方法 |
CN111031195A (zh) * | 2019-12-24 | 2020-04-17 | 成都国翼电子技术有限公司 | 基于fpga的lvds视频接口动态调整方法 |
CN111262923A (zh) * | 2020-01-14 | 2020-06-09 | 深圳壹账通智能科技有限公司 | 数据同步方法、装置、计算机设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN202551056U (zh) | 一种在lvds接口通信中数据自动同步的装置 | |
MX2015014762A (es) | Un metodo y sistema para sincronizar con vecino en un grupo de agregacion de enlace de interconexion de red resiliente distribuida (drni). | |
AU2014308403B2 (en) | Method, device, and system for joining neighbor awareness network device cluster | |
EP2209241A3 (en) | System and method for a cross channel data link (CCDL) | |
CN104575345A (zh) | Oled模组测试系统和测试方法 | |
CN105101361A (zh) | 节点装置及其通信方法 | |
CN204989799U (zh) | 一种智能变电站同步时钟装置 | |
CN103227758B (zh) | 一种光纤以太网交换机及控制方法 | |
CN106301996A (zh) | 一种ptp报文自动测试的方法及装置 | |
CN104597878A (zh) | 工业控制系统的控制器时间同步方法 | |
CN105335325A (zh) | 芯片及具有芯片的传输装置及其控制方法 | |
EP2717154A3 (en) | Image forming apparatus and method of reducing power consumption of communication module | |
CN203151515U (zh) | 智能多时钟源时间同步装置 | |
CN204013546U (zh) | 具有双主单元的光纤分布系统 | |
CN103645658B (zh) | 一种多片信号转换器的相位同步方法、装置及fpga控制器 | |
EP2533400A3 (en) | Inverter, inverter communication system, communication method thereof | |
CN102830789A (zh) | 拼接显示系统的低功耗待机方法 | |
CN102780472A (zh) | 利用fpga实现矢量网络分析仪全新同步脉冲测量的方法 | |
CN106856624B (zh) | Wifi设备及其时间同步方法 | |
CN104318687A (zh) | 一种智能火灾逃生指示灯 | |
CN205195718U (zh) | 基于fpga的嵌入式网络同步系统 | |
CN103888238A (zh) | 一种基于网络补偿的多sv链路数据同步方法与装置 | |
CN204375389U (zh) | Oled模组测试系统 | |
CN106408914A (zh) | 用于勘探仪的无线时间同步系统及其实现同步的方法 | |
CN105374182A (zh) | 微功耗传感器的控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121121 Termination date: 20130116 |
|
CF01 | Termination of patent right due to non-payment of annual fee |