CN117076372B - 通信信号接收接口电路和通信方法 - Google Patents
通信信号接收接口电路和通信方法 Download PDFInfo
- Publication number
- CN117076372B CN117076372B CN202311316355.7A CN202311316355A CN117076372B CN 117076372 B CN117076372 B CN 117076372B CN 202311316355 A CN202311316355 A CN 202311316355A CN 117076372 B CN117076372 B CN 117076372B
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- sampling
- communication
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006854 communication Effects 0.000 title claims abstract description 346
- 238000004891 communication Methods 0.000 title claims abstract description 331
- 238000000034 method Methods 0.000 title claims abstract description 113
- 238000005070 sampling Methods 0.000 claims abstract description 424
- 238000012545 processing Methods 0.000 claims abstract description 74
- 238000012549 training Methods 0.000 claims abstract description 72
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 18
- 238000010586 diagram Methods 0.000 description 18
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 17
- 230000007704 transition Effects 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明实施例公开了一种通信信号接收接口电路和通信方法,通过接收处理处理模块对多路第二通信信号与第一时钟信号进行时钟域同步,并在信号链路训练过程内,根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号的比对结果,确定采样模块对应的目标采样相位点;并根据目标采样相位点的相位参量向第一时钟模块发送相位调整信号;第一时钟模块在信号链路训练过程,根据相位调整信号调整采样模块对应的第二时钟信号至与目标采样相位点对应的时钟相位。其中目标采样相位点满足比对结果正确,可以保证正确地采集信号。
Description
技术领域
本发明实施例涉及集成电路技术领域,尤其涉及一种通信信号接收接口电路和通信方法。
背景技术
随着现代数字通信技术的飞速发展,速率在5Gbit/s以上的互联技术正得到越来越广泛的应用,如通信系统高速背板、通信系统背板间互联、局域网、通信设备间甚短距离光互联(VSR)、SATA高速传输标准、Express PCI2.0以及USB3.0协议等。这些互联方式往往需要高速、廉价以及可以稳定地采集信号的集成电路支持,以达到较高的性能价格比。
现有高速数据接收电路中,系统结构复杂,比如Serdes,PCIe等,都需要专用的IO资源才能实现,这样的通信方法限制了使用范围和芯片的选型范围。而现有并行总线通信,虽然数据位很宽,且只占用较多的普通IO管脚,但是不能保证总线数据在接收端同一时刻采样到同一周期数据,所以限制了通信速率的提升。这与现代数字通信的高速、廉价的要求不相符。并且,信号在芯片之间进行通信时,多路信号经过不同路径传输后到达接收端口会出现不同的延时,当多路信号传输延时不一致时,又受信号衰减和采样建立时间等因素的影响,总线数据采样窗口会变得越来越小,从而导致正确稳定地采集多路信号的难度越来越大。
因此,在高速通信领域,如何正确地采集信号成为亟待解决的问题。
发明内容
本发明提供一种通信信号接收接口电路和通信方法,以实现高通信速率的同时又能够正确地采集信号。
第一方面,本发明实施例提供了一种通信信号接收接口电路,通信信号接收接口电路包括:第一时钟模块、接收数据处理模块和采样模块;
第一时钟模块分别与采样模块、接收数据处理模块连接,第一时钟模块用于向接收数据处理模块提供第一时钟信号,以及向采样模块提供对应的第二时钟信号;
采样模块与接收数据处理模块连接,采样模块根据第二时钟信号对发送端发送的第一通信信号进行采样得到第二通信信号后,将第二通信信号传输至接收数据处理模块;其中,在信号链路训练过程,第一通信信号包括预设特征信号;
接收数据处理模块用于将第二通信信号调整至与第一时钟信号同时钟域的第三通信信号,并在信号链路训练过程,根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号的比对结果,确定采样模块对应的目标采样相位点;并根据目标采样相位点的相位参量向第一时钟模块发送相位调整信号;其中,m≥6时,目标采样相位点满足条件一:目标采样相位点对应的比对结果正确,且目标采样相位点的至少前一个相位点和至少后一个相位点对应的比对结果正确; m为[2,4]时,目标采样相位点满足条件二:为比对结果正确的相位点;m为5时,目标采样相位点满足条件一或者条件二;
第一时钟模块还用于在信号链路训练过程,根据相位调整信号调整采样模块对应的第二时钟信号至与目标采样相位点对应的时钟相位。
第二方面,本发明实施例还提供了一种通信方法,应用于接收端,通信方法包括:
接收发送端发送的第一通信信号,并根据第一通信信号采样得到第二通信信号,其中,第一通信信号包括预设特征信号;
将第二通信信号调整至与第一时钟信号同时钟域的第三通信信号;
在信号链路训练过程,根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号的比对结果,确定目标采样相位点;其中,m≥6时,目标采样相位点满足条件一:目标采样相位点对应的比对结果正确,且目标采样相位点的至少前一个相位点和至少后一个相位点对应的比对结果正确; m为[2,4]时,目标采样相位点满足条件二:为比对结果正确的相位点;m为5时,目标采样相位点满足条件一或者条件二;
根据目标采样相位点的相位参量得到相位调整信号,并基于相位调整信号调整第二时钟信号至与目标采样相位点对应的时钟相位;
根据第二时钟信号对第一通信信号采样。
第三方面,本发明实施例还提供了又一种通信方法,应用于发送端,通信方法包括:
在信号链路训练过程,向通信信号接收接口电路发送包括预设特征信号的第一通信信号。
本实施例的通信信号接收接口电路和通信方法,通过接收处理处理模块对多路第二通信信号与第一时钟信号进行时钟域同步,并在信号链路训练过程内,根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号的比对结果,确定采样模块对应的目标采样相位点;并根据目标采样相位点的相位参量向第一时钟模块发送相位调整信号;第一时钟模块在信号链路训练过程,根据相位调整信号调整采样模块对应的第二时钟信号至与目标采样相位点对应的时钟相位。其中目标采样相位点满足条件一:目标采样相位点对应的比对结果正确,以及目标采样相位点的至少前一个相位点和至少后一个相位点对应的比对结果是正确的,m为[2,4]时,目标采样相位点满足条件二:为比对结果正确的相位点;m为5时,目标采样相位点满足条件一或者条件二。本发明实施例技术方案,可以使得将第二时钟信号调整至目标采样相位点对应的时钟相位后,在后续通信时对第一通信信号的采样是正确的,保证通信的正确性、有效性。另外,本实施例的通信信号接收接口电路,可以同时对多路数据信号进行采样,保证高速率通信。
附图说明
图1是本发明实施例提供的一种通信信号接收接口电路的结构示意图;
图2是本发明实施例提供的另一种通信信号接收接口电路的结构示意图;
图3是本发明实施例提供的采集模块和接收数据处理模块的连接结构示意图;
图4是采样正常波形的示意图;
图5是采样异常波形的示意图;
图6是对多路第三通信信号、片选信号未对齐时的示意图;
图7是对多路第三通信信号、片选信号对齐后的示意图;
图8是本发明实施例提供的一种通信方法的流程图;
图9是本发明实施例提供的另一种通信方法的流程图;
图10是本发明实施例提供的另一种通信信号接收接口电路的结构示意图;
图11是本发明实施例提供的另一种通信方法的流程图;
图12是本发明实施例提供的信号链路训练过程的流程图;
图13是本发明实施例提供的一种芯片的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种通信信号接收接口电路的结构示意图,该通信数据接口电路可以应用于接收端。参考图1,该通信信号接收接口电路100包括:第一时钟模块110、接收数据处理模块120和采样模块130;
第一时钟模块110分别与采样模块130、接收数据处理模块120连接,第一时钟模块110用于向接收数据处理模块120提供第一时钟信号CLK1,以及向采样模块130提供对应的第二时钟信号(图1中CS-CLK、D1-CLK……D(n-1)-CLK);
采样模块130与接收数据处理模块120连接,采样模块130根据第二时钟信号对发送端发送的第一通信信号进行采样得到第二通信信号后,将第二通信信号传输至接收数据处理模块120;其中,在信号链路训练过程,第一通信信号包括预设特征信号;
接收数据处理模块120用于将第二通信信号调整至与第一时钟信号CLK1同时钟域的第三通信信号,并在信号链路训练过程,根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号的比对结果,确定采样模块130对应的目标采样相位点;并根据目标采样相位点的相位参量向第一时钟模块110发送相位调整信号;其中,m≥6时,目标采样相位点满足条件一:目标采样相位点对应的比对结果正确,且目标采样相位点的至少前一个相位点和至少后一个相位点对应的比对结果正确;m为[2,4]时,目标采样相位点满足条件二:为比对结果正确的相位点;m为5时,目标采样相位点满足条件一或者条件二;
第一时钟模块110还用于在信号链路训练过程,根据相位调整信号调整采样模块130对应的第二时钟信号至与目标采样相位点对应的时钟相位。
其中,第一时钟模块110可以根据时钟源信RX-CLK号产生第一时钟信号CLK1和第二时钟信号,也即第一时钟信号CLK1和第二时钟信号为同源时钟信号。第一时钟信号CLK1为频率和相位固定不变的时钟信号,第二时钟信号可以与第一时钟信号CLK1的频率相同,第二时钟信号的相位可调。第一时钟模块110可以包括一个或多个动态可调相位时钟单元,每一动态可调相位时钟单元用于产生动态可调相位的第二时钟信号。第一时钟模块110将第一时钟信号CLK1提供至接收数据处理模块120,以及将第二时钟信号提供至采样模块130,其中第一时钟模块110可以向每个采样模块130提供一个对应的第二时钟信号,采样模块130所接收到的第二时钟信号即为采样模块130对应的采样时钟信号。
采样模块130可以根据第二时钟信号对发送端发送的第一通信信号进行采样,其中发送端可以是与本实施例的通信信号接收接口电路所在芯片不同的芯片,也可以是本实施例的通信信号接收接口电路所在芯片上的电路结构。采样模块130与接收数据处理模块120连接,采样模块130根据第二时钟信号对第一通信信号进行采样后得到第二通信信号,可选的,采样模块130可以在N倍采样率下工作,其中N为大于或等于1的正整数。以N=2,即采样模块130工作在双倍采样率下工作为例,则采样模块130可以将一路通信信号采样变为两路通信信号,降低内部信号处理速率。由于芯片内部对信号处理速率有一定上限限制,因此在采样率倍数大于或等于2时,可以使得在通信信号接收接口电路内部信号处理速率较低,满足芯片内部对信号处理速率的要求。其中图1中示例性示出了通信信号接收接口电路包括n(其中n大于或等于2)个采样模块130的情况,n个采样模块130对应的第二时钟信号分别为CS-CLK、D1-CLK……D(n-1)-CLK,n个采样模块130对应的第一通信信号分别为RX_CS、RX_D1……RX_D(n-1),一个采样模块130用于接收片选信号RX-CS,其他采样模块130用于接收数据信号(RX-D1……RX-D(n-1))。在信号链路训练过程中,片选信号和数据信号均可以为预设特征信号。
采样模块130将采样得到的第二通信信号输出至接收数据处理模块120,同时采样模块130还向接收数据处理模块120传输第二时钟信号。接收数据处理模块120是基于第一时钟信号CLK1动作的,因此接收数据处理模块120需要将第二通信信号调整至与第一时钟信号CLK1同时钟域的第三通信信号,保证第一时钟信号CLK1稳定且正确采集第三通信信号。
通信信号接收接口电路可以工作在信号链路训练过程和正常通信过程。其中信号链路训练过程包括确定各采样模块130对应的第二时钟信号的目标采样相位点,并将第二时钟信号调整至与目标采样相位点对应的时钟相位的过程。具体的,在信号链路训练过程中,可以依次确定每个采样模块130所对应的目标采样相位点,以及依次根据采样模块130对应的目标采样相位点调整采样模块130对应的第二时钟信号至与目标采样相位点对应的时钟相位,使得本实施例的通信信号接收接口电路可以适应更广的通信频率。在信号链路训练过程,发送端发送的第一通信信号可以为预设特征信号,该预设特征信号可以包括数据流,可选的,预设特征信号包括与采样模块130的采样率对应位数的数据流,数据流中的数据位数等于采样率倍数的整数倍,该数据流中的数据固定不变。可选的,采样率倍数大于或等于2时,预设特征信号包括存在高低电平变换的数据流。在信号链路训练过程中,在确定任一采样模块130对应的目标采样相位点时,该采样模块130所接收的信号均为预设特征信号。可选的,在其他的实现方式中,预设特征信号的数据位数也可以大于采样模块的采样率倍数,如数据位数为5,采样率倍数为2。
正常通信过程,是在信号链路训练过程后,采样模块130正常接收正常通信包的过程,在正常通信过程,第一通信信号不再是固定的预设特征信号,而是可以变化的信号。示例性的,在正常通信过程,其中一个采样模块130接收的第一通信信号为片选信号,其他采样模块130所接收的第一通信信号为数据信号,不同采样模块130所接收的数据信号可以是不同的。并且在正常通信过程,可以同时对多路数据信号进行采样,保证高速率通信。
在信号链路训练过程内,接收数据处理模块120根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号的比对结果,确定采样模块130对应的目标采样相位点。其中m个采样周期可以是连续的采样周期,也可以是不连续的采样周期,本实施例在此不做具体限定。m个采样周期内的第二时钟信号的相位各不相同,相应的,m个采样周期对应的采样相位点(也即上文)相位点不同。确定出采样模块130对应的目标采样相位点后,接收数据处理模块120根据目标采样相位点的相位参量向第一时钟模块110发送相位调整信号。其中目标采样相位点的相位参量对应目标采样相位点在m个相位点中所述的位置。在信号链路训练过程,接收数据处理模块120根据目标采样相位点向第一时钟模块110发送相位调整信号,第一时钟模块110根据相位调整信号对第二时钟信号的相位进行调整,将采样模块130对应的第二时钟信号调整至目标采样相位点对应的时钟相位,使得后续正常通信过程时,采样模块130根据调整至目标采样相位点对应的时钟相位的第二时钟信号采样第一通信信号。本发明实施例中,目标采样相位点满足目标采样相位点对应的比对结果正确,具体的,m为大于或等于2的正整数,m为[2,4]时,也即m=2、或m=3或m=4时,必然可以找到至少一个采样正确的相位点,此种情况下,目标采样相位点满足条件二,条件二为比对结果正确的相位点;m≥6时,必然可以找到至少三个采样正确的相位点,目标采样相位点满足条件一,条件一为目标采样相位点对应的比对结果正确,且目标采样相位点的至少前一个相位点和至少后一个相位点对应的比对结果正确。其中相位点对应的比对结果正确,也即在该相位点下第三通信信号和预设特征信号是一致的;相应的,相位点对应的比对结果不正确,也即在该相位点下第三通信信号和预设特征信号是不一致的。m为5时,必然可以找到两个或三个采样正确的相位点,目标采样相位点满足上述条件一或者条件二;当可以找到两个正确的相位点时,目标采样相位点满足上述条件二;当可以找到三个正确的相位点时,目标采样相位点满足上述条件一。因目标采样相位点满足目标采样相位点对应的比对结果正确,可以使得将第二时钟信号调整至目标采样相位点对应的时钟相位后,在后续通信时对第一通信信号的采样是正确的,保证通信的正确性、有效性。
因m≥6时,目标采样相位点还满足目标采样相位点的至少前一个相位点和至少后一个相位点对应的比对结果是正确的,可以避免将目标采样相位点确定在第一个对应比对结果正确的相位点或最后一个比对结果正确的相位点所带来的采样时无法稳定采集信号的问题,保证在将第二时钟信号调整至目标采样相位点对应的时钟相位后可以稳定地采集信号。
本实施例的通信信号接收接口电路,通过接收处理处理模块对多路第二通信信号与第一时钟信号进行时钟域同步,并在信号链路训练过程内,根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号的比对结果,确定采样模块对应的目标采样相位点;并根据目标采样相位点的相位参量向第一时钟模块发送相位调整信号;第一时钟模块在信号链路训练过程,根据相位调整信号调整采样模块对应的第二时钟信号至与目标采样相位点对应的时钟相位。其中目标采样相位点满足条件一:目标采样相位点对应的比对结果正确,以及目标采样相位点的至少前一个相位点和至少后一个相位点对应的比对结果是正确的,m为[2,4]时,目标采样相位点满足条件二:为比对结果正确的相位点;m为5时,目标采样相位点满足条件一或者条件二。本实施例技术方案,可以使得将第二时钟信号调整至目标采样相位点对应的时钟相位后,在后续通信时对第一通信信号的采样是正确的,保证通信的正确性、有效性。另外,本实施例的通信信号接收接口电路,可以同时对多路数据信号进行采样,保证高速率通信。
图2是本发明实施例提供的另一种通信信号接收接口电路的结构示意图,参考图2,可选的,接收数据处理模块120包括数据跨时钟域处理单元121和相位调整单元122;数据跨时钟域处理单元121的输入端与采样模块130的输出端连接,数据跨时钟域处理单元121的输出端与相位调整单元122的输入端连接;采样模块130的输入端分别接收第二时钟信号和第一通信信号;数据跨时钟域处理单元121用于将第二通信信号调整至与第一时钟信号CLK1同时钟域的第三通信信号;相位调整单元122用于在信号链路训练过程内,根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号的比对结果,确定采样模块130对应的目标采样相位点;并根据目标采样相位点的相位参量向第一时钟模块110发送相位调整信号。
采样模块130的输入端分别接入第二时钟信号和第一通信信号,采样模块130对第一通信信号采样得到第二通信信号,并将第二通信信号输出至数据跨时钟域处理单元121,数据跨时钟域处理单元121将第二通信信号调整至与第一时钟信号CLK1同时钟域的第三通信信号。图3是本发明实施例提供的采集模块和接收数据处理模块的连接结构示意图,参考图3,第二时钟信号clk可以表示图1和图2中的CS-CLK、D1-CLK……D(n-1)-CLK中的任一个,D表示图1中的RX-CS、RX-D1……RX-D(n-1)之一。例如,采样模块130接收到第一通信信号D之后,将第一通信信号D变为两路第二通信信号,分别为第一路信号Q1和第二路信号Q2,降低信号传输速率;此处采样模块130仅用双倍采样率举例,采样模块130可以在N倍采样率下工作(N≥1)。
数据跨时钟域处理单元121将输出信号Q1和Q2调整至与第一时钟信号CLK1同时钟域,因为接收数据处理模块120所包括的单元,例如数据跨时钟域处理单元121和相位调整单元122都是基于第一时钟信号CLK1动作,因此,需要保证数据跨时钟域处理单元121输出的数据与第一时钟信号CLK1同时钟域,保证第一时钟信号CLK1稳定且正确采集数据跨时钟域处理单元121输出的数据。经数据跨时钟域处理单元121处理后,输出信号为包括数据1和0的数据流D[1:0]。
图4是采样正常波形的示意图,图5是采样异常波形的示意图。采样正常时,在第二时钟信号clk的低电平向高电平的第一跳变沿clk01采样高电平数据D0,高电平脉冲D0=1必然出现在第一路信号Q1(双倍采样率采样的第一个输出信号,低位)上;采样异常时,在第二时钟信号clk的高电平向低电平的第而跳变沿clk02采样高电平数据D0,高电平脉冲D0=1出现在第二路信号Q2(双倍采样率采样的第二个输出信号,高位)上。
相位调整单元122在信号链路训练过程内,根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号进行比对,并根据比对结果,确定采样模块130对应的目标采样相位点。其中,预设特征信号M可以是包括数据1和数据0的数据流M[1:0],每个相位点下第三通信信号所对应的数据流与预设特征信号进行比对判决,仍以采样模块130以双倍采样率进行采样为例,比对结果状态一致(采样正常,比对结果正确)记为‘1’(例如:D:Q1=1,Q2=0;M[0]=1,M[1]=0则表示状态一致),不一致(采样异常,比对结果错误)记为‘0’。
具体的,m≥6时,目标采样相位点满足目标采样相位点对应的比对结果正确,且目标采样相位点的至少前一个相位点和至少后一个相位点对应的比对结果正确,示例性的,也即目标采样相位点对应的比对结果状态为1,且目标采样相位点的至少前一个相位点对应的比对结果状态为1,以及目标采样相位点的至少后一个相位点对应的比对结果为1。其中,目标采样相位点的前一个相位点为在目标采样相位点之前与目标采样相位点连续的相位点,目标采样相位点的后一个相位点为在目标采样相位点之后与目标采样相位点连续的相位点。示例性的,一个采样周期分为8个相位点,第四个相位点为目标采样相位点需要满足的条件是,至少第三个相位点、第四个相位点和第五个相位点对应的比对结果正确。
相位调整单元122根据目标采样相位点的相位参量向第一时钟模块110发送相位调整信号,相位调整单元122根据相位调整信号调整采样模块130对应的第二时钟信号的步数,并更新至第一时钟模块110内部设置的寄存器中,至此完成该采样模块130的对应第二时钟信号的目标采样相位点的调整。此后,该采样模块130都按照调整后的时钟相位进行采样。
继续参考图2,可选的,通信信号接收接口电路接收数据处理模块120还包括多路通道数据对齐单元123,多路通道数据对齐单元123的输入端与相位调整单元122的输出端连接;多路通道数据对齐单元123用于在第一时钟模块110根据相位调整信号调整采样模块130对应的时钟信号至与目标采样相位点对应的时钟相位后,将各路第三通信信号对齐后输出。
可选的,多路通道数据对齐单元123可以按照参考延时最大数据对齐原则(即将各路通道数据与延时最大的通道数据一起输出),自动对齐多路通道数据,对齐后将信号输出到内部逻辑总线上,保证多路通道数据同一周期输出。图6是对多路第三通信信号、片选信号未对齐时的示意图,图7是对多路第三通信信号、片选信号对齐后的示意图,图6和图7所示出情况对应以通信信号接收接口电路包括五个采样模块130为例,其中一个采样模块130接收的第一通信信号为片选信号RX_CS,另外四个采样模块130接收的第一通信信号为数据信号,采样模块130以双倍采样率采样的情况,四个采样模块130中的每个采样模块130将一路第一通信信号采样为两路第二通信信号,相应的,四个采样模块130对应八路第二通信信号。数据跨时钟处理单元将八路第二通信信号调整至与第一时钟信号CLK1同时钟域的第三通信信号,其中,其中,DQ1和DQ2为同一个采样模块130对应的两路第三通信信号,DQ3和DQ4为同一个采样模块130对应的两路第三通信信号,DQ5和DQ6为同一个采样模块130对应的两路第三通信信号,DQ7和DQ8为同一个采样模块130对应的两路第三通信信号。图7中,未对各路通道数据进行对齐,片选信号RX_CS在第一时钟信号CLK1的CLK11周期有效,无法实现各路通道数据对齐输出。图8中,片选信号RX_CS在第一时钟信号CLK1的CLK12周期有效,并将DQ1、DQ2、DQ3、DQ4、DQ5、DQ6、DQ7、DQ8以及片选信号按照参考按时最大数据原则对齐,使得片选信号有效是协议包数据有效,通信即时性好,通信低延时。
在上述各实施例的基础上,可选的,采样模块130与通信信号接收接口电路所在芯片的差分端口连接,而不需要差分端口之外的专用IO资源,如此,可以使得通信信号接收接口电路成本低,实现难度低。
本发明实施例还提供了一种通信方法,图8是本发明实施例提供的一种通信方法的流程图,该通信方法应用于接收端,可以由上述任意实施例的通信信号接收接口电路执行,参考图8,该通信方法包括:
步骤210、接收发送端发送的第一通信信号,并根据第一通信信号采样得到第二通信信号,其中,第一通信信号包括预设特征信号。具体的,在信号链路训练过程内,第一通信信号包括预设特征信号。其中该步骤210可以由上述任意实施例的通信信号接收接口电路的采样模块执行。
步骤220、将第二通信信号调整至与第一时钟信号同时钟域的第三通信信号。其中该步骤220可以由上述任意实施例的通信信号接收接口电路的接收数据处理模块执行。
步骤230、在信号链路训练过程,根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号的比对结果,确定采样模块对应的目标采样相位点;并根据目标采样相位点向第一时钟模块发送相位调整信号。其中该步骤230可以由上述任意实施例的通信信号接收接口电路的接收数据处理模块执行。
其中,m≥6时,目标采样相位点满足条件一:目标采样相位点对应的比对结果正确,且目标采样相位点的至少前一个相位点和至少后一个相位点对应的比对结果正确;m为[2,4]时,目标采样相位点满足条件二:为比对结果正确的相位点;m为5时,目标采样相位点满足条件一或者条件二。
步骤240、根据目标采样相位点的相位参量得到相位调整信号,并基于相位调整信号调整第二时钟信号至与目标采样相位点对应的时钟相位。其中该步骤240中根据目标采样相位点的相位参量得到相位调整信号可以由上述任意实施例的通信信号接收接口电路的接收数据处理模块执行,该步骤240中基于相位调整信号调整第二时钟信号至与目标采样相位点对应的时钟相位可以由上述任意实施例的通信信号接收接口电路的第一时钟模块执行。
步骤250、根据第二时钟信号对第一通信信号采样。该步骤可以由上述任意实施例的通信信号接收接口电路的采用模块执行。
需要说明的是,本实施例中,在通信方法进行之前,需要对接收信号采样电路的接收端口进行初始化,使得采样模块所对应的通道上的信号均为低电平信号。相应的,在采样模块的采样率为1倍采样率时,预设特征信号可以是1;在采样模块的采样率为2倍及以上采样率时,预设特征信号可以是1和0变换的数据流。
本实施例的通信方法,由本发明上述任意实施例的通信信号接收接口电路执行,具备本发明上述任意实施例的通信信号接收接口电路的有益效果,在此不再赘述。
图9是本发明实施例提供的另一种通信方法的流程图,参考图9,该通信方法包括:
步骤310、接收发送端发送的第一通信信号,并根据第一通信信号采样得到第二通信信号,其中,第一通信信号包括预设特征信号;该步骤与上述实施例中,步骤210过程相同,在此不再赘述。
步骤320、将第二通信信号调整至与第一时钟信号同时钟域的第三通信信号。
步骤330、在信号链路训练过程,分别在至少m个采样周期内,m个不同相位的第二时钟信号的m个相位点下对第三通信信号进行采样;其中每个采样周期的第二时钟信号对应一个相位点。
具体的,选取m个采样周期,每个采样周期的第二时钟信号对应一个相位点,不同采样周期的第二时钟信号对应的相位点不同。在m个采样周期中的第一个采样周期对应的相位点下对第三通信信号进行采样,然后更新选中的相位,在第m个采样周期中的第二个采样周期对应的相位点下对第三通信信号进行采样……以此类推,在第m个采样周期中的第m个采样周期对应的相位点下对第三通信信号进行采样分别得到m个相位点下的采样结果。
步骤340、根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号的比对结果得到状态序列;状态序列包括与相位点一一对应的比对结果,比对结果包括标识结果正确的第一数据和标识结果错误的第二数据。
具体地,分为m个相位点,对于每一个相位点,结合图4和图5所示,图4表示正常的某一个相位点,图5表示异常的某一个相位点,如图4和图5所示采样波形,在信号链路训练过程,第一通信信号包括的预设特征信号为2bit数据时,该2bit数据中,高电平数据D0=1占半个周期,低电平数据D1=0占半个周期,而在第二时钟信号从低电平跳变为高电平的跳变沿,采样到高电平数据D0=1,在第二时钟信号从高电平跳变为低电平的跳变沿,采样到低电平数据D1=0,此种情况下采样正常。如果在第二时钟信号从高电平跳变为低电平的跳变沿,采样到高电平数据D0=1,在第二时钟信号从低电平跳变为高电平的跳变沿,采样到低电平数据D1=0,此种情况下的采样异常。
每个采样周期可以采样的相位点通常为1个,对m个采样周期遍历m个相位点,得到m个比对结果。这里的m个采样周期中的各个采样周期可以连续也可以不连续,对此不限制。
具体的,依次遍历m个相位点中的每个相位点,在每个相位点下得到第三通信信号与预设特征信号的比对结果。其中,预设特征信号M可以是包括数据1和数据0的数据流M[1:0],每个相位点下第三通信信号所对应的数据流与预设特征信号进行比对判决,仍以采样模块以双倍采样率进行采样为例,比对结果状态一致(采样正常,比对结果正确)记为第一数据‘1’(例如:D:Q1=1,Q2=0;M[0]=1,M[1]=0则表示状态一致),不一致(采样异常,比对结果错误)记为第二数据‘0’。示例性的,m=8,对于任一采样模块在8个相位点下,对预设特征信号1bit数据采样判决之后,得到的8bit状态序列中,会包括四个“0”和四个“1”。
步骤350、将状态序列中,连续出现的第k个第一数据所对应的相位点确定为目标采样相位点,其中1<k<p,其中p为连续出现的第一数据的总个数。
具体的,将状态序列中,连续出现的第k个第一数据所对应的相位点确定为目标采样相位点,其中1<k<p,其中p为连续出现的第一数据的总个数,可以保证目标采样相位点之前的至少一个相位点以及目标采样相位点之后的至少一个相位点的采样结果正确。在本发明部分可选实施例中,k=2。在本发明另一部分可选实施例中,p为奇数时,k=(p+1)/2;p为偶数时,k=p/2或者p/2+1;如此可以保证确定出的目标采样相位点为连续的各第一数据中处于中间位置的第一数据对应的相位点为目标采样相位点,使得采样相位点之前以及之后连续的对应采样结果正确的采样相位点个数都较多,保证在目标采样相位点进行采样时的正确性和稳定性。示例性的,p=5时,k=3;p等于6时,k=3或4。示例性的,在m=8时,如果得到“01111000”的状态序列,连续出现的第一数据的总个数p=4,则可以将第二个相位点和第三个相位点作为目标采样相位点。又比如累加遍历6个相位点后得到6bit状态序列为“000111”,也是连续出现两个‘1’的相位点中的第二个相位点(即第5相位点)是最合适的采样相位,也即目标采样相位点。在双倍采样率采样时,每个采样周期分m个相位点,连续出现的第m/4个(若不是4的倍数,向上取整)‘1’的相位点为连续出现的第2个第一数据1的相位点,可以将连续出现的第m/4个第一数据1的相位点确定为目标采样相位点。
步骤360、根据目标采样相位点的相位参量得到相位调整信号,并基于相位调整信号调整第二时钟信号至与目标采样相位点对应的时钟相位。
可选的,该步骤360包括:将状态序列中第一个第一数据之前的第二数据的个数与k的和确定为目标采样相位点的相位参量对应的绝对相位点的相位参量,根据绝对相位点的相位参量得到相位调整信号。
示例性的,状态序列中第一个第一数据之前的第二数据的个数为q个,q为大于或等于0的整数,则将q+k之和作为目标采样相位点的相位参量对应的绝对相位点的相位参量,根据绝对相位点的相位参量得到相位调整信号,使得后续根据相位调整信号动态调节采样模块对应的第二时钟信号的步数,并更新至第一时钟模块内部的寄存器中。
因通信信号接收接口电路可以包括多个采样模块,需要采用上述通信方法找到每个采样模块对应的目标采样相位点。本实施例中,在信号链路训练过程可以依次确定模块采样模块对应的目标采样相位点并根据目标采样相位点调整该采样模块对应的第二时钟信号的相位。结合图2,因对任意两个采样模块来说,对其所接入的第二时钟信号的相位调整有先后顺序,本实施例中根据目标采样相位点得到相位调整信号和目标选择信号,其中目标选择信号可以包括时钟选择信号、地址选择信号或指针选择信号,本实施例不以此为限制;根据目标选择信号选中对应的一路第二时钟信号,并根据相位调整信号调整被选中的第二时钟信号至与目标采样相位点对应的时钟相位,进而实现依次对每个采样模块所对应的第二时钟信号的相位调整,保证在后续通信过程中,各个采样模块采样得到的各路信号的正确性和稳定性。
图10是本发明实施例提供的另一种通信信号接收接口电路的结构示意图,参考图10,可选的,通信信号接收接口电路还包括控制模块140,控制模块140与相位调整单元122连接。图11是本发明实施例提供的另一种通信方法的流程图,参考图11,该通信方法包括:
步骤410、判断是否满足进入信号链路训练过程的判定条件。判定条件包括检测到通信信号接收接口电路上电,或通信失效次数达到设定阈值。其中,该步骤410可以由控制模块140执行。
具体的,在每次通信信号接收接口电路上电后,进行一次信号链路训练过程,可以保证通信信号接收接口电路稳定正确地接收通信数据,确保建立稳定的通信链路。在通信失效次数达到设定阈值时,进行一次信号链路训练过程,可以避免上电后其他因素造成通信失效的次数达到设定阈值时,可以确保通信失效后再次建立稳定通信。
若是(也即判定满足进入信号连续训练过程的判定条件),控制进入信号链路训练过程420,信号链路训练过程420包括:
步骤421、接收发送端发送的第一通信信号,并根据所述第一通信信号采样得到第二通信信号,其中,第一通信信号包括预设特征信号。
步骤422、将第二通信信号调整至与第一时钟信号同时钟域的第三通信信号。
步骤423、控制根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号的比对结果,确定目标采样相位点。
步骤424、根据目标采样相位点的相位参量向第一时钟模块发送相位调整信号,并基于相位调整信号调整第二时钟信号至与目标采样相位点对应的时钟相位。
具体的,在信号链路训练过程,控制模块控制相位调整单元进行确定目标采样相位点以及根据目标采样相位点的相位参量得到相位调整信号,进而使得在信号链路训练过程,找到第二时钟信号的目标采样相位点。
在信号链路训练过程,第一时钟模块根据相位调整信号调整采样模块对应的第二时钟信号至与目标采样相位点对应的时钟相位,使得后续正常通信过程时,采样模块可以对接收到的信号进行正确稳定地采样。
继续参考图2和图10,在上述实施例的基础上,可选的,接收数据处理模块还包括多路通道数据对齐单元。
在信号链路训练过程,上述步骤424之后,还包括:
步骤425、将各路第三通信信号对齐后通过自身输出端输出。
具体的,在信号链路训练过程,第一时钟模块根据相位调整信号调整采样模块对应的第二时钟信号至与目标采样相位点对应的时钟相位后,发送端可以再次向接收端发送第一通信信号,在信号链路训练过程,第一通信信号为预设特征信号。通信信号接收接口电路中,采样模块基于第二时钟信号对预设特征信号采样得到第二通信信号,数据跨时钟域单元将第二通信号调整为与第一时钟信号同时钟域的第三通信信号,在信号链路训练过程中,第一时钟模块根据相位调整信号调整采样模块对应的第二时钟信号至与目标采样相位点对应的时钟相位后,相位调整单元可以直接将第三通信信号传输至多路通道数据对齐单元,使得多路通道数据对齐单元将各路第三通信信号对齐后通过自身输出端输出。
步骤426、确定第三通信信号与预设特征信号的比对结果为结果正确次数达到设定次数时,控制退出信号链路训练过程。该步骤426可以由控制模块执行。
其中,设定次数可以根据实际需要进行设置。在本发明部分可选实施例中,设定次数为256,则控制模块确定多路通道数据对齐单元连续输出的对应于预设特征信号的次数达到256次时,控制退出信号链路训练过程,确保发送端和接收端的通信正确建立。
若否(也即控制模块判定不满足进入信号连续训练过程的判定条件),进入正常通信过程430,正常通信过程430包括:
步骤431、接收发送端发送的第一通信信号,并根据第一通信信号采样得到第二通信信号。
步骤432、将第二通信信号调整至与第一时钟信号同时钟域的第三通信信号。
步骤433、将第三通信信号向后端传输。
具体的,信号链路训练过程在正常通信过程之前,因在信号链路训练过程,相位调整单元确定出采样模块对应的目标采样相位点,第一时钟模块已经将采样模块对应的第二时钟信号至与目标采样相位点对应的时钟相位。在正常通信过程,控制模块可以控制相位调整单元不动作,相位调整单元可以信号传输作用即可,将数据跨时钟域处理单元输出的第三通信信号向后端传输。
步骤434、将各路第三通信信号对齐后通过自身输出端输出。
在正常通信过程中,相位调整单元直接将从数据跨时钟域单元输出的第三通信信号传输至多路通道数据对齐单元,多路通道数据对齐单元各路第三通信信号对齐后通过自身输出端输出,从而保证正常通信过程,各路通信信号延时一致。
图12是本发明实施例提供的信号链路训练过程的流程图,参考图12,在本发明又一可选实施例中,信号链路训练过程包括:
数据采样(对应上述实施例中步骤421)、数据跨时钟域处理(对应上述实施例中步骤422);判断所有通道相位调整是否完成,若是多路通道数据对齐(对应上述实施例中步骤425);若否,判断累加遍历所有相位点是否完成。若累加遍历所有相位点完成,确定最合适的相位(即步骤423中确定目标采样相位点),通道采样时刻调整完成。若累加遍历所有相位点未完成,判决并记录当前相位下的比对结果(对应上述实施例中步骤423)。具体的,累加遍历所有相位点时,相位调整单元可以从采样周期的第一个相位点开始,得到该相位点对应的第三通道信号与预设特征信号的比对结果之后,向第一时钟模块发送相位调整信号和目标选择信号(对应上述实施例中步骤424),使得第一时钟模块更新选中的时钟相位,进行下一个时钟相位对应的比对结果,直至遍历采样周期所划分的所有相位点,得到状态序列。在确定最合适的相位,通道采样时刻调整完成后,进行多路通道数据对齐之后,训练结束。
本实施例还提供了另一种通信方法,该通信方法应用于发送端,通信方法包括:在信号链路训练过程,向通信信号接收接口电路发送包括第一通信信号的预设特征信号。
具体的,在信号链路训练过程,向通信信号接收接口电路发送包括第一通信信号的预设特征信号,使得接收端的通信信号接收接口电路中,采样模块根据第二时钟信号对发送端发送的第一通信信号进行采样得到第二通信信号后,将第二通信信号传输至接收数据处理模块;其中,在信号链路训练过程,第一通信信号包括预设特征信号;接收数据处理模块用于将第二通信信号调整至与第一时钟信号同时钟域的第三通信信号,并在信号链路训练过程,根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号的比对结果,确定采样模块对应的目标采样相位点;并根据目标采样相位点的相位参量向第一时钟模块发送相位调整信号;其中,m≥6时,目标采样相位点满足条件一:目标采样相位点对应的比对结果正确,且目标采样相位点的至少前一个相位点和至少后一个相位点对应的比对结果正确;m为[2,4]时,目标采样相位点满足条件二:为比对结果正确的相位点;m为5时,目标采样相位点满足条件一或者条件二;第一时钟模块还用于在信号链路训练过程,根据相位调整信号调整采样模块对应的第二时钟信号至与目标采样相位点对应的时钟相位。
其中,发送端和接收端可以属于同一芯片,也可以属于不同芯片,本实施例在此不做具体限定。
图13是本发明实施例提供的一种芯片的结构示意图,该芯片包括本发明上述任意实施例的通信信号接收接口电路100,其中通信信号接收接口电路100中,采样模块130和接收数据处理模块120可以包括在接收电路101的结构中。该芯片还可以包括发送电路501和第二时钟模块510,第二时钟模块510用于产生固定相位时钟,该固定相位时钟用来指示发送电路501中的发送数据处理模块520和端口发送模块530的动作时刻,第二时钟模块510将固定相位时钟信号(记为第三时钟信号CLK2)发送至发送电路501逻辑处理。发送电路501进行通信发送端逻辑,包括发送数据处理模块520以及至少两个端口发送模块530,其中一个端口发送模块530用于发送片选信号TX-CS,其他端口发送模块530用于发送数据信号(TX-D1……TX-D(n-1))。其中发送数据处理模块520是控制状态机发送特定格式的通信协议包;端口发送模块530主要是在端口处w倍频传送数据(w≥1)。发送数据处理模块520还用于向接收端的第一时钟信号发送时钟信号TX-CLK作为第一时钟模块110的时钟源信号。
本发明实施例的芯片结构,在通信过程中,可以保证通信的正确性、有效性,另外可以同时对多路数据信号进行采样,保证高速率通信。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (14)
1.一种通信信号接收接口电路,其特征在于,所述通信信号接收接口电路包括:第一时钟模块、接收数据处理模块和采样模块;
所述第一时钟模块分别与所述采样模块、所述接收数据处理模块连接,所述第一时钟模块用于向所述接收数据处理模块提供第一时钟信号,以及向所述采样模块提供对应的第二时钟信号;
所述采样模块与所述接收数据处理模块连接,所述采样模块根据所述第二时钟信号对发送端发送的第一通信信号进行采样得到第二通信信号后,将所述第二通信信号传输至所述接收数据处理模块;其中,在信号链路训练过程,所述第一通信信号包括预设特征信号;
所述接收数据处理模块用于将所述第二通信信号调整至与所述第一时钟信号同时钟域的第三通信信号,并在所述信号链路训练过程,根据至少m个采样周期内的m个相位点下的所述第三通信信号与预设特征信号的比对结果,确定所述采样模块对应的目标采样相位点;并根据所述目标采样相位点的相位参量向所述第一时钟模块发送相位调整信号;其中,m≥6时,所述目标采样相位点满足条件一:所述目标采样相位点对应的比对结果正确,且所述目标采样相位点的至少前一个所述相位点和至少后一个所述相位点对应的比对结果正确;m为[2,4]时,所述目标采样相位点满足条件二:为所述比对结果正确的相位点;m为5时,所述目标采样相位点满足所述条件一或者所述条件二;
所述第一时钟模块还用于在所述信号链路训练过程,根据所述相位调整信号调整所述采样模块对应的所述第二时钟信号至与所述目标采样相位点对应的时钟相位。
2.根据权利要求1所述的通信信号接收接口电路,其特征在于,所述接收数据处理模块包括数据跨时钟域处理单元和相位调整单元;
所述数据跨时钟域处理单元的输入端与所述采样模块的输出端连接,所述数据跨时钟域处理单元的输出端与所述相位调整单元的输入端连接;所述采样模块的输入端分别接收所述第二时钟信号和所述第一通信信号;所述数据跨时钟域处理单元用于将所述第二通信信号调整至与所述第一时钟信号同时钟域的第三通信信号;
所述相位调整单元用于在所述信号链路训练过程,根据至少m个采样周期内的m个相位点下的所述第三通信信号与预设特征信号的比对结果,确定所述采样模块对应的目标采样相位点;并根据所述目标采样相位点的相位参量向所述第一时钟模块发送相位调整信号。
3.根据权利要求2所述的通信信号接收接口电路,其特征在于,所述接收数据处理模块还包括多路通道数据对齐单元,所述多路通道数据对齐单元的输入端与所述相位调整单元的输出端连接;所述多路通道数据对齐单元用于在所述第一时钟模块根据所述相位调整信号调整所述采样模块对应的时钟信号至与目标采样相位点对应的时钟相位后,将各路所述第三通信信号对齐后输出。
4.根据权利要求1所述的通信信号接收接口电路,所述采样模块与所述通信信号接收接口电路所在芯片的差分端口连接。
5.根据权利要求1-4任一项所述的通信信号接收接口电路,其特征在于,包括至少两个所述采样模块,其中一个所述采样模块接收的所述第一通信信号为片选信号,其他所述采样模块接收的所述第一通信信号为数据信号。
6.一种通信方法,其特征在于,应用于接收端,所述通信方法包括:
接收发送端发送的第一通信信号,并根据所述第一通信信号采样得到第二通信信号,其中,所述第一通信信号包括预设特征信号;
将所述第二通信信号调整至与第一时钟信号同时钟域的第三通信信号;
在信号链路训练过程,根据至少m个采样周期内的m个相位点下的所述第三通信信号与所述预设特征信号的比对结果,确定目标采样相位点;其中,m≥6时,所述目标采样相位点满足条件一:所述目标采样相位点对应的比对结果正确,且所述目标采样相位点的至少前一个所述相位点和至少后一个所述相位点对应的比对结果正确;m为[2,4]时,所述目标采样相位点满足条件二:为所述比对结果正确的相位点;m为5时,所述目标采样相位点满足所述条件一或者所述条件二;
根据所述目标采样相位点的相位参量得到相位调整信号,并基于所述相位调整信号调整第二时钟信号至与所述目标采样相位点对应的时钟相位;
根据所述第二时钟信号对所述第一通信信号采样。
7.根据权利要求6所述的通信方法,其特征在于,所述在信号链路训练过程,根据至少m个采样周期内的m个相位点下的所述第三通信信号与预设特征信号的比对结果,确定目标采样相位点,包括:
在所述信号链路训练过程,分别在至少m个所述采样周期内,m个不同相位的所述第二时钟信号的m个相位点下对所述第三通信信号进行采样;其中每个所述采样周期的所述第二时钟信号对应一个所述相位点;
根据至少m个所述采样周期内的m个相位点下的所述第三通信信号与预设特征信号的比对结果得到状态序列;所述状态序列包括与所述相位点一一对应的比对结果,所述比对结果包括标识结果正确的第一数据和标识结果错误的第二数据;
将所述状态序列中,连续出现的第k个所述第一数据所对应的相位点确定为所述目标采样相位点,其中1<k<p,其中p为连续出现的所述第一数据的总个数。
8.根据权利要求7所述的通信方法,其特征在于,k=2;
或者,p为奇数时,k=(p+1)/2;p为偶数时,k=p/2或者p/2+1。
9.根据权利要求7所述的通信方法,其特征在于,根据所述目标采样相位点的相位参量得到相位调整信号,包括:
将所述状态序列中第一个所述第一数据之前的所述第二数据的个数与k的和确定为所述目标采样相位点的相位参量对应的绝对相位点的相位参量,根据所述绝对相位点的相位参量向得到所述相位调整信号。
10.根据权利要求6所述的通信方法,其特征在于,在所述接收发送端发送的第一通信信号,并根据所述第一通信信号采样得到第二通信信号之前,还包括:
判断是否满足进入所述信号链路训练过程的判定条件;所述判定条件包括检测到通信信号接收接口电路上电,或通信失效次数达到设定阈值;
若是,控制进入信号链路训练过程,所述信号链路训练过程包括:
接收发送端发送的第一通信信号,并根据所述第一通信信号采样得到第二通信信号,其中,所述第一通信信号包括预设特征信号;
将所述第二通信信号调整至与所述第一时钟信号同时钟域的第三通信信号;
控制根据至少m个所述采样周期内的m个相位点下的所述第三通信信号与所述预设特征信号的比对结果,确定目标采样相位点;
根据所述目标采样相位点的相位参量得到相位调整信号,
并基于所述相位调整信号调整第二时钟信号至与所述目标采样相位点对应的时钟相位;
根据所述第二时钟信号对所述第一通信信号采样;
若否,进入正常通信过程,所述正常通信过程包括:
接收发送端发送的第一通信信号,并根据所述第一通信信号采样得到第二通信信号;
将所述第二通信信号调整至与第一时钟信号同时钟域的第三通信信号;
将所述第三通信信号向后端传输。
11.根据权利要求10所述的通信方法,其特征在于,在所述根据所述目标采样相位点的相位参量得到相位调整信号,并基于根据所述相位调整信号调整第二时钟信号至与所述目标采样相位点对应的时钟相位之后,以及所述将所述第三通信信号向后端传输之后,所述通信方法还包括:
将各路所述第三通信信号对齐后通过自身输出端输出;
确定所述第三通信信号与所述预设特征信号的比对结果为结果正确的次数达到设定次数时,控制退出所述信号链路训练过程。
12.根据权利要求6所述的通信方法,其特征在于,所述根据所述目标采样相位点的相位参量得到相位调整信号,并基于所述相位调整信号调整第二时钟信号至与所述目标采样相位点对应的时钟相位,包括:
根据所述目标采样相位点得到相位调整信号和目标选择信号;
根据所述目标选择信号选中对应的一路所述第二时钟信号,并根据所述相位调整信号调整被选中的所述第二时钟信号至与目标采样相位点对应的时钟相位。
13.根据权利要求6-12任一项所述的通信方法,其特征在于,所述预设特征信号的数据位数大于或等于采样模块的采样率倍数;所述采样率倍数大于或等于2,所述预设特征信号包括存在高低电平变换的数据流。
14.一种通信方法,其特征在于,应用于发送端,所述通信方法包括:
在信号链路训练过程,向通信信号接收接口电路发送包括预设特征信号的第一通信信号,使得接收端的通信信号接收接口电路中,采样模块根据第二时钟信号对发送端发送的第一通信信号进行采样得到第二通信信号后,将第二通信信号传输至接收数据处理模块;其中,在信号链路训练过程,第一通信信号包括预设特征信号;接收数据处理模块用于将第二通信信号调整至与第一时钟信号同时钟域的第三通信信号,并在信号链路训练过程,根据至少m个采样周期内的m个相位点下的第三通信信号与预设特征信号的比对结果,确定采样模块对应的目标采样相位点;并根据目标采样相位点的相位参量向第一时钟模块发送相位调整信号;其中,m≥6时,目标采样相位点满足条件一:目标采样相位点对应的比对结果正确,且目标采样相位点的至少前一个相位点和至少后一个相位点对应的比对结果正确;m为[2,4]时,目标采样相位点满足条件二:为比对结果正确的相位点;m为5时,目标采样相位点满足条件一或者条件二;第一时钟模块还用于在信号链路训练过程,根据相位调整信号调整采样模块对应的第二时钟信号至与目标采样相位点对应的时钟相位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311316355.7A CN117076372B (zh) | 2023-10-12 | 2023-10-12 | 通信信号接收接口电路和通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311316355.7A CN117076372B (zh) | 2023-10-12 | 2023-10-12 | 通信信号接收接口电路和通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117076372A CN117076372A (zh) | 2023-11-17 |
CN117076372B true CN117076372B (zh) | 2023-12-26 |
Family
ID=88702717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311316355.7A Active CN117076372B (zh) | 2023-10-12 | 2023-10-12 | 通信信号接收接口电路和通信方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117076372B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005122460A1 (en) * | 2004-06-04 | 2005-12-22 | Opelcomm, Inc. | Clock recovery system and phase sampling determination system |
KR20140093902A (ko) * | 2013-01-18 | 2014-07-29 | 한양대학교 산학협력단 | 신호 처리 장치 및 방법 |
CN110321316A (zh) * | 2019-06-19 | 2019-10-11 | 西安思丹德信息技术有限公司 | 一种多通道同步数据采集自适应训练控制装置及方法 |
CN115598960A (zh) * | 2021-07-07 | 2023-01-13 | 华为技术有限公司(Cn) | 一种时钟调节装置、激光雷达及终端设备 |
CN115642902A (zh) * | 2022-11-11 | 2023-01-24 | 深圳市紫光同创电子有限公司 | 采样时钟延迟相位确定方法、装置、系统和存储介质 |
-
2023
- 2023-10-12 CN CN202311316355.7A patent/CN117076372B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005122460A1 (en) * | 2004-06-04 | 2005-12-22 | Opelcomm, Inc. | Clock recovery system and phase sampling determination system |
KR20140093902A (ko) * | 2013-01-18 | 2014-07-29 | 한양대학교 산학협력단 | 신호 처리 장치 및 방법 |
CN110321316A (zh) * | 2019-06-19 | 2019-10-11 | 西安思丹德信息技术有限公司 | 一种多通道同步数据采集自适应训练控制装置及方法 |
CN115598960A (zh) * | 2021-07-07 | 2023-01-13 | 华为技术有限公司(Cn) | 一种时钟调节装置、激光雷达及终端设备 |
CN115642902A (zh) * | 2022-11-11 | 2023-01-24 | 深圳市紫光同创电子有限公司 | 采样时钟延迟相位确定方法、装置、系统和存储介质 |
Non-Patent Citations (1)
Title |
---|
空间激光通信与测距一体化研究;王熹等;《光通信研究》;第1-12页 * |
Also Published As
Publication number | Publication date |
---|---|
CN117076372A (zh) | 2023-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9059816B1 (en) | Control loop management and differential delay correction for vector signaling code communications links | |
US9628304B2 (en) | Digital equalizer adaptation using on-die instrument | |
US11784782B2 (en) | Method for measuring and correcting multi-wire skew | |
US7860472B2 (en) | Receiver circuit and receiver circuit testing method | |
US7266169B2 (en) | Phase interpolater and applications thereof | |
KR101566295B1 (ko) | 이동통신 중계기의 tdd 타임스위칭 장치 | |
CN102347813B (zh) | 一种选取采样时钟信号的方法和设备 | |
WO2024098932A9 (zh) | 采样时钟延迟相位确定方法、装置、系统和存储介质 | |
EP2216932A1 (en) | Bit identification circuit | |
US6680636B1 (en) | Method and system for clock cycle measurement and delay offset | |
US20210058226A1 (en) | Sampling point identification for low frequency asynchronous data capture | |
US20180041330A1 (en) | Method and apparatus for automatic skew compensation | |
CN111193891A (zh) | 一种基于FPGA的Camera Link数据接收系统及传输方法 | |
US8995596B1 (en) | Techniques for calibrating a clock signal | |
CN108449086B (zh) | 多通道高速串行总线发送端并行端口同步方法及电路 | |
CN117076372B (zh) | 通信信号接收接口电路和通信方法 | |
RU2271069C2 (ru) | Способ и схема синхронного приема при высокоскоростной передаче данных от абонента на центральный узел в системе оптической передачи данных | |
US7428283B2 (en) | Data recovery algorithm using data position detection and serial data receiver adopting the same | |
CN115987453A (zh) | 基于联合相位调整的多通道数据训练方法 | |
US7375561B2 (en) | Timing adjustment circuit and method thereof | |
CN110852026B (zh) | 一种fpga及其时序收敛方法 | |
US20140133377A1 (en) | Apparatus and Method for Power Saving | |
WO2023087588A1 (zh) | 采样电路、采样电路的使用方法、存储介质、电子装置 | |
US20230324459A1 (en) | Testing system and testing method | |
CN110196825B (zh) | 并行数据同步发送的方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |