CN102347813B - 一种选取采样时钟信号的方法和设备 - Google Patents

一种选取采样时钟信号的方法和设备 Download PDF

Info

Publication number
CN102347813B
CN102347813B CN201110289023.5A CN201110289023A CN102347813B CN 102347813 B CN102347813 B CN 102347813B CN 201110289023 A CN201110289023 A CN 201110289023A CN 102347813 B CN102347813 B CN 102347813B
Authority
CN
China
Prior art keywords
edge
clock signal
signal
data
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110289023.5A
Other languages
English (en)
Other versions
CN102347813A (zh
Inventor
饶俊阳
胡容国
彭爱民
封锴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201110289023.5A priority Critical patent/CN102347813B/zh
Publication of CN102347813A publication Critical patent/CN102347813A/zh
Priority to EP12177493.9A priority patent/EP2573975B1/en
Priority to US13/556,718 priority patent/US9026832B2/en
Application granted granted Critical
Publication of CN102347813B publication Critical patent/CN102347813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Abstract

本发明实施例公开了一种选取采样时钟信号的方法和设备。所述方法包括：逻辑芯片获取数据信号的数据沿和时钟信号的时钟沿，根据所述数据沿和所述时钟沿选择采样沿，并向选择器发送所述采样沿对应的选择信号；所述选择器根据所述选择信号选取采样时钟信号。采用本发明实施例提供的技术方案，可以解决现有同步串口通信中，接收端设备需要通过人工配置选取采样时钟信号，系统可维护性差和运营维护成本高的问题。

Description

一种选取采样时钟信号的方法和设备
技术领域
本发明涉及网络通信领域，尤其涉及一种选取采样时钟信号的方法和设备。
背景技术
同步串口通信中，发送端设备会同时发出时钟信号和数据信号，接收端设备根据这个时钟信号来采样数据。
在实际工程应用中，由于发送端设备到接收端设备的电缆长度、板内走线等因素，可能造成数据信号和时钟信号的延时不一样，而在采样数据时必须同时满足建立时间和保持时间的要求，任何一个不满足，采样得到的数据就可能是不正确的。建立时间是指数据信号在采样沿之前必须保证稳定的最小时间，保持时间是指数据信号在采样沿之后必须保证稳定的最小时间。这样在接收端设备会存在：必须用时钟的上升沿作为采样沿采样数据，或者必须用时钟的下降沿作为采样沿采样数据的情况。
通常接收端设备的接收器是用固定的时钟沿对数据信号进行采样，因此需要根据选定的采样沿给选择器提供选择信号，以使选择器选取原始的时钟信号或者通过反门(也称为非门)反转后的时钟信号，作为采样时钟信号，提供给接收器。具体来说，如果接收端设备的接收器采样数据的时钟沿与选定的采样沿相同，则选取原始的时钟信号作为采样时钟信号；如果接收端设备的接收器采样数据的时钟沿与选定的采样沿不同，则选取通过反门反转后的时钟信号作为采样时钟信号。
现有同步串口通信中，通过人工配置采样沿，给选择器输入选择信号，使选择器选取采样时钟信号。通常，配置人员并不知道应该设置成哪个时钟沿来采样比较好，只能通过尝试来确定采样沿。例如，人工先配置成接收器采样数据的时钟沿，上升沿采样，给选择器输入相应的选择信号，例如1，使得选择器根据选择信号选取采样时钟信号给接收器，人工再对该设备的丢包、误码率进行一段时间的观察，如果没有丢包、误码，则配置的采样沿不用调整；如果发现丢包、误码，则重新配置成下降沿采样，并给选择器输入相应的选择信号，使得选择器根据选择信号选取采样时钟信号给接收器。这样，导致系统的可维护性差，运营维护成本高。
发明内容
本发明实施例提供了一种选取采样时钟信号的方法和设备，以解决现有同步串口通信中，接收端设备需要通过人工配置选取采样时钟信号，导致系统可维护性差和运营维护成本高的问题。
根据本发明的一个方面，本发明提供了一种选取采样时钟信号的方法，所述选取采样时钟信号的方法应用于接收端设备中，所述接收端设备包括逻辑芯片和2选1选择器，所述逻辑芯片与所述2选1选择器连接；
所述接收端设备还包括接收数据线RXD和接收时钟线RXC，其中，所述逻辑芯片分别与所述RXD和所述RXC连接；所述2选1选择器与所述RXC直接连接，此外，所述2选1选择器还通过反门与所述RXC连接；
所述选取采样时钟信号的方法包括：
所述逻辑芯片从所述RXD获取数据信号，从所述RXC获取时钟信号；
所述逻辑芯片通过高频时钟信号采样所述数据信号和所述时钟信号，获取所述数据信号的数据沿和所述时钟信号的时钟沿，根据所述数据沿和所述时钟沿选择采样沿，并向所述2选1选择器发送所述采样沿对应的选择信号；
所述2选1选择器根据所述选择信号选取所述时钟信号或反转后的时钟信号作为采样时钟信号；
所述根据所述数据沿和所述时钟沿选择采样沿具体包括：
所述逻辑芯片检测所述数据沿和所述时钟沿的相对位置，选择所述时钟沿中最接近数据脉冲中间位置的上升沿或下降沿作为所述采样沿。
根据本发明的另一个方面，本发明提供了一种接收端设备，包括逻辑芯片和2选1选择器，其中：
所述逻辑芯片与所述2选1选择器连接；
所述接收端设备还包括接收数据线RXD和接收时钟线RXC，其中，所述逻辑芯片分别与所述RXD和所述RXC连接；所述2选1选择器与所述RXC直接连接，此外，所述2选1选择器还通过反门与所述RXC连接；
所述逻辑芯片，用于从所述RXD获取所述数据信号，从所述RXC获取所述时钟信号；通过高频时钟信号采样所述数据信号和所述时钟信号，获取所述数据信号的数据沿和所述时钟信号的时钟沿，检测所述数据沿和所述时钟沿的相对位置，选择所述时钟沿中最接近所述数据信号的数据脉冲中间位置的上升沿或下降沿作为所述采样沿，并向所述2选1选择器发送所述采样沿对应的选择信号；
所述2选1选择器，用于根据所述选择信号选取选择所述时钟信号或反转后的时钟信号作为采样时钟信号。
采用本发明实施例提供的技术方案，通过逻辑芯片检测数据沿和时钟沿的相对位置，可以自动选择采样沿，从而选取采样时钟信号，无需人工配置，降低了运营维护成本，提高了系统的可维护性。
附图说明
图1是本发明实施例提供的一种选取采样时钟信号的方法流程图；
图2是本发明实施例提供数据信号的数据沿和时钟信号的时钟沿的相对位置示意图；
图3，图4和图5是本发明实施例提供的一种接收端设备框图。
具体实施方式
参见图1，是本发明实施例提供的一种选取采样时钟信号的方法流程图，所述选取采样时钟信号的方法应用于接收端设备中，所述接收端设备包括逻辑芯片和选择器，所述逻辑芯片与所述选择器连接；所述选取采样时钟信号的方法包括：
101：所述逻辑芯片获取数据信号的数据沿和时钟信号的时钟沿，根据所述数据沿和所述时钟沿选择采样沿，并向所述选择器发送所述采样沿对应的选择信号。
所述接收端设备可以是数据终端设备(DataTerminalEquipment，简称为DTE)或数据通信设备(DataCommunicationEquipment，简称为DCE)。
所述逻辑芯片可以是复杂可编程逻辑器件(ComplexProgrammableLogicDevice，简称为CPLD)，现场可编程门阵列(Field-ProgrammableGateArray，简称为FPGA)，或用于选择采样沿的特定应用集成电路(ApplicationSpecificIntegratedCircuit，简称为ASIC)等。
所述接收端设备还可以包括接收数据线RXD和接收时钟线RXC。所述逻辑芯片分别与所述RXD和所述RXC连接。
所述逻辑芯片从所述RXD获取数据信号，并从所述RXC获取时钟信号。然后，所述逻辑芯片通过高频时钟信号采样所述数据信号和所述时钟信号，获取所述数据信号的数据沿和所述时钟信号的时钟沿。
所述逻辑芯片根据所述数据沿和所述时钟沿选择采样沿。具体来说，所述逻辑芯片检测所述数据沿和所述时钟沿的相对位置，选择所述时钟沿中最接近数据脉冲中间位置的上升沿或下降沿作为所述采样沿，以保证建立时间和保持时间。
举例来说，如图2所示，是接收端设备收到的数据信号的数据沿和时钟信号的时钟沿的相对位置示意图。如果选择时钟的上升沿采样数据，建立时间很短，采样出来的数据可能就是不正确的；而如果选择更为接近数据脉冲中间位置的时钟的下降沿采样数据，建立时间和保持时间都能得到保证。
所述逻辑芯片选择所述时钟信号的上升沿或下降沿作为所述采样沿后，向所述选择器发送所述采样沿对应的选择信号。例如1表示上升沿，0表示下降沿；或者，高电平表示上升沿，低电平表示下降沿，等等。
102：所述选择器根据所述选择信号选取采样时钟信号。
所述选择器通常是2选1选择器。
所述选择器根据所述选择信号，选择所述时钟信号或反转后的时钟信号作为所述采样时钟信号。具体来说，所述选择器与所述RXC连接，同时还通过反门与所述RXC连接。所述选择器从所述RXC获取所述时钟信号，并从所述反门获取所述反转后的时钟信号。
可选的，所述接收端设备还可以包括接收器，所述接收器分别与所述RXD和所述选择器连接。
进一步可选的，所述接收器从所述选择器获取所述采样时钟信号，并根据所述采样时钟信号对所述数据信号进行采样。
本发明实施例通过逻辑芯片检测数据沿和时钟沿的相对位置，可以自动选择采样沿，获取采样时钟信号，从而降低运营维护成本，提高系统的可维护性；解决了现有同步串口通信中，接收端设备需要通过人工配置选取采样时钟信号，系统可维护性差和运营维护成本高的问题。
参见图3，是本发明实施例提供的一种接收端设备框图，所述接收端设备包括逻辑芯片301和选择器302。其中：
所述逻辑芯片301与所述选择器302连接；
所述逻辑芯片301，用于获取数据信号的数据沿和时钟信号的时钟沿，根据所述数据沿和所述时钟沿选择采样沿，并向所述选择器302发送所述采样沿对应的选择信号；
所述选择器302，用于根据所述选择信号选取采样时钟信号。
所述接收端设备可以是数据终端设备DTE或数据通信设备DCE。
所述逻辑芯片301可以是复杂可编程逻辑器件CPLD，现场可编程门阵列FPGA，或用于选择采样沿的特定应用集成电路ASIC等。
如图4所示，所述接收端设备还可以包括接收数据线RXD303和接收时钟线RXC304。所述逻辑芯片分别与所述RXD303和所述RXC304连接。所述逻辑芯片301还用于从所述RXD303获取所述数据信号，并从所述RXC304获取所述时钟信号。
具体来说，所述逻辑芯片301通过高频时钟信号采样所述数据信号和所述时钟信号，获取所述数据信号的数据沿和所述时钟信号的时钟沿；并检测所述数据沿和所述时钟沿的相对位置，选择所述时钟沿中最接近数据脉冲中间位置的上升沿或下降沿作为所述采样沿，以保证建立时间和保持时间。然后，所述逻辑芯片301向所述选择器302发送所述采样沿对应的选择信号。例如1表示上升沿，0表示下降沿；或者，高电平表示上升沿，低电平表示下降沿，等等。
所述选择器302具体用于根据所述选择信号，选择所述时钟信号或反转后的时钟信号作为所述采样时钟信号。
具体来说，如图4所示，所述选择器302与所述RXC304连接，同时还通过反门与所述RXC304连接。所述选择器302从所述RXC304获取所述时钟信号，并从所述反门获取所述反转后的时钟信号。
如图5所示，所述接收端设备还可以包括：
接收器305，所述接收器305分别与所述RXD303和所述选择器302连接。
所述接收器305，用于从所述选择器302获取所述采样时钟信号，从所述RXD303获取所述数据信号，并根据所述采样时钟信号对所述数据信号进行采样。
采用本发明实施例提供的技术方案，通过逻辑芯片检测数据沿和时钟沿的相对位置，可以自动选择采样沿，获取采样时钟信号，从而降低运营维护成本，提高系统的可维护性；解决了现有同步串口通信中，接收端设备需要通过人工配置选取采样时钟信号，系统可维护性差和运营维护成本高的问题。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于计算机可读存储介质中，所述存储介质可以是ROM/RAM，磁盘或光盘等。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种选取采样时钟信号的方法，其特征在于，所述选取采样时钟信号的方法应用于接收端设备中，所述接收端设备包括逻辑芯片和2选1选择器，所述逻辑芯片与所述2选1选择器连接；
所述接收端设备还包括接收数据线RXD和接收时钟线RXC，其中，所述逻辑芯片分别与所述RXD和所述RXC连接；所述2选1选择器与所述RXC直接连接，此外，所述2选1选择器还通过反门与所述RXC连接；
所述选取采样时钟信号的方法包括：
所述逻辑芯片从所述RXD获取数据信号，从所述RXC获取时钟信号；
所述逻辑芯片通过高频时钟信号采样所述数据信号和所述时钟信号，获取所述数据信号的数据沿和所述时钟信号的时钟沿，根据所述数据沿和所述时钟沿选择采样沿，并向所述2选1选择器发送所述采样沿对应的选择信号；
所述2选1选择器根据所述选择信号选取所述时钟信号或反转后的时钟信号作为采样时钟信号；
所述根据所述数据沿和所述时钟沿选择采样沿具体包括：
所述逻辑芯片检测所述数据沿和所述时钟沿的相对位置，选择所述时钟沿中最接近数据脉冲中间位置的上升沿或下降沿作为所述采样沿。
2.根据权利要求1所述的方法，所述方法还包括：
接收器从所述2选1选择器获取所述采样时钟信号；
并根据所述采样时钟信号对所述数据信号进行采样。
3.一种接收端设备，其特征在于，包括逻辑芯片和2选1选择器，其中：
所述逻辑芯片与所述2选1选择器连接；
所述接收端设备还包括接收数据线RXD和接收时钟线RXC，其中，所述逻辑芯片分别与所述RXD和所述RXC连接；所述2选1选择器与所述RXC直接连接，此外，所述2选1选择器还通过反门与所述RXC连接；
所述逻辑芯片，用于从所述RXD获取所述数据信号，从所述RXC获取所述时钟信号；通过高频时钟信号采样所述数据信号和所述时钟信号，获取所述数据信号的数据沿和所述时钟信号的时钟沿，检测所述数据沿和所述时钟沿的相对位置，选择所述时钟沿中最接近所述数据信号的数据脉冲中间位置的上升沿或下降沿作为所述采样沿，并向所述2选1选择器发送所述采样沿对应的选择信号；
所述2选1选择器，用于根据所述选择信号选取选择所述时钟信号或反转后的时钟信号作为采样时钟信号。
4.根据权利要求3所述的接收端设备，其特征在于，所述接收端设备还包括接收器，所述接收器与所述RXD和所述2选1选择器连接；
所述接收器，用于从所述2选1选择器获取所述采样时钟信号，从所述RXD获取所述数据信号，并根据所述采样时钟信号对所述数据信号进行采样。
CN201110289023.5A 2011-09-26 2011-09-26 一种选取采样时钟信号的方法和设备 Active CN102347813B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110289023.5A CN102347813B (zh) 2011-09-26 2011-09-26 一种选取采样时钟信号的方法和设备
EP12177493.9A EP2573975B1 (en) 2011-09-26 2012-07-23 Method and device for selecting sampling clock signal
US13/556,718 US9026832B2 (en) 2011-09-26 2012-07-24 Method, system and device for removing media access control addresses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110289023.5A CN102347813B (zh) 2011-09-26 2011-09-26 一种选取采样时钟信号的方法和设备

Publications (2)

Publication Number Publication Date
CN102347813A CN102347813A (zh) 2012-02-08
CN102347813B true CN102347813B (zh) 2015-11-25

Family

ID=45546132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110289023.5A Active CN102347813B (zh) 2011-09-26 2011-09-26 一种选取采样时钟信号的方法和设备

Country Status (3)

Country Link
US (1) US9026832B2 (zh)
EP (1) EP2573975B1 (zh)
CN (1) CN102347813B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103840934B (zh) * 2014-02-20 2017-01-04 烽火通信科技股份有限公司 一种基于时钟自动恢复的开销传递方法及装置
CN107526697B (zh) * 2016-06-21 2023-08-22 恩智浦美国有限公司 用于选择读取时钟信号的存储器控制器
CN108010301B (zh) * 2017-11-06 2019-11-22 国家电网公司 一种数字化变电站电能质量监测系统及方法
CN108390752B (zh) * 2018-01-25 2020-12-22 固高科技(深圳)有限公司 信号接收方法
CN110750479A (zh) * 2019-10-12 2020-02-04 天津津航计算技术研究所 基于同步422标准的数据采样方法
CN110635892A (zh) * 2019-10-12 2019-12-31 天津津航计算技术研究所 基于同步422标准的数据采样系统
CN112615859A (zh) * 2020-12-17 2021-04-06 成都民航空管科技发展有限公司 Hdlc数据链路自适应接入方法、协议转换器及系统
US11978502B2 (en) 2021-07-07 2024-05-07 Changxin Memory Technologies, Inc. Input sampling method, input sampling circuit and semiconductor memory
CN115602220A (zh) * 2021-07-07 2023-01-13 长鑫存储技术有限公司（Cn） 一种输入采样方法、输入采样电路及半导体存储器
CN114265811B (zh) * 2022-03-03 2022-06-17 北京数码视讯技术有限公司 基于fpga的数据采样时钟沿自适应系统和方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339823A (en) * 1980-08-15 1982-07-13 Motorola, Inc. Phase corrected clock signal recovery circuit
EP0500263A2 (en) * 1991-02-20 1992-08-26 Research Machines Plc Method for synchronising a receiver's data clock
CN1126331A (zh) * 1994-09-30 1996-07-10 美国电报电话公司 精定时恢复电路
US6263034B1 (en) * 1998-03-25 2001-07-17 Vitesse Semiconductor Corporation Circuit and technique for digital reduction of jitter transfer
US6553505B1 (en) * 2000-02-29 2003-04-22 Maxtor Corporation Method and apparatus for performing clock timing de-skew
US6751745B1 (en) * 1999-12-17 2004-06-15 Mitsubishi Denki Kabushiki Kaisha Digital synchronization circuit provided with circuit for generating polyphase clock signal
CN1540912A (zh) * 2003-04-23 2004-10-27 华为技术有限公司 调节采样时钟保障同步数据可靠接收的方法及其装置
US6861886B1 (en) * 2003-05-21 2005-03-01 National Semiconductor Corporation Clock deskew protocol using a delay-locked loop
US7848474B2 (en) * 2007-07-09 2010-12-07 Cortina Systems, Inc. Signal timing phase selection and timing acquisition apparatus and techniques

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0393333A (ja) * 1989-09-06 1991-04-18 Toshiba Corp ディジタルインタフェース回路
US5870446A (en) * 1996-03-11 1999-02-09 Adtran, Inc. Mechanism for automatically adjusting the phase of a transmission strobe clock signal to correct for misalignment of transmission clock and data signals
US5742188A (en) * 1996-12-10 1998-04-21 Samsung Electronics., Ltd. Universal input data sampling circuit and method thereof
US6879650B1 (en) * 1998-09-23 2005-04-12 Paradyne Corporation Circuit and method for detecting and correcting data clocking errors
JP3624848B2 (ja) * 2000-10-19 2005-03-02 セイコーエプソン株式会社 クロック生成回路、データ転送制御装置及び電子機器
JP3622685B2 (ja) * 2000-10-19 2005-02-23 セイコーエプソン株式会社 サンプリングクロック生成回路、データ転送制御装置及び電子機器
KR100574938B1 (ko) * 2003-02-20 2006-04-28 삼성전자주식회사 고속 직렬 링크에서 데이터 복원시 에러 발생을감소시키는 데이터 복원장치 및 그 복원방법
US6906555B2 (en) * 2003-06-10 2005-06-14 James Ma Prevention of metastability in bistable circuits
US20080069278A1 (en) * 2006-09-19 2008-03-20 Baumgartner Steven J Asynchronous Phase Rotator Control
US7991099B2 (en) * 2008-04-02 2011-08-02 Lontium Semiconductor Corp. Clock and/or data recovery
US8219846B2 (en) * 2008-05-20 2012-07-10 Xilinx, Inc. Circuit for and method of receiving video data

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339823A (en) * 1980-08-15 1982-07-13 Motorola, Inc. Phase corrected clock signal recovery circuit
EP0500263A2 (en) * 1991-02-20 1992-08-26 Research Machines Plc Method for synchronising a receiver's data clock
CN1126331A (zh) * 1994-09-30 1996-07-10 美国电报电话公司 精定时恢复电路
US6263034B1 (en) * 1998-03-25 2001-07-17 Vitesse Semiconductor Corporation Circuit and technique for digital reduction of jitter transfer
US6751745B1 (en) * 1999-12-17 2004-06-15 Mitsubishi Denki Kabushiki Kaisha Digital synchronization circuit provided with circuit for generating polyphase clock signal
US6553505B1 (en) * 2000-02-29 2003-04-22 Maxtor Corporation Method and apparatus for performing clock timing de-skew
CN1540912A (zh) * 2003-04-23 2004-10-27 华为技术有限公司 调节采样时钟保障同步数据可靠接收的方法及其装置
US6861886B1 (en) * 2003-05-21 2005-03-01 National Semiconductor Corporation Clock deskew protocol using a delay-locked loop
US7848474B2 (en) * 2007-07-09 2010-12-07 Cortina Systems, Inc. Signal timing phase selection and timing acquisition apparatus and techniques

Also Published As

Publication number Publication date
US9026832B2 (en) 2015-05-05
EP2573975A2 (en) 2013-03-27
EP2573975A3 (en) 2017-04-12
CN102347813A (zh) 2012-02-08
EP2573975B1 (en) 2019-03-13
US20130076396A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
CN102347813B (zh) 一种选取采样时钟信号的方法和设备
EP3151607B1 (en) Fpga-based self-adaption method and apparatus for remote radio unit (rru) interface protocol
US20150236844A1 (en) Synchronization signal transmitting device, method thereof and power electronic apparatus having the device
CN103210689B (zh) 对pcie设备进行时间同步的方法、装置和系统
EP3098987A1 (en) Time slot synchronization training method for optical burst transport network node, node device and network
CN101777996B (zh) 一种实现业务主备切换的装置及方法
CN103178899A (zh) 一种光纤接口速率自适应方法及装置
CN103686990A (zh) 实现时钟同步的装置
CN113032320B (zh) 一种异步串口通信波特率自适应方法
CN104753761A (zh) 消息的处理方法、服务器及系统
CN109165046A (zh) 一种板载sata参数优化方法及装置
CN205320085U (zh) 一种100m以太网接口的眼图测试系统
CN109586964B (zh) 双向通信的本地端口及端口训练方法
CN102315889B (zh) 一种高速信号测试方法、装置和系统
CN103379532B (zh) 基站的射频单元信号质量的检测方法及装置
CN105740113A (zh) 一种debug端口自动测试的方法及装置
CN103780458A (zh) 一种以太网接口测试方法和系统
CN103675848A (zh) 一种基于多路gnss信号的信号传输方法及系统
CN105718401B (zh) 一种多路smii信号到一路mii信号的复用方法及系统
CN103003806A (zh) 一种配置pcie端口的方法、装置和设备
CN117076372B (zh) 通信信号接收接口电路和通信方法
EP2530864A1 (en) Apparatus and Method for Power Saving
US9537562B2 (en) Signal processing method and terminal
CN109450517A (zh) Rdss通信传输控制方法和系统
CN103840933A (zh) 一种实现时钟同步的方法和交换机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant