CN203311856U - 并行烧录器电路及烧录器 - Google Patents

并行烧录器电路及烧录器 Download PDF

Info

Publication number
CN203311856U
CN203311856U CN2013203956395U CN201320395639U CN203311856U CN 203311856 U CN203311856 U CN 203311856U CN 2013203956395 U CN2013203956395 U CN 2013203956395U CN 201320395639 U CN201320395639 U CN 201320395639U CN 203311856 U CN203311856 U CN 203311856U
Authority
CN
China
Prior art keywords
input interface
output pin
main control
programming device
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2013203956395U
Other languages
English (en)
Inventor
王永胜
林青合
李刚
刘甜甜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hisense Broadband Multimedia Technology Co Ltd
Original Assignee
Hisense Broadband Multimedia Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hisense Broadband Multimedia Technology Co Ltd filed Critical Hisense Broadband Multimedia Technology Co Ltd
Priority to CN2013203956395U priority Critical patent/CN203311856U/zh
Application granted granted Critical
Publication of CN203311856U publication Critical patent/CN203311856U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Microcomputers (AREA)

Abstract

本实用新型公开了一种并行烧录器电路，包括主控芯片、烧录座，所述的烧录座包括数据输入接口和时钟输入接口，所述主控芯片包括并行的n路数据输出引脚和并行的n路时钟输出引脚，所述的数据输出引脚和时钟输出引脚分别与烧录座的数据输入接口和时钟输入接口一一对应连接，所述的主控芯片还连接有存储单元，其中n为大于1的正整数。本实用新型的并行烧录器电路通过模拟多路C2协议，分别接到若干个待烧录的单片机的C2接口上，利用Port的整体赋值性，实现并行烧录，一次可同时烧录多个单片机，大幅提高批量生产的效率，降低单片机的生产成本。

Description

并行烧录器电路及烧录器
技术领域
 本实用新型属于单片机技术领域，具体地说，是涉及一种并行烧录器电路及烧录器。
背景技术
当前，烧录Silicon的C8051系列的MCU，采用的Silicon生产的烧录器，其主控芯片采用C8051F721，只包含有一路数据输出引脚和一路时钟输出引脚，也即一次只能烧录一个单片机，主控芯片一方面通过USB与计算机软件通信，另一方面通过模拟C2接口协议，把烧录的HEX写入待烧录的单片机中。对开发调试，是足够的，但对于批量生产时，要批量烧录C8051系列单片机时，一次烧录一个单片机，效率低下，费时，费力，生产成本高。
基于此，如何开发一种新的并行烧录器电路及烧录器，可以并行一次烧录多个单片机，是本实用新型主要解决的问题。
发明内容
本实用新型为了解决现有烧录器串行烧录单片机效率低的问题，提供了一种并行烧录器电路及烧录器，可以并行烧录单片机，实现一次同时烧录多个单片机，提高了生产效率，降低生产成本。
为了解决上述技术问题，本实用新型采用以下技术方案予以实现：
一种并行烧录器电路，包括主控芯片、烧录座，所述的烧录座包括数据输入接口和时钟输入接口，所述主控芯片包括并行的n路数据输出引脚和并行的n路时钟输出引脚，所述的数据输出引脚和时钟输出引脚分别与烧录座的数据输入接口和时钟输入接口一一对应连接，所述的主控芯片还连接有存储单元，其中n为大于1的正整数。
进一步的，还包括驱动器，所述的数据输出引脚和时钟输出引脚通过连接驱动器后分别与烧录座的数据输入接口和时钟输入接口一一对应连接。
进一步的，所述的并行烧录电路还连接有用于为所述的驱动器提供工作电压的电源电路。
又进一步的，所述的电源电路一端通过USB接口连接5V电源，另外一端与主控芯片的电压输入端子连接。
其中，所述的存储单元可以为计算机，所述的主控芯片通过USB接口连接计算机。
此外，所述的存储单元还可以为Flash存储器，所述的主控芯片与Flash存储器连接。
所述的并行烧录器电路包括至少两个烧录座，每个烧录座包括一个数据输入接口和一个时钟输入接口，所述的数据输出引脚和时钟输出引脚通过连接驱动器后分别与烧录座的数据输入接口和时钟输入接口一一对应连接。
基于上述的一种并行烧录器电路，本实用新型同时提供了一种并行烧录器，包括并行烧录器电路，所述的并行烧录器电路包括主控芯片、烧录座，所述的烧录座包括数据输入接口和时钟输入接口，所述主控芯片包括并行的n路数据输出引脚和并行的n路时钟输出引脚，所述的数据输出引脚和时钟输出引脚分别与烧录座的数据输入接口和时钟输入接口一一对应连接，所述的主控芯片还连接有存储单元，其中n为大于1的正整数。
与现有技术相比，本实用新型的优点和积极效果是：本实用新型的并行烧录器电路及烧录器通过模拟多路C2协议，分别接到若干个待烧录的单片机的C2接口上，利用Port的整体赋值性，实现并行烧录，一次可同时烧录多个单片机，大幅提高批量生产的效率，降低单片机的生产成本。
结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其他特点和优点将变得更加清楚。
附图说明
图1是本实用新型所提出的并行烧录器电路的一种实施例电路原理方框图；
图2是本实用新型所提出的并行烧录器电路的另外一种实施例电路原理图。
具体实施方式
下面结合附图对本实用新型的具体实施方式作进一步详细地说明。
实施例一，本实施例将以采用并行烧录器电路的并行烧录器为例，进行详细说明本实用新型的烧录器电路及烧录器的电路结构及工作原理，参见图1所示，本实施例中的并行烧录器电路，包括主控芯片、烧录座，烧录座包括数据输入接口M1和时钟输入接口N1，主控芯片包括并行的n路数据输出引脚D1～Dn和并行的n路时钟输出引脚C1～Cn，数据输出引脚和时钟输出引脚通过分别与烧录座的数据输入接口M1和时钟输入接口N1一一对应连接，主控芯片还连接有存储单元，其中n为大于1的正整数。本烧录器电路的工作原理为：比如待烧录的单片机为具有C2接口的单片机，C2接口包括两路写入端子：M1和N1，因此，主控芯片模拟n路C2信号并行输出，可以分别接到n个待烧录的单片机的相应接口上，利用单片机软件控制中，PORT寄存器可整体被赋值的特性，实现数据并行输出，一次可同时烧录n个单片机，极大的提高了生产效率，有利于降低产品生产成本，存储单元中存储有待写入的程序，主控单元从存储单元中读取待写入程序，然后再写入待烧录的单片机中。
实施例二，作为另外一个具体实施例，本实施例将以烧录具有C2协议接口的C8051系列单片机为例进行进一步详细说明，参见图2所示，本实施例采用有48个pin脚的C8051F380做主控芯片U2，其中，p0.0～p0.7以及p3.0～p3.7用于作为并行的16路数据输出引脚，p1.0～p1.7以及p4.0～p4.7用于作为并行的16路时钟输出引脚，用于模拟32路模拟信号C2，分别接到16个烧录座J1～J16的数据输入接口C2D和时钟输入接口C2CK，进而可以实现同时烧录16个单片机。
由于C8051F380有USB功能，可实现USB通信，参见图2中主控芯片U2的D+端子和D-端子，为USB的两路端子，通过USB接口J0连接到计算机上，计算机作为存储单元，存储有待写入的程序。当然，除了计算机之外，也可以采用其他具有USB接口以及具有存储功能的存储介质实现。
主控芯片U2通过SPI或I2C接口可以连接外挂Flash，具体参见U2的31-34端子，其通过连接J18后可以连接Flash存储器，从Flash存储器中读取程序，通过模拟C2协议，再烧录到单片机中。
考虑到C8051F380的驱动能力不强，故在pin脚的后面添加驱动器U3～U6，每个驱动器具有8路输入/输出，4个驱动器实现驱动32路信号，驱动器的输出端子C2D1～C2D16为驱动后的数据输出端子，分别与16个烧录座的数据输入端子C2D一一对应连接，驱动器的输出端子C2CK1～C2CK16为驱动后的时钟输出端子，分别与16个烧录座的时钟输入端子C2CK一一对应连接，其中，驱动器U3～U6可以采用74LVC245芯片实现。
本实施例中的并行烧录电路还连接有用于为驱动器提供工作电压的电源电路，该电源电路为驱动器提供3.3V工作电压，具体的电源电路包括U1，其一端通过USB接口FUSB1连接5V电压，将电压转换后，另外一端连接驱动器U3～U6的电源输入端子VCC。
当然，上述说明并非是对本实用新型的限制，本实用新型也并不仅限于上述举例，本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、改型、添加或替换，也应属于本实用新型的保护范围。

Claims (10)

1.一种并行烧录器电路，其特征在于：包括主控芯片、烧录座，所述的烧录座包括数据输入接口和时钟输入接口，所述主控芯片包括并行的n路数据输出引脚和并行的n路时钟输出引脚，所述的数据输出引脚和时钟输出引脚分别与烧录座的数据输入接口和时钟输入接口一一对应连接，所述的主控芯片还连接有存储单元，其中n为大于1的正整数。
2.根据权利要求1所述的并行烧录器电路，其特征在于：还包括驱动器，所述的数据输出引脚和时钟输出引脚通过连接驱动器后分别与烧录座的数据输入接口和时钟输入接口一一对应连接。
3.根据权利要求2所述的并行烧录器电路，其特征在于：所述的并行烧录器电路还连接有用于为所述的驱动器提供工作电压的电源电路。
4.根据权利要求3所述的并行烧录器电路，其特征在于：所述的电源电路一端通过USB接口连接5V电源，另外一端与主控芯片的电压输入端子连接。
5.根据权利要求2所述的并行烧录器电路，其特征在于：所述的存储单元为计算机，所述的主控芯片通过USB接口连接计算机。
6.根据权利要求2所述的并行烧录器电路，其特征在于：所述的存储单元为Flash存储器，所述的主控芯片与Flash存储器连接。
7.根据权利要求1-6任一项权利要求所述的并行烧录器电路，其特征在于：所述的并行烧录器电路包括至少两个烧录座，每个烧录座包括一个数据输入接口和一个时钟输入接口，所述的数据输出引脚和时钟输出引脚通过连接驱动器后与分别与烧录座的数据输入接口和时钟输入接口一一对应连接。
8.一种并行烧录器，包括并行烧录器电路，其特征在于：所述的并行烧录器电路包括主控芯片、烧录座，所述的烧录座包括数据输入接口和时钟输入接口，所述主控芯片包括并行的n路数据输出引脚和并行的n路时钟输出引脚，所述的数据输出引脚和时钟输出引脚分别与烧录座的数据输入接口和时钟输入接口一一对应连接，所述的主控芯片还连接有存储单元，其中n为大于1的正整数。
9.根据权利要求8所述的并行烧录器，其特征在于：所述的数据输出引脚和时钟输出引脚通过连接驱动器后分别与烧录座的数据输入接口和时钟输入接口一一对应连接。
10.根据权利要求8所述的并行烧录器，其特征在于：所述的存储单元为计算机，所述的主控芯片通过USB接口连接计算机。
CN2013203956395U 2013-07-04 2013-07-04 并行烧录器电路及烧录器 Expired - Lifetime CN203311856U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013203956395U CN203311856U (zh) 2013-07-04 2013-07-04 并行烧录器电路及烧录器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013203956395U CN203311856U (zh) 2013-07-04 2013-07-04 并行烧录器电路及烧录器

Publications (1)

Publication Number Publication Date
CN203311856U true CN203311856U (zh) 2013-11-27

Family

ID=49618047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013203956395U Expired - Lifetime CN203311856U (zh) 2013-07-04 2013-07-04 并行烧录器电路及烧录器

Country Status (1)

Country Link
CN (1) CN203311856U (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984583A (zh) * 2014-06-05 2014-08-13 广州小微电子技术有限公司 一种数据烧录方法及其系统
CN104090789A (zh) * 2014-06-27 2014-10-08 国家电网公司 一种可同时连接多个模块的flash程序烧写装置
CN104200843A (zh) * 2014-09-13 2014-12-10 无锡中星微电子有限公司 闪存烧入器、烧入系统及烧入方法
CN105630520A (zh) * 2014-10-28 2016-06-01 比亚迪股份有限公司 单片机程序数据烧录方法、系统和单片机
CN105843768A (zh) * 2016-04-20 2016-08-10 芯海科技（深圳）股份有限公司 一种单线通信mtp烧录协议及基于该协议的烧录装置
CN106020911A (zh) * 2016-06-02 2016-10-12 广东盈科电子有限公司 一种微控制器烧录接口与电路板板间连接复用方法
CN109697073A (zh) * 2018-12-28 2019-04-30 北京深思数盾科技股份有限公司 芯片烧录方法和系统
CN109726161A (zh) * 2018-12-27 2019-05-07 海信（山东）空调有限公司 一种数据烧录装置及方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984583B (zh) * 2014-06-05 2017-09-05 广州小微电子技术有限公司 一种数据烧录方法及其系统
CN103984583A (zh) * 2014-06-05 2014-08-13 广州小微电子技术有限公司 一种数据烧录方法及其系统
CN104090789A (zh) * 2014-06-27 2014-10-08 国家电网公司 一种可同时连接多个模块的flash程序烧写装置
CN104200843A (zh) * 2014-09-13 2014-12-10 无锡中星微电子有限公司 闪存烧入器、烧入系统及烧入方法
CN104200843B (zh) * 2014-09-13 2018-01-30 无锡中感微电子股份有限公司 闪存烧入器、烧入系统及烧入方法
CN105630520A (zh) * 2014-10-28 2016-06-01 比亚迪股份有限公司 单片机程序数据烧录方法、系统和单片机
CN105630520B (zh) * 2014-10-28 2019-01-29 比亚迪股份有限公司 单片机程序数据烧录方法、系统和单片机
CN105843768A (zh) * 2016-04-20 2016-08-10 芯海科技（深圳）股份有限公司 一种单线通信mtp烧录协议及基于该协议的烧录装置
CN105843768B (zh) * 2016-04-20 2019-01-25 芯海科技（深圳）股份有限公司 一种单线通信多次可编程存储器烧录方法及基于该方法的烧录装置
CN106020911A (zh) * 2016-06-02 2016-10-12 广东盈科电子有限公司 一种微控制器烧录接口与电路板板间连接复用方法
CN109726161A (zh) * 2018-12-27 2019-05-07 海信（山东）空调有限公司 一种数据烧录装置及方法
CN109697073A (zh) * 2018-12-28 2019-04-30 北京深思数盾科技股份有限公司 芯片烧录方法和系统
CN109697073B (zh) * 2018-12-28 2021-06-18 北京深思数盾科技股份有限公司 芯片烧录方法和系统

Similar Documents

Publication Publication Date Title
CN203311856U (zh) 并行烧录器电路及烧录器
CN103365689A (zh) 一种单片机并行烧录方法
CN102662903A (zh) 一种通过cpld或fpga实现pcie设备热插拔的方法
CN102184741A (zh) 一种烧写spi flash的方法
CN105335548A (zh) 一种用于ice的mcu仿真方法
CN103488600A (zh) 通用从机同步串行接口电路
CN110908475A (zh) 一种申威1621cpu无ich2套片服务器主板
CN105446937A (zh) 基于可编程芯片的电路板及其控制方法
CN212112481U (zh) 一种原型验证平台的电路结构
CN103226531B (zh) 一种双端口外设配置接口电路
CN207623969U (zh) 一种支持多种数据接口兼容的usb集线器
CN203366045U (zh) 一种基于can总线的数字量输入输出装置
CN207516997U (zh) 一种使用CPLD进行NVMe SSD的带外管理模块
CN101452439A (zh) CompactPCI通讯板卡
CN101853236B (zh) 一种基于双总线的微控制器外设扩展方法
CN101866695B (zh) 一种NandflashU盘控制器读写Norflash存储器的方法
CN211149356U (zh) 一种申威1621cpu无ich2套片服务器主板
CN210983388U (zh) 一种可一路转多路pci-e和pci总线接口的板卡
CN107341116B (zh) 基于arm的pc/104通信方法及其写入、读取时序
CN201348757Y (zh) 一种采用电源电路分离式设计的pc/104主板
CN204833088U (zh) 应用于工程物探仪器的多功能嵌入式主板
CN208873141U (zh) 基于ft1500a处理器的主板和计算机
CN102855217A (zh) 一种前端机的通用核心板及其前端机
CN203025276U (zh) 电容触摸屏模组测试仪
CN201444302U (zh) 一种可配置管脚的soc芯片

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20131127