CN202068389U - 一种短时脉冲信号的实现装置 - Google Patents
一种短时脉冲信号的实现装置 Download PDFInfo
- Publication number
- CN202068389U CN202068389U CN2011200970298U CN201120097029U CN202068389U CN 202068389 U CN202068389 U CN 202068389U CN 2011200970298 U CN2011200970298 U CN 2011200970298U CN 201120097029 U CN201120097029 U CN 201120097029U CN 202068389 U CN202068389 U CN 202068389U
- Authority
- CN
- China
- Prior art keywords
- unit
- short
- time pulse
- signal
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003111 delayed effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 6
- 230000010363 phase shift Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
本实用新型涉及一种短时脉冲信号的实现装置，装置包括用于对输入信号的高电平进行锁存的锁存单元、用于对锁存信号进行延时的延时单元以及用于锁存信号进行异步清零的复位单元；锁存单元通过延时单元接入复位单元；所述复位单元接入锁存单元；锁存单元是触发器。本实用新型提供了一种可产生纳秒级的短时脉冲、脉冲的宽度与延时电路的延时参数有关，与电路的工作时钟的频率无关以及可满足特定的相位关系的短时脉冲信号的实现装置。
Description
技术领域
本实用新型涉及一种脉冲信号的实现装置，尤其涉及一种短时脉冲信号的实现装置。
背景技术
目前，FPGA广泛应用于数字系统设计领域，基于FPGA的设计方法具有灵活、集成度高的优点，但是，应用FPGA必然面临器件速度和面积的约束，对于航天、军工等具体应用领域，能够得到的FPGA的资源和速度都非常有限，在速度和资源均受到限制的情况下，FPGA的设计工作会面临一些新的问题。比如在某个FPGA的设计任务中，需要产生周期的短时脉冲控制信号，这些脉冲信号的宽度约在10ns左右，如果以常规的同步设计方法来实现，FPGA至少需要频率为100MHz的输入时钟，但是设计任务所能得到的FPGA的最大工作频率仅为70MHz，显然，约束条件限制了常规方法的应用，急需一种新的设计方法，使其突破FPGA器件本身的速度限制，产生纳秒级的短时脉冲，并且满足特定的相位关系。
实用新型内容
为了解决背景技术中存在的上述技术问题，本实用新型提供了一种可产生纳秒级的短时脉冲、脉冲的宽度与延时电路的延时参数有关，与电路的工作时钟的频率无关以及可满足特定的相位关系的短时脉冲信号的实现装置。
本实用新型的技术解决方案是：本实用新型提供了一种短时脉冲信号的实现装置，其特殊之处在于：所述装置包括用于对输入信号的高电平进行锁存的锁存单元、用于对锁存信号进行延时的延时单元以及用于锁存信号进行异步清零的复位单元；所述锁存单元通过延时单元接入复位单元；所述复位单元接入锁存单元；所述锁存单元是触发器。
上述装置还包括用于对输入信号进行相位调整的相位调整单元；所述相位调整单元通过锁存单元接入延时单元；所述相位调整单元是缓冲器。
上述装置还包括用于对已经获取到的短时脉冲信号进行极性调整的极性控制单元；所述极性控制单元接入锁存单元；所述极性控制单元是非门或直接输出。
本实用新型的优点是：
1、可产生纳秒级短时脉冲。本实用新型所提供的短时脉冲信号的实现装置将之前得到的时钟的触发沿的高电平进行锁存，同时将对锁存信号进行延时，得到延时信号后作为控制信号将锁存信号异步清零，获取短时脉冲信号。本实用新型一改传统的实现短时脉冲需要采用时钟周期小于脉冲宽度的时钟，此装置采用低频时钟产生纳秒级的短时脉冲，时钟频率显著降低，非常适合在外部时钟频率受到限制的系统中使用。
2、可满足特定的相位关系。本实用新型所提供的短时脉冲信号的实现装置能够根据实际需要改变短时脉冲的极性，使用低频时钟产生纳秒级的短时脉冲，这种装置以应用于FPGA工作频率受到限制的场合，同时，通过改变缓冲器的数目，可以改变短时脉冲宽度和相位，实现方式灵活，结构简单，易于实现。
附图说明
图1是本实用新型所提供的短时脉冲信号的实现装置的原理框架结构示意图；
图2是本实用新型所提供的短时脉冲信号的实现装置的基本电路图；
图3是依据本实用新型所提供短时脉冲信号的实现装置所产生的短时脉冲信号的时序图。
具体实施方式
参见图1和图2，本实用新型在提供一种产生短时脉冲信号的装置，该装置包括用于对输入信号的高电平进行锁存的锁存单元、用于对锁存信号进行延时的延时单元以及用于锁存信号进行异步清零的复位单元；锁存单元通过延时单元接入复位单元；复位单元接入锁存单元；锁存单元是触发器。
为了便于对已经获得的短时脉冲进行相位调整，本实用新型所提供的短时脉冲信号产生装置还包括用于对输入信号进行相位调整的相位调整单元；相位调整单元通过锁存单元接入延时单元；该相位调整单元是缓冲器。
为了便于对获得到的短时脉冲信号进行极性调整，本实用新型所提供的装置还包括用于对已经获取到的短时脉冲信号进行极性调整的极性控制单元；极性控制单元接入锁存单元；该极性控制单元可以是非门或直接输出。
本实用新型在工作时，输入信号直接经过相位调整单元进行相位调整后在时钟触发沿被锁存单元锁存；锁存信号经过延时单元延时后作为复位单元的输入信号，复位信号作为复位单元的输入信号；复位单元的输出信号作为锁存单元的控制信号将锁存信号清零；锁存信号通过极性控制单元的极性选择处理后输出短时脉冲信号。
参见图2和图3，将通过具体的实施例对本实用新型所提供的短时脉冲信号的实现装置做进一步说明，本实用新型所提供的短时脉冲信号的实现装置在具体使用时，其具体实现步骤如下：
1)输入时钟信号CLK接入触发器B-REG和C-REG的时钟输入端，上升沿触发，触发器B-REG和C-REG组成锁存单元；
2)输入复位信号RESET先经过非门INV再经过或门OR后输入触发器B-REG和C-REG的异步清零端CLR，CLR高电平有效，RESET低电平有效，非门INV和或门OR组成复位单元；
3)输入信号A经过3个串连的缓冲器BUFD后产生信号A-SHFT，A-SHFT输入触发器B-REG，3个串连的缓冲器组成相位调整单元，如果不需要进行相位调整，输入信号A直接输入触发器C-REG；
4)相位调整后的信号A-SHFT和输入信号A在时钟上升沿分别被锁存单元中的触发器B-REG和C-REG锁存；
5)触发器B-REG输出信号先经过2个串连的缓冲器BUFD延时再经或门OR后输入触发器B-REG的异步清零端CLR，触发器C-REG输出信号先经过3个缓冲器BUFD延时再经过或门OR后输入触发器C-REG的异步清零端CLR，串连的缓冲器组成延时单元；
6)触发器C-REG输出信号经过非门INV后输出负的短时脉冲信号C-N，非门组成极性控制单元，如果不需要进行极性调整，触发器B-REG直接输出正的短时脉冲信号B-P；
7)RESET信号为‘0’时，电路复位，复位单元输出‘1’，触发器B-REG和C-REG的异步清零端CLR为‘1’，触发器B-REG和C-REG输出均为‘0’，B-P和C-N分别为‘0’和‘1’；
8)RESET信号为‘1’时，电路进入正常工作状态；在时钟CLK的上升沿，将输入信号A锁存至触发器B-REG，将相位调整后的信号A-SHFT锁存至触发器C-REG；当A和A-SHFT为‘0’时，上升沿触发，触发器B-REG和C-REG输出为‘0’，并且保持1个时钟周期；当A和A-SHFT为‘1’时，上升沿触发，触发器B-REG和C-REG输出为‘1’，该信号经过延时单元和复位单元后输出为‘1’，并输入触发器B-REG和C-REG的异步清零端CLR将触发器B-REG和C-REG清零，触发器B-REG和C-REG的输出从‘1’变为‘0’，并保持‘0’至下一个时钟上升沿；触发器B-REG从‘1’变为‘0’的过程经历的时间为：2个缓冲器BUFD的延时+1个或门OR的延时+布线延时，这个时间就是产生的短时脉冲信号B-P的宽度，触发器C-REG从‘1’变为‘0’的过程经历的时间为：3个缓冲器BUFD的延时+1个或门OR的延时+布线延时，这个时间就是产生的短时脉冲信号C-N的宽度；增加或减少缓冲器BUFD的数量可以增加和减少短时脉冲的宽度；
9)触发器C-REG的输出经过1个非门产生负的短时脉冲信号C-N；
10)信号A-SHFT是信号A的经过3个缓冲器BUFD延时后产生的移相信号，增加或减少相位调整单元中缓冲器的数量相当于增加或减少短时脉冲信号相对于A-SHFT信号的相移大小。
Claims (3)
1.一种短时脉冲信号的实现装置，其特征在于：所述装置包括用于对输入信号的高电平进行锁存的锁存单元、用于对锁存信号进行延时的延时单元以及用于锁存信号进行异步清零的复位单元；所述锁存单元通过延时单元接入复位单元；所述复位单元接入锁存单元；所述锁存单元是触发器。
2.根据权利要求1所述的短时脉冲信号的实现装置，其特征在于：所述装置还包括用于对输入信号进行相位调整的相位调整单元；所述相位调整单元通过锁存单元接入延时单元；所述相位调整单元是缓冲器。
3.根据权利要求1所述的短时脉冲信号的实现装置，其特征在于：所述装置还包括用于对已经获取到的短时脉冲信号进行极性调整的极性控制单元；所述极性控制单元接入锁存单元；所述极性控制单元是非门。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011200970298U CN202068389U (zh) | 2011-04-06 | 2011-04-06 | 一种短时脉冲信号的实现装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011200970298U CN202068389U (zh) | 2011-04-06 | 2011-04-06 | 一种短时脉冲信号的实现装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202068389U true CN202068389U (zh) | 2011-12-07 |
Family
ID=45062239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011200970298U Expired - Fee Related CN202068389U (zh) | 2011-04-06 | 2011-04-06 | 一种短时脉冲信号的实现装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202068389U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102231627A (zh) * | 2011-04-06 | 2011-11-02 | 中国科学院西安光学精密机械研究所 | 一种短时脉冲信号的实现方法及其装置 |
-
2011
- 2011-04-06 CN CN2011200970298U patent/CN202068389U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102231627A (zh) * | 2011-04-06 | 2011-11-02 | 中国科学院西安光学精密机械研究所 | 一种短时脉冲信号的实现方法及其装置 |
| CN102231627B (zh) * | 2011-04-06 | 2014-03-12 | 中国科学院西安光学精密机械研究所 | 一种短时脉冲信号的实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104767516A (zh) | 异步信号同步电路 | |
| CN106961259A (zh) | D触发器 | |
| CN102707766B (zh) | 信号同步装置 | |
| CN106656108A (zh) | 触发器电路 | |
| WO2008120150A3 (en) | An odd number frequency dividing circuit | |
| CN101694991B (zh) | 用于实现任意脉宽的异步脉冲信号同步的电路 | |
| CN101087141B (zh) | 脉冲合成方式的占空比可调n次分频电路 | |
| CN102231627B (zh) | 一种短时脉冲信号的实现方法 | |
| CN103618569A (zh) | 一种矢量网络分析仪的中频处理系统及中频处理方法 | |
| CN202068389U (zh) | 一种短时脉冲信号的实现装置 | |
| CN102790605B (zh) | 异步信号同步器 | |
| CN104954014B (zh) | 一种超前-滞后型数字鉴相器结构 | |
| CN102045042B (zh) | 使用于半导体元件测试的频率信号产生方法 | |
| CN106342405B (zh) | 雷达数字频率合成器控制脉冲产生电路 | |
| CN202444477U (zh) | 一种高速低功耗的真单相时钟2/3双模预分频器 | |
| CN102118147B (zh) | 脉冲产生电路 | |
| CN2924932Y (zh) | 一种分频器电路 | |
| CN205039800U (zh) | 具有迟滞功能的时间数字转换电路 | |
| CN107592099A (zh) | D触发器 | |
| CN209488539U (zh) | 一种基于dds的脉冲波调频电路及调频系统 | |
| CN203119852U (zh) | 一种脉冲产生电路 | |
| CN204168276U (zh) | 延迟锁相环和占空比矫正电路结构 | |
| CN103368543A (zh) | 基于数字移相提高延时精度的方法 | |
| CN202475380U (zh) | 一种多阶m序列发生电路 | |
| Liu et al. | An asynchronous loop structure based on the click element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111207 Termination date: 20160406 |