CN103618569A - 一种矢量网络分析仪的中频处理系统及中频处理方法 - Google Patents

Abstract

本发明公开了一种矢量网络分析仪的中频处理系统及中频处理方法，其包括现场可编程门阵列，其中，所述现场可编程门阵列(FPGA)分别与逻辑锁相环电路单元、模数转换单元相连接，所述逻辑锁相环电路单元与一中频单元相连接，所述中频单元与所述模数转换单元相连接，所述中频单元包括中频参考信号端、第一反射信号端与第二反射信号端，所述中频参考信号端与所述逻辑锁相环电路单元相连接。采用现场可编程门阵列(FPGA)、逻辑锁相环电路单元、模数转换单元与中频单元的技术形式，解决了电路板体积有限、多管脚连接器布局困难的技术问题，有效的减少了器件数量及连接器的管脚数目，缩小了产品体积，减少功耗，降低成本。

Description

一种矢量网络分析仪的中频处理系统及中频处理方法

技术领域

本发明涉及一种矢量网络分析仪的中频处理系统及中频处理方法。

背景技术

矢量网络分析仪作为射频和微波产品性能的主要测试仪器，传统双端口的矢量网络分析仪，通过激励信号源模块产生激励信号，一路作为参考信号，另一路经程控衰减器和定向耦合器后从测试端口输出作为激励信号源激励被测件，经被测件反射回来的信号经由定向耦合器的耦合端口输出，该信号作为测试信号送入变频接收模块。在变频接收模块内，参考信号和测试信号分别与来自本振信号源模块的本振信号进行基波混频得到中频信号，参考通道和测试通道的这三路中频信号在中频处理模块内进行必要的滤波和放大后，送入模数变换模块，模数转换后的数据分别送入数字中频模块进行后续的数据处理。其中，对3路中频信号的处理，目前常用的方法是每路单独处理，独立进行模数转换，需要至少3个模数转换器，转换后的数字信号进行数字下变频，中频的频率是固定不变的。期刊《一种高速数据采集系统的设计》文中所述的并行分时采集技术,提出了一种多路分时采集控制、映射内存的高速数据采集设计方案及工程实现方法。该方法提及了分时采集技术，但其实现方案为选用多片模数转换器对单路信号进行分时采集，存在资源配置浪费，效率低等缺点，成本高、效率低、占用空间大，又由于电路板的体积有限，中频处理模块和数字信号处理模块之间的数据传输需大量多管脚连接器，难以实现平衡，给制造工艺带来较大难题。

发明内容

鉴于上述现有技术的不足，本发明的目的在于提供一种矢量网络分析仪的中频处理系统及中频处理方法，解决电路板体积有限、多管脚连接器布局困难的技术问题，实现对可变中频频率信号的高效采集处理，减少电路的体积与功耗。

为解决上述技术问题，本发明方案包括：

一种矢量网络分析仪的中频处理系统，其包括现场可编程门阵列(FPGA)，其中，所述现场可编程门阵列(FPGA)分别与逻辑锁相环电路单元、模数转换单元相连接，所述逻辑锁相环电路单元与一中频单元相连接，所述中频单元与所述模数转换单元相连接，所述中频单元包括中频参考信号端、第一反射信号端与第二反射信号端，所述中频参考信号端与所述逻辑锁相环电路单元相连接；所述中频参考信号端的中频参考信号输入所述逻辑锁相环电路单元处理产生频率可变的触发信号，所述现场可编程门阵列(FPGA)处理所述触发信号后，控制所述中频单元将所述中频参考信号端的中频参考信号、所述第一反射信号端的第一反射信号与所述第二反射信号端的第二反射信号合路生成中频信号，同步控制所述模数转换单元采集处理所述中频信号，所述模数转换单元处理所述中频信号后反馈所述现场可编程门阵列(FPGA)输出。

所述的中频处理系统，其中，所述中频参考信号端上设置有参考低压射频开关，所述第一反射信号端上设置有第一低压射频开关，所述第二反射信号端上设置有第二低压射频开关，所述现场可编程门阵列(FPGA)处理所述触发信号获得参考分时控制信号、第一分时控制信号、第二分时控制信号与采样时钟；所述现场可编程门阵列(FPGA)通过所述参考分时控制信号控制所述参考低压射频开关，通过所述第一分时控制信号控制所述第一低压射频开关，通过所述第二分时控制控制信号控制所述第二低压射频开关；所述模数转换单元根据所述采样时钟处理所述中频信号。

所述的中频处理系统，其中，所述中频参考信号端上设置有一用于整形的电压比较器；所述逻辑锁相环电路单元配置有一用于除去高频分量与噪音的环路滤波单元。

一种使用所述中频处理系统的中频处理方法，其包括以下步骤：

中频参考信号经所述逻辑锁相环电路单元处理产生频率可变的触发信号，现场可编程门阵列(FPGA)根据所述触发信号将中频参考信号、第一反射信号与第二反射信号合路生成中频信号，模数转换单元对所述中频信号进行分时处理，并将处理后的所述中频信号反馈所述现场可编程门阵列(FPGA)输出；所述第一反射信号与所述第二反射信号的频率随所述中频参考信号的频率对应变化。

所述的中频处理方法，其中，上述步骤具体的包括：对所述中频参考信号整形后输入所述逻辑锁相环电路单元产生所述触发信号，所述触发信号输入所述现场可编程门阵列(FPGA)处理，得到参考分时控制信号、第一分时控制信号、第二分时控制信号与采样时钟，所述现场可编程门阵列(FPGA)通过所述参考分时控制信号、所述第一分时控制信号、所述第二分时控制信号控制对应的低压射频开关运行，使所述中频参考信号、所述第一反射信号与所述第二反射信号合路生成所述中频信号；所述现场可编程门阵列(FPGA)将所述采样时钟传输到所述模数转换模块，所述模数转换模块根据所述采样时钟对所述中频信号进行分时数据采集。

所述的中频处理方法，其中，上述步骤具体的包括：所述参考分时控制信号、所述第一分时控制信号与所述第二分时控制信号分别延迟所述触发信号的三分之一周期；所述参考分时控制信号频率为所述中频信号的4n倍，在所述中频参考信号中频信号一个周期内，可以截取4n段所述中频参考信号用于合路；所述第一分时控制信号频率为所述中频信号的4n倍，在所述中频参考信号中频信号一个周期内，可以截取4n段所述第一反射信号用于合路；所述第二分时控制信号频率为所述中频信号的4n倍，在所述中频参考信号中频信号一个周期内，可以截取4n段所述第二反射信号用于合路；所述中频信号为包含了4n段时序为所述中频参考信号、所述第一反射信号与所述第二反射信号的三路合路信号；上述n均为自然数。

所述的中频处理方法，其中，上述步骤具体的包括：所述模数转换单元在所述采样时钟的下降沿采集所述中频信号的数据，所述采样时钟每产生一个下降沿，所述模数转换单元就对输入的所述中频信号采集一次，间隔七个脉冲后的第一个上升沿读取数据。

所述的中频处理方法，其中，上述步骤具体的包括：在一个周期的所述中频信号内，对单段的所述中频参考信号、所述第一反射信号与所述第二反射信号分别采集,保留最后一次下降沿时采集数据，经过七个脉冲后的第一个上升沿读取、并行输出十六位数据。

所述的中频处理方法，其中，上述步骤具体的包括：在每一个低电平期间，所述模数转换单元对所述中频信号进行三次采集，所述中频信号分别包含4n段所述中频参考信号、4n段所述第一反射信号、4n段所述第二反射信号，所述采样时钟频率为所述中频信号频率的固定倍数，所述采样时钟频率为大于36倍所述中频信号频率的计数时钟，其中n均为自然数。

本发明提供了一种矢量网络分析仪的中频处理系统及中频处理方法，采用现场可编程门阵列(FPGA)、逻辑锁相环电路单元、模数转换单元与中频单元的技术形式，通过采用单片模数转换单元对适量网络分析仪中的三路中频信号进行分时采集，解决了电路板体积有限、多管脚连接器布局困难的技术问题，有效的减少了器件数量及连接器的管脚数目，缩小了产品体积，减少功耗，降低成本；并且对中频信号进行分时采集，以及模数转换单元采样时钟信号均是由中频参考信号经锁相环电路，现场可编程门阵列(FPGA)分频处理得到，其频率随中频参考信号的频率变化而变化，允许中频信号在频率上的改变，实现了对可变中频频率信号的高效采集处理；并且采样时钟发生技术可以保证在中频信号频率变化时，模数转换单元采集、读取数据的同步性，简化了电路结构。

附图说明

图1为本发明中中频处理系统的结构示意图；

图2为本发明中处理中频信号的框架示意图；

图3为本发明中中频分时采集控制信号时序图；

图4为本发明中中频分时采集控制信号的框架示意图；

图5为本发明中模数转换单元之采用时钟时序对比图。

具体实施方式

本发明提供了一种矢量网络分析仪的中频处理系统及中频处理方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下对本发明进一步详细说明。应当理解，此处所描述的具体实施例子仅用以解释本发明，并不用于限定本发明。

本发明提供了一种矢量网络分析仪的中频处理系统，如图1图、2与图4所示的，其包括现场可编程门阵列(FPGA)1，其中，所述现场可编程门阵列(FPGA)1分别与逻辑锁相环电路单元2、模数转换单元3相连接，所述逻辑锁相环电路单元2与一中频单元4相连接，所述中频单元4与所述模数转换单元3相连接，所述中频单元4包括中频参考信号端5、第一反射信号端6与第二反射信号端7，所述中频参考信号端5与所述逻辑锁相环电路单元2相连接；所述中频参考信号端5的中频参考信号输入所述逻辑锁相环电路单元2处理产生频率可变的触发信号，所述现场可编程门阵列(FPGA)1处理所述触发信号后，控制所述中频单元4将所述中频参考信号端5的中频参考信号、所述第一反射信号端6的第一反射信号与所述第二反射信号端7的第二反射信号合路生成中频信号，所述中频参考信号、所述第一反射信号与所述第二反射信号均为不同的中频信号，为了方便描述而区分其称谓。同步控制所述模数转换单元3采集处理所述中频信号，所述模数转换单元3处理所述中频信号后反馈所述现场可编程门阵列(FPGA)1输出。

在本发明的另一较佳实施例中，如图1与图4所示的，所述中频参考信号端5上设置有参考低压射频开关8，所述第一反射信号端6上设置有第一低压射频开关9，所述第二反射信号端7上设置有第二低压射频开关10，所述现场可编程门阵列(FPGA)1处理所述触发信号获得参考分时控制信号、第一分时控制信号、第二分时控制信号与采样时钟；所述现场可编程门阵列(FPGA)1通过所述参考分时控制信号控制所述参考低压射频开关8，通过所述第一分时控制信号控制所述第一低压射频开关9，通过所述第二分时控制控制信号控制所述第二低压射频开关10，从而能够使对应信号通过，控制合路生成所述中频信号的组成，根据需要可以确定先打开对应开关，比如可以按照先后次序，依次打开所述参考低压射频开关8、所述第一低压射频开关9、所述第二低压射频开关10，当然可以采用其他的打开次序，在此不再赘述。所述模数转换单元3根据所述采样时钟处理所述中频信号，从而使所述模数转换单元3同步采集、读取数据，简化了电路结构。

更进一步的，如图2所示的，所述中频参考信号端5上设置有一用于整形的电压比较器11；所述逻辑锁相环电路单元2配置有一用于除去高频分量与噪音的环路滤波单元12。

本发明还提供了一种使用所述中频处理系统的中频处理方法，其包括以下步骤：

中频参考信号经所述逻辑锁相环电路单元2处理产生频率可变的触发信号，现场可编程门阵列(FPGA)1根据所述触发信号将中频参考信号、第一反射信号与第二反射信号合路生成中频信号，模数转换单元3对所述中频信号进行分时处理，并将处理后的所述中频信号反馈所述现场可编程门阵列(FPGA)1输出；所述第一反射信号与所述第二反射信号的频率随所述中频参考信号的频率对应变化。

在本发明的另一较佳实施例中，上述步骤具体的包括：对所述中频参考信号整形后输入所述逻辑锁相环电路单元2产生所述触发信号，所述触发信号输入所述现场可编程门阵列(FPGA)1处理，得到参考分时控制信号、第一分时控制信号、第二分时控制信号与采样时钟，所述现场可编程门阵列(FPGA)1通过所述参考分时控制信号、所述第一分时控制信号、所述第二分时控制信号控制对应的低压射频开关运行，使所述中频参考信号、所述第一反射信号与所述第二反射信号合路生成所述中频信号；所述现场可编程门阵列(FPGA)1将所述采样时钟传输到所述模数转换模块3，所述模数转换模块3根据所述采样时钟对所述中频信号进行分时数据采集。

更进一步的，上述步骤具体的包括：如图3所示的，所述参考分时控制信号、所述第一分时控制信号与所述第二分时控制信号分别延迟所述触发信号的三分之一周期；所述参考分时控制信号频率为所述中频信号的4n倍，在所述中频参考信号中频信号一个周期内，可以截取4n段所述中频参考信号用于合路；所述第一分时控制信号频率为所述中频信号的4n倍，在所述中频参考信号中频信号一个周期内，可以截取4n段所述第一反射信号用于合路；所述第二分时控制信号频率为所述中频信号的4n倍，在所述中频参考信号中频信号一个周期内，可以截取4n段所述第二反射信号用于合路；所述中频信号为包含了4n段时序为所述中频参考信号、所述第一反射信号与所述第二反射信号的三路合路信号；上述n均为自然数，n=1,2,3……。

并且如图5所示的，上述步骤具体的包括：所述模数转换单元3在所述采样时钟的下降沿采集所述中频信号的数据，所述采样时钟每产生一个下降沿，所述模数转换单元3就对输入的所述中频信号采集一次，间隔七个脉冲后的第一个上升沿读取数据，图5中的A/D CLK表示所述采样时钟的一种控制信号。

更进一步的，上述步骤具体的包括：在一个周期的所述中频信号内，对单段的所述中频参考信号、所述第一反射信号与所述第二反射信号分别采集,保留最后一次下降沿时采集数据，经过七个脉冲后的第一个上升沿读取、并行输出十六位数据。

更进一步的，上述步骤具体的包括：在每一个低电平期间，所述模数转换单元对所述中频信号进行三次采集，只保留最后一个下降沿采集数据，所述中频信号分别包含4n段所述中频参考信号、4n段所述第一反射信号、4n段所述第二反射信号，所述采样时钟频率为所述中频信号频率的固定倍数，所述采样时钟频率为大于36倍所述中频信号频率的计数时钟，其中n均为自然数，n=1,2,3……。

为了更详尽的描述本发明的技术方案，以下进行更为详尽的叙述。

本发明通过处理中频参考信号，得到对应中频分时采集控制信号、所述模数转换单元3的采样时钟信号，特点在于二者频率随中频信号频率的变化而变化，从而实现对可变中频频率信号的处理。原理框图如图1所示。中频参考信号在三路中频信号中，信号的频率、相位最为稳定，最适合作为参考信号。首先中频参考信号作为锁相环电路的输入参考信号，得到触发信号Trig_in，触发信号Trig_in通过所述现场可编程门阵列(FPGA)1的分频处理，得到三路中频分时采集控制信号，即参考分时控制信号、第一分时控制信号、第二分时控制信号，用于控制对应低压射频开关进行采集，得到合路的中频信号。触发信号Trig_in通过所述现场可编程门阵列(FPGA)1计数分频方式处理，得到所述模数转换单元3转换器采样时钟信号，作为所述模数转换单元3的采样时钟，对合路的中频信号进行分时数据采集。由于这三种信号均是由中频参考信号通过n(n=1、2、3…)倍频、n(n=1、2、3…)分频的方式获得，所以其频率均可随中频参考信号频率的改变而改变，从而实现对可变中频频率信号的处理。

中频参考锁相技术

本发明中将中频参考信号作为中频锁相环电路的输入参考信号，与锁相环输出信号进行频率和相位比较，输出控制电压驱动所述逻辑锁相环电路单元2，输出触发信号。如图2所示，其中的部分引脚不在文中进行详细描述，中频锁相环的输入参考信号由中频参考信号提供，中频参考信号经所述电压比较器11进行整形处理后，输入所述逻辑锁相环电路单元2的SIGin端口，作为鉴频鉴相的输入参考信号。所述逻辑锁相环电路单元2的反馈回路由所述现场可编程门阵列(FPGA)1及缓冲器组成，将所述逻辑锁相环电路单元2的触发信号输入所述现场可编程门阵列(FPGA)1，经12分频处理得到鉴相信号，然后送回至所述逻辑锁相环电路单元2端口作为鉴相信号使用。所述逻辑锁相环电路单元2之所述环路滤波单元12由一快速FET运算放大器构成，控制电压经所述环路滤波单元12滤除高频分量和噪声后，接入所述逻辑锁相环电路单元2的VCOin端口，控制压控振荡器输出的触发信号，实现了触发信号跟随中频信号的改变而改变。

中频分时采集控制技术

本发明中为实现单片模数转换单元3对所述中频参考信号、所述第一反射信号、所述第二反射信号的数据采集，应保证输入所述模数转换单元3的信号在一个周期内包含有所述中频参考信号、所述第一反射信号、所述第二反射信号这三路信号。所述逻辑锁相环电路单元2输出触发信号经所述现场可编程门阵列(FPGA)1分频处理得到三路中频分时采集控制信号，其占空比2/3，频率可随中频参考信号的变化而改变，三路控制信号分别延迟三分之一周期，时序图如图3所示，其中的5、6、7分别表示中所述中频参考信号端5、所述第一反射信号端6与所述第二反射信号端7输出的对应信号。

分时采集控制信号通过所述参考低压射频开关8、所述第一低压射频开关9与所述第二低压射频开关10对所述中频参考信号、所述第一反射信号、所述第二反射信号等三路中频信号进行分时采集控制，其低压射频开关可以采用SPST开关等形式，如图4所示。第一分时控制信号Trig_2通过控制所述第一低压射频开关9开关，对所述第一反射信号端6的中频信号进行采集，由于开关为低电平有效，同时，中频分时采集控制信号频率为中频信号频率的4n(n=1、2、3…)倍，所以，在所述第一反射信号端6的第一反射信号一个周期内，可以截取4n(n=1、2、3…)段所述第一反射信号用于合路。同理通过第二分时控制信号Trig_3、参考分时控制信号Trig_1对应的对第二反射信号端7、中频参考信号端5的中频信号做相同处理，由于三路分时采集控制信号各有三分之一个周期的时延，所以对采集后的三路中频信号进行合路后，可以得到一个完整周期的中频信号。在一个周期信号内，包含了4n(n=1、2、3…)段时序为所述第一反射信号端6、所述第二反射信号端7与所述中频参考信号端5的三路中频合路信号，用于所述模数转换单元3进行数据采集。

模数转换单元采样时钟发生技术

本发明采用中频频率固定倍数的时钟作为所述模数转换单元3的采样时钟，实现了对可变中频频率信号的数据采集。所述模数转换单元3在采样时钟的下降沿采集数据，采样时钟每产生一个下降沿，所述模数转换单元3就对输入的合路中频信号采集一次，经过七个脉冲后的第一个上升沿读取数据。

本发明数据采集方法在一个周期的所述中频信号内，要对单段的所述第一反射信号端6、所述第二反射信号端7与所述中频参考信号端5的信号分别采集,保留最后一次下降沿时采集数据，经过七个脉冲后，第一个上升沿读取、并行输出16位数据。一个周期信号内，分别由4n(n=1、2、3…)段所述中频参考信号、所述第一反射信号、所述第二反射信号等三路信号合路而成，因此，一个周期内要有36n(n=1、2、3…)个采样时钟。为了配合所述模数转换单元3，保证有足够多的计数时钟来得到采集时钟信号，因此，本发明采用频率大于36倍中频信号频率的外参考信号作为计数时钟，将触发信号经所述现场可编程门阵列(FPGA)1计数分频方式处理得到所述模数转换单元3的采样时钟，其频率为中频频率固定倍数。采样时钟信号与中频分时采集控制信号时序图如图5所示，其中的3、5、6、7分别表示所述模数转换单元3的采样时钟，以及根据采样时钟采集到所述频参考信号端5、所述第一反射信号端6与所述第二反射信号端7的对应输出信号。在每一个低电平期间，所述模数转换单元3都进行三次采集，只保留最后一个下降沿采集数据，也就可以确保在所述模数转换单元3输出数据为所述第一反射信号端6、所述第二反射信号端7与所述中频参考信号端5三路信号自的采集数据，实现了单片所述模数转换单元3对三路信号的采集。同时，采样时钟信号频率为中频频率固定倍数，保证了对可变中频频率信号的处理。

当然，以上说明仅仅为本发明的较佳实施例，本发明并不限于列举上述实施例，应当说明的是，任何熟悉本领域的技术人员在本说明书的教导下，所做出的所有等同替代、明显变形形式，均落在本说明书的实质范围之内，理应受到本发明的保护。

Claims (9)

1.一种矢量网络分析仪的中频处理系统，其包括现场可编程门阵列，其特征在于，所述现场可编程门阵列分别与逻辑锁相环电路单元、模数转换单元相连接，所述逻辑锁相环电路单元与一中频单元相连接，所述中频单元与所述模数转换单元相连接，所述中频单元包括中频参考信号端、第一反射信号端与第二反射信号端，所述中频参考信号端与所述逻辑锁相环电路单元相连接；所述中频参考信号端的中频参考信号输入所述逻辑锁相环电路单元处理产生频率可变的触发信号，所述现场可编程门阵列处理所述触发信号后，控制所述中频单元将所述中频参考信号端的中频参考信号、所述第一反射信号端的第一反射信号与所述第二反射信号端的第二反射信号合路生成中频信号，同步控制所述模数转换单元采集处理所述中频信号，所述模数转换单元处理所述中频信号后反馈所述现场可编程门阵列输出。

2.根据权利要求1所述的中频处理系统，其特征在于，所述中频参考信号端上设置有参考低压射频开关，所述第一反射信号端上设置有第一低压射频开关，所述第二反射信号端上设置有第二低压射频开关，所述现场可编程门阵列处理所述触发信号获得参考分时控制信号、第一分时控制信号、第二分时控制信号与采样时钟；所述现场可编程门阵列通过所述参考分时控制信号控制所述参考低压射频开关，通过所述第一分时控制信号控制所述第一低压射频开关，通过所述第二分时控制控制信号控制所述第二低压射频开关；所述模数转换单元根据所述采样时钟处理所述中频信号。

3.根据权利要求1所述的中频处理系统，其特征在于，所述中频参考信号端上设置有一用于整形的电压比较器；所述逻辑锁相环电路单元配置有一用于除去高频分量与噪音的环路滤波单元。

4.一种使用如权利要求1所述中频处理系统的中频处理方法，其包括以下步骤：

中频参考信号经逻辑锁相环电路单元处理产生频率可变的触发信号，现场可编程门阵列根据所述触发信号将中频参考信号、第一反射信号与第二反射信号合路生成中频信号，模数转换单元对所述中频信号进行分时处理，并将处理后的所述中频信号反馈所述现场可编程门阵列输出；所述第一反射信号与所述第二反射信号的频率随所述中频参考信号的频率对应变化。

5.根据权利要求4所述的中频处理方法，其特征在于，上述步骤具体的包括：对所述中频参考信号整形后输入所述逻辑锁相环电路单元产生所述触发信号，所述触发信号输入所述现场可编程门阵列处理，得到参考分时控制信号、第一分时控制信号、第二分时控制信号与采样时钟，所述现场可编程门阵列通过所述参考分时控制信号、所述第一分时控制信号、所述第二分时控制信号控制对应的低压射频开关运行，使所述中频参考信号、所述第一反射信号与所述第二反射信号合路生成所述中频信号；所述现场可编程门阵列将所述采样时钟传输到所述模数转换模块，所述模数转换模块根据所述采样时钟对所述中频信号进行分时数据采集。

6.根据权利要求5所述的中频处理方法，其特征在于，上述步骤具体的包括：所述参考分时控制信号、所述第一分时控制信号与所述第二分时控制信号分别延迟所述触发信号的三分之一周期；所述参考分时控制信号频率为所述中频信号的4n倍，在所述中频参考信号中频信号一个周期内，可以截取4n段所述中频参考信号用于合路；所述第一分时控制信号频率为所述中频信号的4n倍，在所述中频参考信号中频信号一个周期内，可以截取4n段所述第一反射信号用于合路；所述第二分时控制信号频率为所述中频信号的4n倍，在所述中频参考信号中频信号一个周期内，可以截取4n段所述第二反射信号用于合路；所述中频信号为包含了4n段时序为所述中频参考信号、所述第一反射信号与所述第二反射信号的三路合路信号；上述n均为自然数。

7.根据权利要求5所述的中频处理方法，其特征在于，上述步骤具体的包括：所述模数转换单元在所述采样时钟的下降沿采集所述中频信号的数据，所述采样时钟每产生一个下降沿，所述模数转换单元就对输入的所述中频信号采集一次，间隔七个脉冲后的第一个上升沿读取数据。

8.根据权利要求7所述的中频处理方法，其特征在于，上述步骤具体的包括：在一个周期的所述中频信号内，对单段的所述中频参考信号、所述第一反射信号与所述第二反射信号分别采集,保留最后一次下降沿时采集数据，经过七个脉冲后的第一个上升沿读取、并行输出十六位数据。

9.根据权利要求8所述的中频处理方法，其特征在于，上述步骤具体的包括：在每一个低电平期间，所述模数转换单元对所述中频信号进行三次采集，所述中频信号分别包含4n段所述中频参考信号、4n段所述第一反射信号、4n段所述第二反射信号，所述采样时钟频率为所述中频信号频率的固定倍数，所述采样时钟频率为大于36倍所述中频信号频率的计数时钟，其中n均为自然数。

Images