CN102118147B - 脉冲产生电路 - Google Patents

脉冲产生电路 Download PDF

Info

Publication number
CN102118147B
CN102118147B CN 201010027220 CN201010027220A CN102118147B CN 102118147 B CN102118147 B CN 102118147B CN 201010027220 CN201010027220 CN 201010027220 CN 201010027220 A CN201010027220 A CN 201010027220A CN 102118147 B CN102118147 B CN 102118147B
Authority
CN
China
Prior art keywords
delay
input
output
trigger
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010027220
Other languages
English (en)
Other versions
CN102118147A (zh
Inventor
陈瑞欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010027220 priority Critical patent/CN102118147B/zh
Publication of CN102118147A publication Critical patent/CN102118147A/zh
Application granted granted Critical
Publication of CN102118147B publication Critical patent/CN102118147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pulse Circuits (AREA)

Abstract

本发明公开了一种脉冲产生电路，包括一触发器、一延迟电路、一或门、第一缓冲器、第二缓冲器；触发器的数据输入端接电源电压，时钟控制端接输入信号，数据输出端接延迟电路的输入端和第一缓冲器的输入端，延迟电路的清零端接清零信号，输出端接第二缓冲器的输入端和或门的一输入端，或门的另一输入端接清零信号，输出端接触发器的清零端；输入信号的周期大于或等于延迟电路上升延迟、下降延迟和恢复时间之和。本发明的脉冲产生电路，产生的脉冲精确，且同时可以产生两个脉冲信号，实现简单。

Description

脉冲产生电路
技术领域
本发明涉及电子电路技术，特别涉及一种脉冲产生电路。 
背景技术
现有脉冲产生电路，通常利用输入信号及其经过延迟之后的信号做一个逻辑运算来产生，这就要求输入信号在延迟的过程中不能再变化，如果输入信号在延迟的过程中发生变化而延迟之后的信号来不及变化，最终将导致无法得到正确的脉冲信号。 
发明内容
本发明要解决的技术问题是提供一种脉冲产生电路，产生的脉冲精确，且同时可以产生两个脉冲信号，实现简单。 
为解决上述技术问题，本发明的脉冲产生电路，包括一触发器、一延迟电路、一或门、第一缓冲器、第二缓冲器； 
所述触发器的数据输入端接电源电压，时钟控制端接输入信号，数据输出端接所述延迟电路的输入端和第一缓冲器的输入端，所述延迟电路的清零端接清零信号，输出端接第二缓冲器的输入端和或门的一输入端，或门的另一输入端接清零信号，输出端接所述触发器的清零端； 
所述延迟电路，当其输入端由低电平变为高电平时，产生上升延迟，迟延上升延迟后在其输出端输出高电平，当其输入端由高电平变为低电平时，迟延下降迟延后在其输出端输出低电平，所述延迟电路，当其输入端由低电平变为高电平时，产生上升延迟，迟延上升延迟后在其输出端输出高电平，当其输入端由高电平变为低电平时，迟延下降迟延后在其输出端输出低电平，所述延迟电路迟延下降迟延在其输出端输出低电平后，要恢复到能产生上升延迟的电路状态需要一恢复时间； 
所述触发器的输入信号的周期大于或等于延迟电路上升延迟、下降延迟和恢复时间之和。 
所述触发器可以为D触发器。 
所述触发器可以为上升沿触发或下降沿触发。 
本发明的脉冲产生电路，将输入信号输入到触发器的时钟控制端，利用触发器的沿触发(上升沿或下降沿)得到脉冲信号的一个沿，这个沿再经过延迟电路产生一个输出信号，延迟电路的输出信号反馈回去控制触发器，并将触发器清零或置位，由此得到脉冲信号的另一个沿，利用延迟电路的上升延迟和下降延迟来控制脉冲的宽度，实现简单，产生的脉冲精确，且同时可以产生两个脉冲。 
附图说明
下面结合附图和具体实施方式对本发明作进一步的详细说明。 
图1是本发明的脉冲产生电路一实施例结构示意图； 
图2是本发明的脉冲产生电路一实施例脉冲产生波形图。 
具体实施方式
本发明的脉冲产生电路一实施例如图1所示。包括一D触发器DFF、一延迟电路DELAY、一逻辑或门OR、第一缓冲器BUF1、第二缓冲器BUF2；所述D触发器DFF的数据输入端D接电源电压vpwr，时钟控制端CP接输入信号in，数据输出端Q接所述延迟电路DELAY的输入端IN和第一缓冲器BUF1的输入端，所述延迟电路DELAY的清零端CLR接清零信号clr，输出端OUT接第二缓冲器BUF2的输入端和或门OR的一输入端，或门OR的另一输入端接清零信号clr，输出端接所述D触发器DFF的清零端CLR。 
所述延迟电路DELAY，当其输入端由低电平变为高电平时，产生上升延迟tpulse1，迟延上升延迟tpulse1后在其输出端输出高电平，当其输入端由高电平变为低电平时，迟延下降迟延tpulse2后在其输出端输出低 电平，所述延迟电路DELAY迟延下降迟延tpulse2在其输出端输出低电平后，要恢复到能产生上升延迟tpulse1的电路状态需要一恢复时间trc； 
所述D触发器DFF的输入信号in的周期tcyc大于或等于延迟电路DELAY上升延迟tpulse1、下降延迟tpulse2和恢复时间trc之和(tcyc≥tpulse1+tpulse2+trc)。 
电路工作原理如图2所示： 
假设输入信号in的周期为tcyc，第一个周期tcyc1输入信号的高电平vpwr宽度为twh1，第二个周期tcyc2输入信号的高电平vpwr宽度为twh2，低电平的值为零。这里以输入信号in的上升沿触发为例进行说明。 
1)在输入信号in第一个周期上升沿到来之前，先施加清零信号clr进行一下清零动作以稳定电路各点的状态，清零之后，D触发器DFF数据输出端Q输出信号dff_out，延迟电路DELAY输出端OUT输出信号dl_out，第一缓冲器BUF1的输出信号out1和第二缓冲器BUF2的输出信号out2都被置零。 
2)清零之后，输入信号in的上升沿到来，触发D触发器DFF的数据输入端D的数据，即vpwr，所以D触发器DFF的数据输出端Q的输出信号dff_out变为高电平，相应第一缓冲器BUF1的输出信号out1也变为高电平，同时D触发器DFF的数据输出端Q的输出信号dff_out经过延迟电路DELAY的上升迟延tpulse1，延迟电路DELAY的输出端的输出信号dl_out变高电平，相应第二缓冲器的输出信号out2也变为高电平，D触发器DFF的数据输出端Q的输出信号dl_out变高电平之后经过一个或门使该或门的输出信号reset变高电平，使此时D触发器DFF的数据输出端Q的输出信号dff_out被复位到低电平，接下来第一缓冲器的输出信号out1也变为低电平，这样就产生了一个脉冲宽度为上升迟延tpulse1的脉冲信号。 
3)第一缓冲器的输出信号out1的脉冲信号产生之后，D触发器DFF的数据输出端Q的输出信号dff_out为低电平，经过延迟电路DELAY的下降迟延tpulse2后，延迟电路DELAY的输出信号dl_out变低，相应第二缓冲器的输出信号out2也变为低电平，这样又产生了一个脉冲宽度为下降迟延tpulse2的脉冲信号。 
4)第二缓冲器的输出信号out2的脉冲信号产生之后，需要等待一个恢复时间trc，使延迟电路DELAY的中间信号恢复到第一个周期之前的状态，再开始第二个周期的脉冲产生。这样输入信号的第二个上升沿到来之后，经过和第一个周期同样的过程，就会产生和第一个周期相同脉冲宽度的脉冲。 
5)依此类推，重复步骤2)～4)，只要保证输入信号的周期大于或等于延迟电路DELAY上升延迟tpulse1、下降延迟tpulse2和恢复时间trc之和(tcyc≥tpulse1+tpulse2+trc)，就能连续产生分别具有相同脉冲宽度(tpulse1/tpulse2)的两个脉冲信号。 
并且可以看到，即使输入信号的第一个周期tcyc1高电平宽度twh1和第二个周期tcyc2高电平宽度twh2不相等，也不影响脉冲信号的产生。这是因为在输入信号in的下降沿到来时，D触发器DFF处于保持状态，不影响D触发器DFF的数据输出端Q的输出信号dff_out，从而也就不会影响第一缓冲器的输出信号out1和第二缓冲器的输出信号out2。 
上述实施例是利用D触发器实现沿触发，但实现沿触发不限于D触发器，本领域技术人员公知，采用其他触发器同样可以实现沿触发。图2所示为利用上升沿进行触发器的触发，本领域技术人员公知，采用下降沿进行触发器的触发亦可。 
本发明的脉冲产生电路，将输入信号输入到触发器的时钟控制端，利用触发器的沿触发(上升沿或下降沿)得到脉冲信号的一个沿，这个沿再 经过延迟电路产生一个输出信号，延迟电路的输出信号反馈回去控制触发器，并将触发器清零或置位，由此得到脉冲信号的另一个沿，利用延迟电路的上升延迟和下降延迟来控制脉冲的宽度，实现简单，产生的脉冲精确，且同时可以产生两个脉冲。 

Claims (3)

1.一种脉冲产生电路，其特征在于，包括一触发器、一延迟电路、一或门、第一缓冲器、第二缓冲器；
所述触发器的数据输入端接电源电压，时钟控制端接输入信号，数据输出端接所述延迟电路的输入端和第一缓冲器的输入端，所述延迟电路的清零端接清零信号，输出端接第二缓冲器的输入端和或门的一输入端，或门的另一输入端接清零信号，输出端接所述触发器的清零端；
所述延迟电路，当其输入端由低电平变为高电平时，产生上升延迟，迟延上升延迟后在其输出端输出高电平，当其输入端由高电平变为低电平时，迟延下降迟延后在其输出端输出低电平，所述延迟电路迟延下降迟延在其输出端输出低电平后，要恢复到能产生上升延迟的电路状态需要一恢复时间；
所述触发器的输入信号的周期大于或等于延迟电路上升延迟、下降延迟和恢复时间之和。
2.根据权利要求1所述的脉冲产生电路，其特征在于，所述触发器为D触发器。
3.根据权利要求1或2所述的脉冲产生电路，其特征在于，所述触发器为上升沿触发或下降沿触发。
CN 201010027220 2010-01-05 2010-01-05 脉冲产生电路 Active CN102118147B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010027220 CN102118147B (zh) 2010-01-05 2010-01-05 脉冲产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010027220 CN102118147B (zh) 2010-01-05 2010-01-05 脉冲产生电路

Publications (2)

Publication Number Publication Date
CN102118147A CN102118147A (zh) 2011-07-06
CN102118147B true CN102118147B (zh) 2013-03-13

Family

ID=44216771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010027220 Active CN102118147B (zh) 2010-01-05 2010-01-05 脉冲产生电路

Country Status (1)

Country Link
CN (1) CN102118147B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104579251B (zh) * 2014-12-16 2017-04-26 宁波大学 一种门控时钟触发器
CN106301291B (zh) * 2015-06-01 2019-07-30 中芯国际集成电路制造(上海)有限公司 时钟信号产生电路
US9735950B1 (en) * 2016-10-18 2017-08-15 Omnivision Technologies, Inc. Burst mode clock data recovery circuit for MIPI C-PHY receivers
CN108270418B (zh) * 2018-03-02 2024-07-23 无锡矽瑞微电子股份有限公司 方波发生器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471646A (zh) * 2007-12-29 2009-07-01 上海贝岭股份有限公司 一种用于检测和控制信号斜率的电路及方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471646A (zh) * 2007-12-29 2009-07-01 上海贝岭股份有限公司 一种用于检测和控制信号斜率的电路及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平6-21780A 1994.01.28

Also Published As

Publication number Publication date
CN102118147A (zh) 2011-07-06

Similar Documents

Publication Publication Date Title
CN102361453B (zh) 用于锁相环的高速占空比调节和双端转单端电路
CN102497710B (zh) Led移相调光电路及其方法
US8941415B2 (en) Edge selection techniques for correcting clock duty cycle
CN1147997C (zh) 脉冲发生电路
CN102118147B (zh) 脉冲产生电路
CN101694991B (zh) 用于实现任意脉宽的异步脉冲信号同步的电路
WO2012121892A3 (en) Delay circuitry
WO2017124219A1 (zh) 一种基于fpga的方波发生器及方法
TW200926600A (en) Clockless serialization using delay circuits
CN103281068A (zh) 一种脉冲开关输入的接口电路
CN109525224B (zh) 一种基于时钟周期的脉宽调制信号占空比倍增电路
CN201966880U (zh) 低功耗延时可控的上电复位电路
WO2008078740A1 (ja) 非同期式論理回路の論理回路設計装置、論理回路設計方法および論理回路設計プログラム
CN102055466A (zh) 多相位信号产生装置
CN106571813A (zh) 全新设计的边沿式高阻型数字鉴相器
CN102810974B (zh) 检测脉冲发生器、控制芯片以及开关电源
CN104283550A (zh) 一种延迟锁相环和占空比矫正电路
CN110224692A (zh) 一种高线性度延迟链
CN204168276U (zh) 延迟锁相环和占空比矫正电路结构
CN202475380U (zh) 一种多阶m序列发生电路
CN203278775U (zh) 一种可编程的非交叠时钟产生电路
CN203119852U (zh) 一种脉冲产生电路
CN203225734U (zh) 一种脉冲开关输入的接口电路
CN104320132A (zh) 延迟锁相环和占空比矫正电路
CN104320131A (zh) 延迟锁相环和占空比矫正电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.