CN109525224B - 一种基于时钟周期的脉宽调制信号占空比倍增电路 - Google Patents

一种基于时钟周期的脉宽调制信号占空比倍增电路 Download PDF

Info

Publication number
CN109525224B
CN109525224B CN201811352796.1A CN201811352796A CN109525224B CN 109525224 B CN109525224 B CN 109525224B CN 201811352796 A CN201811352796 A CN 201811352796A CN 109525224 B CN109525224 B CN 109525224B
Authority
CN
China
Prior art keywords
signal
pulse width
pulse
width modulation
multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811352796.1A
Other languages
English (en)
Other versions
CN109525224A (zh
Inventor
朱金桥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xianji Integrated Circuit Co ltd
Original Assignee
Shanghai Guestgood Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Guestgood Electronics Co ltd filed Critical Shanghai Guestgood Electronics Co ltd
Priority to CN201811352796.1A priority Critical patent/CN109525224B/zh
Publication of CN109525224A publication Critical patent/CN109525224A/zh
Priority to PCT/CN2019/104383 priority patent/WO2020098349A1/zh
Application granted granted Critical
Publication of CN109525224B publication Critical patent/CN109525224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

本发明公开一种基于时钟周期的脉宽调制信号占空比倍增电路，包含：占空比倍增使能脉冲产生电路，输入端输入时钟信号和原始脉宽调制信号PWM1，信号PWM1的高电平和低电平的持续时间都是时钟信号的整数个时钟周期之和，输出端输出PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2；占空比倍增电路，输入端输入信号Pulse1和信号Pulse2，输出端输出占空比倍增后的脉宽调制信号PWM2，其中，信号PWM2的脉冲宽度与信号Pulse1和信号Pulse2相适配，且信号PWM2通过时钟信号进行信号同步，保证信号PWM2的高电平和低电平持续时间都是时钟信号的整数个时钟周期之和。本发明通过将原始脉宽调制信号PWM1同步化并基于时钟周期，并配合相应的控制电路，十分便利地实现PWM信号的占空比倍增功能。

Description

一种基于时钟周期的脉宽调制信号占空比倍增电路
技术领域
本发明涉及集成电路领域，尤其涉及在信号处理领域中的一种基于时钟周期的脉宽调制信号占空比倍增电路。
背景技术
脉宽调制(PWM)信号是电子系统中非常常用的一类信号，它具有模拟信号和数字信号的双重属性，在信号采集与传输、信号调理、传感器、信号隔离等领域都发挥着重要作用。传统的脉宽调制(PWM)信号很多通过模拟电路产生，一旦产生便无法对其进行有效地信号调理，从而导致在应用中产生较大的局限性。
在电路系统的实践中，需要对已有PWM信号进行占空比倍增处理，从而可以实现精确的模拟量加倍的功能，便于系统进行精确控制，传统的方法却无法实现这一功能。
基于上述原因，需要提出一种基于时钟周期的脉宽调制信号占空比倍增电路实为必要。
发明内容
本发明的目的在于提供一种基于时钟周期的脉宽调制信号占空比倍增电路，通过将原始脉宽调制信号PWM1同步化以及基于时钟周期，并配合相应的控制电路，从而可以十分便利地实现PWM信号的占空比倍增功能。本发明中的占空比是指脉宽调制信号的高电平脉冲宽度或者低电平脉冲宽度与脉宽调制信号周期的比值。高电平脉冲占空比是指脉宽调制信号的高电平脉冲宽度与脉宽调制信号周期的比值。低电平脉冲占空比是指脉宽调制信号的低电平脉冲宽度与脉宽调制信号周期的比值。
为了达到上述目的，本发明提供一种基于时钟周期的脉宽调制信号占空比倍增电路，其输入端输入时钟信号CLK和原始脉宽调制信号PWM1；所述原始脉宽调制信号PWM1的高电平的持续时间是N个时钟信号CLK的时钟周期之和，所述原始脉宽调制信号PWM1的低电平的持续时间是M个时钟信号CLK的时钟周期之和；其输出端输出占空比倍增后的脉宽调制信号PWM2，所述占空比倍增后的脉宽调制信号PWM2的高电平和低电平持续时间都是所述时钟信号CLK的整数个时钟周期之和，所述占空比倍增后的脉宽调制信号PWM2的周期与所述原始脉宽调制信号PWM1的周期相等；所述占空比倍增后的脉宽调制信号PWM2的高电平持续时间是K*N个时钟信号CLK的时钟周期之和，或者所述占空比倍增后的脉宽调制信号PWM2的低电平持续时间是K*M个时钟信号CLK的时钟周期之和；其中，参数N、M均为大于0的整数，参数K为大于1的整数。
优选地，所述参数K等于2。
优选地，基于时钟周期的脉宽调制信号占空比倍增电路包含：
占空比倍增使能脉冲产生电路，其输入端输入时钟信号CLK和原始脉宽调制信号PWM1，所述原始脉宽调制信号PWM1的高电平和低电平的持续时间都是时钟信号CLK的整数个时钟周期之和，其输出端输出PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2；
占空比倍增电路，其输入端输入所述PWM倍增起始使能脉冲信号Pulse1和所述PWM倍增结束使能脉冲信号Pulse2，其输出端输出占空比倍增后的脉宽调制信号PWM2；所述占空比倍增后的脉宽调制信号PWM2的脉冲宽度与所述PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2相适配，且所述占空比倍增后的脉宽调制信号PWM2通过所述时钟信号CLK进行信号同步，保证占空比倍增后的脉宽调制信号PWM2的高电平和低电平持续时间是所述时钟信号CLK的整数个时钟周期之和。
优选地，所述占空比倍增使能脉冲产生电路包含：
占空比倍增起始使能脉冲产生电路，其输入端输入所述时钟信号CLK和所述原始脉宽调制信号PWM1，其输出端输出所述PWM倍增起始使能脉冲信号Pulse1；
占空比倍增结束使能脉冲产生电路，其输入端输入所述时钟信号CLK和所述原始脉宽调制信号PWM1，其输出端输出PWM倍增结束使能脉冲信号Pulse2。
优选地，所述占空比倍增结束使能脉冲产生电路进一步包含：
第一计数器，其输入端输入所述时钟信号CLK和所述原始脉宽调制信号PWM1，用于统计原始脉宽调制信号PWM1的脉冲持续时间所对应的时钟信号CLK的周期数；所述第一计数器在原始脉宽调制信号PWM1脉冲开始后开始计数，并且在原始脉宽调制信号PWM1脉冲结束后保持并输出第一计数值；
第二计数器，其输入端输入所述时钟信号CLK和所述原始脉宽调制信号PWM1，用于统计原始脉宽调制信号PWM1脉冲任意一次结束直至下一次结束的期间内所对应的时钟信号CLK的周期数；所述第二计数器在原始脉宽调制信号PWM1脉冲结束后开始计数，并连续进行计数，输出第二计数值；
计数值比较电路，其输入端输入所述第一计数值和所述第二计数值，当所述第一计数值和所述第二计数值的数值不相等时，输出保持为低电平，当所述第一计数值和所述第二计数的数值相等时，输出所述PWM倍增结束使能脉冲Pulse2。
优选地，所述PWM倍增起始使能脉冲信号Pulse1可为高电平或者低电平，所述PWM倍增结束使能脉冲信号Pulse2可为高电平或者低电平。
优选地，所述原始脉宽调制信号PWM1的上升沿和下降沿与所述时钟信号CLK的上升沿同步，或者，所述原始脉宽调制信号PWM1的上升沿和下降沿与所述时钟信号CLK的下降沿同步。
优选地，当所述原始脉宽调制信号PWM1的上升沿和下降沿与所述时钟信号CLK的上升沿同步时，所述占空比倍增电路中进一步实现：
在所述PWM倍增起始使能脉冲信号Pulse1的脉冲持续期间时，用时钟信号CLK的下降沿触发产生占空比倍增后的脉宽调制信号PWM2的上升沿或者下降沿；
在所述PWM倍增结束使能脉冲Pulse2的脉冲持续期间时，用时钟信号CLK的下降沿触发产生占空比倍增后的脉宽调制信号PWM2的下降沿或者上升沿。
优选地，当所述原始脉宽调制信号PWM1的上升沿和下降沿与所述时钟信号CLK的下降沿同步时，所述占空比倍增电路中进一步实现：
在所述PWM倍增起始使能脉冲信号Pulse1的脉冲持续期间时，用时钟信号CLK的上升沿触发产生占空比倍增后的脉宽调制信号PWM2的上升沿或者下降沿；
在所述PWM倍增结束使能脉冲Pulse2的脉冲持续期间时，用时钟信号CLK的上升沿触发产生占空比倍增后的脉宽调制信号PWM2的下降沿或者上升沿。
本发明还提供一种采用如上文所述的基于时钟周期的脉宽调制信号占空比倍增电路的脉宽调制信号占空比倍增方法，该方法包含以下过程：
确定所述脉宽调制信号占空比倍增电路对原始脉宽调制信号PWM1的高电平脉冲进行占空比倍增，或者对原始脉宽调制信号PWM1的低电平脉冲进行占空比倍增，并预设占空比倍增的倍数以及时钟信号CLK的周期；
设置原始脉宽调制信号PWM1与时钟信号CLK进行信号同步的方式；
设定所述原始脉宽调制信号PWM1的高电平以及低电平的脉冲宽度；
占空比倍增使能脉冲产生电路输出PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2；
占空比倍增电路输入所述PWM倍增起始使能脉冲信号Pulse1和所述PWM倍增结束使能脉冲信号Pulse2，并通过时钟信号CLK的上升沿或者下降沿进行触发，以形成占空比倍增后的脉宽调制信号PWM2。
与现有技术相比，本发明的有益效果为：本发明通过将原始脉宽调制信号PWM1同步化并基于时钟周期，并配合相应的控制电路，可以十分便利地实现PWM信号的占空比倍增功能。
附图说明
图1为本发明的一种基于时钟周期的脉宽调制信号占空比倍增电路的电路图；
图2为本发明的占空比倍增使能脉冲产生电路示意图；
图3为本发明的脉宽调制信号高电平脉冲占空比倍增电路工作的时序图；
图4为本发明的脉宽调制信号低电平脉冲占空比倍增电路工作的时序图。
具体实施方式
为了使本发明更加明显易懂，以下结合附图和具体实施方式对本发明做进一步说明。
如图1所示，本发明提供的一种基于时钟周期的脉宽调制信号占空比倍增电路包含有占空比倍增使能脉冲产生电路101和占空比倍增电路102。
占空比倍增使能脉冲产生电路101的输入端输入时钟信号CLK和原始脉宽调制信号PWM1，并且原始脉宽调制信号PWM1通过时钟信号CLK进行信号同步，以保证PWM1信号的高电平和低电平的持续时间都是时钟信号CLK的整数个时钟周期之和。具体地，原始脉宽调制信号PWM1的上升沿和下降沿与时钟信号CLK的上升沿同步，或者原始脉宽调制信号PWM1的上升沿和下降沿与时钟信号CLK的下降沿同步；其中，原始脉宽调制信号PWM1的高电平的持续时间是N个时钟信号CLK的时钟周期之和，原始脉宽调制信号PWM1的低电平的持续时间是M个时钟信号CLK的时钟周期之和，参数N、M均为大于0的整数。
占空比倍增使能脉冲产生电路101的输出端输出PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2并发送至占空比倍增电路102。
占空比倍增电路102的输入端输入PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2，其输出端输出占空比倍增后的脉宽调制信号PWM2。示例地，PWM倍增起始使能脉冲信号Pulse1可为高电平或者低电平，PWM倍增结束使能脉冲信号Pulse2可为高电平或者低电平。
如图2所示，所述的占空比倍增使能脉冲产生电路101包含占空比倍增起始使能脉冲产生电路201和占空比倍增结束使能脉冲产生电路202。
占空比倍增起始使能脉冲产生电路201的输入端输入时钟信号CLK和原始脉宽调制信号PWM1，其输出端输出PWM倍增起始使能脉冲Pulse1。
占空比倍增结束使能脉冲产生电路202的输入端输入时钟信号CLK和原始脉宽调制信号PWM1，其输出端输出PWM倍增结束使能脉冲Pulse2。
如图2所示，所述的占空比倍增结束使能脉冲产生电路202包含第一计数器203、第二计数器204和计数值比较电路205。
第一计数器203的输入端输入时钟信号CLK和原始脉宽调制信号PWM1，第一计数器203用于统计原始脉宽调制信号PWM1脉冲持续时间所对应的CLK信号的周期数，第一计数器203在PWM1脉冲开始后开始计数，并且在PWM1脉冲结束后保持并输出第一计数值Count1。
第二计数器204的输入端输入时钟信号CLK和原始脉宽调制信号PWM1，第二计数器204用于统计原始脉宽调制信号PWM1脉冲每一次结束直至下一次结束的期间内所对应的时钟信号CLK的周期数，第二计数器204在PWM1脉冲结束后开始计数，并连续进行计数，输出第二计数值Count2。
计数值比较电路205的输入端输入第一计数值Count1和第二计数值Count2，当这两者数值不相等时，输出保持为低电平，当两者数值相等时，输出PWM倍增结束使能脉冲Pulse2。
本发明的脉宽调制信号占空比倍增电路可对原始脉宽调制信号PWM1的高电平脉冲进行占空比倍增或者可对原始脉宽调制信号PWM1的低电平脉冲进行占空比倍增。
本发明中，PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2决定了占空比倍增后的脉宽调制信号PWM2的脉冲宽度，并且占空比倍增后的脉宽调制信号PWM2通过时钟信号CLK进行信号同步，保证占空比倍增后的脉宽调制信号PWM2的高电平和低电平持续时间依然是时钟信号CLK的整数个时钟周期之和。具体地，当原始脉宽调制信号PWM1的上升沿和下降沿与时钟信号CLK的上升沿同步时，占空比倍增电路102中可进一步实现：在PWM倍增起始使能脉冲信号Pulse1的脉冲持续期间时，用时钟信号CLK的下降沿触发产生占空比倍增后的脉宽调制信号PWM2的上升沿或者下降沿；在PWM倍增结束使能脉冲Pulse2的脉冲持续期间时，用时钟信号CLK的下降沿触发产生占空比倍增后的脉宽调制信号PWM2的下降沿或者上升沿。其中，占空比倍增后的脉宽调制信号PWM2的高电平持续时间是K*N个时钟信号CLK的时钟周期之和或者占空比倍增后的脉宽调制信号PWM2的低电平持续时间是K*M个时钟信号CLK的时钟周期之和，且占空比倍增后的脉宽调制信号PWM2的周期与原始脉宽调制信号PWM1的周期相等，参数K表示倍增倍数且为大于1的整数。
另，当原始脉宽调制信号PWM1的上升沿和下降沿与时钟信号CLK的下降沿同步时，所述占空比倍增电路102中进一步实现：在PWM倍增起始使能脉冲信号Pulse1的脉冲持续期间时，用时钟信号CLK的上升沿触发产生占空比倍增后的脉宽调制信号PWM2的上升沿或者下降沿；在PWM倍增结束使能脉冲Pulse2的脉冲持续期间时，用时钟信号CLK的上升沿触发产生占空比倍增后的脉宽调制信号PWM2的下降沿或者上升沿。
本发明还提供了一种基于上述的基于时钟周期的脉宽调制信号占空比倍增电路的占空比倍增方法，该方法包含以下过程：
确定脉宽调制信号占空比倍增电路对原始脉宽调制信号PWM1的高电平脉冲进行占空比倍增，或者，对原始脉宽调制信号PWM1的低电平脉冲进行占空比倍增，并预设占空比倍增的倍数以及时钟信号CLK的周期；
设置原始脉宽调制信号PWM1与时钟信号CLK进行信号同步的方式；
设定原始脉宽调制信号PWM1的高电平以及低电平的脉冲宽度；
占空比倍增使能脉冲产生电路101输出PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2；
占空比倍增电路102输入PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2，并通过时钟信号CLK的上升沿或者下降沿进行触发，以形成占空比倍增后的脉宽调制信号PWM2。
实施例一：
如图3所示，在本发明的一个实施例中，以对脉宽调制信号的高电平脉冲进行占空比倍增为目的，倍增倍数为2倍，时钟信号CLK周期为T，原始脉宽调制信号PWM1(后文可简称信号PWM1)的上升沿和下降沿与时钟信号CLK的上升沿同步，并且信号PWM1的高电平脉冲宽度为2T，信号PWM1的低电平脉冲宽度为6T，即信号PWM1的高电平脉冲占空比为2T/(2T+6T)＝1/4。
信号PWM1的上升沿触发占空比倍增起始使能脉冲产生电路201输出PWM倍增起始使能脉冲Pulse1，其脉冲宽度为T。
第一计数器203输出的第一计数值Count1在信号PWM1的上升沿被复位到0，之后在信号PWM1的高电平期间进行两次计数后为2，第一计数值Count1在信号PWM1下降沿之后保持计数值2。
第二计数器204输出的第二计数值Count2在信号PWM1的下降沿被复位到0，之后在信号PWM1的低电平期间进行连续计数，当第二计数值Count2的数值等于第一计数值Count1的数值时(例如本实施例中两者均为2时)，计数值比较电路205输出PWM倍增结束使能脉冲Pulse2。
在PWM倍增起始使能脉冲Pulse1为高时，用时钟信号CLK的下降沿触发产生占空比倍增后的脉宽调制信号PWM2(后文可简称信号PWM2)的上升沿，在PWM倍增结束使能脉冲Pulse2为高时，用时钟信号CLK的下降沿触发产生占空比倍增后的脉宽调制信号PWM2的下降沿，此方法所得到的信号PWM2的高电平时间为4T，低电平时间为4T，则信号PWM2的高电平占空比为4T/(4T+4T)＝1/2。此方法成功实现了基于时钟周期的脉宽调制信号的占空比倍增，倍增倍数为2倍，DUTYPWM2＝2*DUTYPWM1。
实施例二：
如图4所示，在本发明的另一个实施例中，以对脉宽调制信号的低电平脉冲进行占空比倍增为目的，倍增倍数为2倍，时钟信号CLK周期为T，原始脉宽调制信号PWM1(后文可简称信号PWM1)的上升沿和下降沿与时钟信号CLK的上升沿同步，并且信号PWM1的低电平脉冲宽度为2T，信号PWM1的高电平脉冲宽度为6T，即信号PWM1的低电平脉冲占空比为2T/(2T+6T)＝1/4。
信号PWM1的下降沿触发占空比倍增起始使能脉冲产生电路201输出PWM倍增起始使能脉冲Pulse1，其脉冲宽度为T。
第一计数器203输出的第一计数值Count1在信号PWM1的下降沿被复位到0，之后在信号PWM1的低电平期间进行两次计数后为2，第一计数值Count1在信号PWM1上升沿之后保持计数值2。
第二计数器204输出的第二计数值Count2在信号PWM1的上升沿被复位到0，之后在信号PWM1的高电平期间进行连续计数，当第二计数值Count2的数值等于第一计数值Count1的数值时(例如本实施例中两者均为2时)，计数值比较电路205输出PWM倍增结束使能脉冲Pulse2。
在PWM倍增起始使能脉冲Pulse1为高时，用时钟信号CLK的下降沿触发产生占空比倍增后的脉宽调制信号PWM2(后文可简称信号PWM2)的下降沿，在PWM倍增结束使能脉冲Pulse2为高时，用时钟信号CLK的下降沿触发产生占空比倍增后的脉宽调制信号PWM2的上升沿，此方法所得到的信号PWM2的低电平时间为4T，高电平时间为4T，则信号PWM2的低电平占空比为4T/(4T+4T)＝1/2。此方法成功实现了基于时钟周期的脉宽调制信号的占空比倍增，倍增倍数为2倍，DUTYPWM2＝2*DUTYPWM1。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (7)

1.一种基于时钟周期的脉宽调制信号占空比倍增电路，其特征在于，
其输入端输入时钟信号CLK和原始脉宽调制信号PWM1；所述原始脉宽调制信号PWM1的高电平的持续时间是N个时钟信号CLK的时钟周期之和，所述原始脉宽调制信号PWM1的低电平的持续时间是M个时钟信号CLK的时钟周期之和；
其输出端输出占空比倍增后的脉宽调制信号PWM2，所述占空比倍增后的脉宽调制信号PWM2的高电平和低电平持续时间都是所述时钟信号CLK的整数个时钟周期之和，所述占空比倍增后的脉宽调制信号PWM2的周期与所述原始脉宽调制信号PWM1的周期相等；所述占空比倍增后的脉宽调制信号PWM2的高电平持续时间是K*N个时钟信号CLK的时钟周期之和，或者所述占空比倍增后的脉宽调制信号PWM2的低电平持续时间是K*M个时钟信号CLK的时钟周期之和；
其中，参数N、M均为大于0的整数，参数K为大于1的整数；
所述脉宽调制信号占空比倍增电路包含：
占空比倍增使能脉冲产生电路(101)，其输入端输入时钟信号CLK和原始脉宽调制信号PWM1，所述原始脉宽调制信号PWM1的高电平和低电平的持续时间都是时钟信号CLK的整数个时钟周期之和，其输出端输出PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2；
占空比倍增电路(102)，其输入端输入所述PWM倍增起始使能脉冲信号Pulse1和所述PWM倍增结束使能脉冲信号Pulse2，其输出端输出占空比倍增后的脉宽调制信号PWM2；所述占空比倍增后的脉宽调制信号PWM2的脉冲宽度与所述PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2相适配，且所述占空比倍增后的脉宽调制信号PWM2通过所述时钟信号CLK进行信号同步，保证占空比倍增后的脉宽调制信号PWM2的高电平和低电平持续时间都是所述时钟信号CLK的整数个时钟周期之和；
所述占空比倍增使能脉冲产生电路(101)包含：占空比倍增起始使能脉冲产生电路(201)，其输入端输入所述时钟信号CLK和所述原始脉宽调制信号PWM1，其输出端输出所述PWM倍增起始使能脉冲信号Pulse1；占空比倍增结束使能脉冲产生电路(202)，其输入端输入所述时钟信号CLK和所述原始脉宽调制信号PWM1，其输出端输出PWM倍增结束使能脉冲信号Pulse2；
所述占空比倍增结束使能脉冲产生电路(202)进一步包含：
第一计数器(203)，其输入端输入所述时钟信号CLK和所述原始脉宽调制信号PWM1，用于统计原始脉宽调制信号PWM1的脉冲持续时间所对应的时钟信号CLK的周期数；所述第一计数器(203)在原始脉宽调制信号PWM1脉冲开始后开始计数，并且在原始脉宽调制信号PWM1脉冲结束后保持并输出第一计数值；
第二计数器(204)，其输入端输入所述时钟信号CLK和所述原始脉宽调制信号PWM1，用于统计原始脉宽调制信号PWM1脉冲任意一次结束直至下一次结束的期间内所对应的时钟信号CLK的周期数；所述第二计数器(204)在原始脉宽调制信号PWM1脉冲结束后开始计数，并连续进行计数，输出第二计数值；
计数值比较电路(205)，其输入端输入所述第一计数值和所述第二计数值，当所述第一计数值和所述第二计数值的数值不相等时，输出保持为低电平，当所述第一计数值和所述第二计数的数值相等时，输出所述PWM倍增结束使能脉冲信号 Pulse2。
2.如权利要求1所述的基于时钟周期的脉宽调制信号占空比倍增电路，其特征在于，
所述参数K等于2。
3.如权利要求1所述的基于时钟周期的脉宽调制信号占空比倍增电路，其特征在于，
所述PWM倍增起始使能脉冲信号Pulse1可为高电平或者低电平，所述PWM倍增结束使能脉冲信号Pulse2可为高电平或者低电平。
4.如权利要求1所述的基于时钟周期的脉宽调制信号占空比倍增电路，其特征在于，
所述原始脉宽调制信号PWM1的上升沿和下降沿与所述时钟信号CLK的上升沿同步，或者，所述原始脉宽调制信号PWM1的上升沿和下降沿与所述时钟信号CLK的下降沿同步。
5.如权利要求4所述的基于时钟周期的脉宽调制信号占空比倍增电路，其特征在于，
当所述原始脉宽调制信号PWM1的上升沿和下降沿与所述时钟信号CLK的上升沿同步时，所述占空比倍增电路(102)中进一步实现：
在所述PWM倍增起始使能脉冲信号Pulse1的脉冲持续期间时，用时钟信号CLK的下降沿触发产生占空比倍增后的脉宽调制信号PWM2的上升沿或者下降沿；
在所述PWM倍增结束使能脉冲信号 Pulse2的脉冲持续期间时，用时钟信号CLK的下降沿触发产生占空比倍增后的脉宽调制信号PWM2的下降沿或者上升沿。
6.如权利要求4所述的基于时钟周期的脉宽调制信号占空比倍增电路，其特征在于，
当所述原始脉宽调制信号PWM1的上升沿和下降沿与所述时钟信号CLK的下降沿同步时，所述占空比倍增电路(102)中进一步实现：
在所述PWM倍增起始使能脉冲信号Pulse1的脉冲持续期间时，用时钟信号CLK的上升沿触发产生占空比倍增后的脉宽调制信号PWM2的上升沿或者下降沿；
在所述PWM倍增结束使能脉冲信号 Pulse2的脉冲持续期间时，用时钟信号CLK的上升沿触发产生占空比倍增后的脉宽调制信号PWM2的下降沿或者上升沿。
7.一种采用如权利要求1-6中任意一项所述的基于时钟周期的脉宽调制信号占空比倍增电路的脉宽调制信号占空比倍增方法，其特征在于，该方法包含以下过程：
确定所述脉宽调制信号占空比倍增电路对原始脉宽调制信号PWM1的高电平脉冲进行占空比倍增，或者对原始脉宽调制信号PWM1的低电平脉冲进行占空比倍增，并预设占空比倍增的倍数以及时钟信号CLK的周期；
设置原始脉宽调制信号PWM1与时钟信号CLK进行信号同步的方式；
设定所述原始脉宽调制信号PWM1的高电平以及低电平的脉冲宽度；
占空比倍增使能脉冲产生电路(101)输出PWM倍增起始使能脉冲信号Pulse1和PWM倍增结束使能脉冲信号Pulse2；
占空比倍增电路(102)输入所述PWM倍增起始使能脉冲信号Pulse1和所述PWM倍增结束使能脉冲信号Pulse2，并通过时钟信号CLK的上升沿或者下降沿进行触发，以形成占空比倍增后的脉宽调制信号PWM2。
CN201811352796.1A 2018-11-14 2018-11-14 一种基于时钟周期的脉宽调制信号占空比倍增电路 Active CN109525224B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811352796.1A CN109525224B (zh) 2018-11-14 2018-11-14 一种基于时钟周期的脉宽调制信号占空比倍增电路
PCT/CN2019/104383 WO2020098349A1 (zh) 2018-11-14 2019-09-04 一种基于时钟周期的脉宽调制信号占空比倍增电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811352796.1A CN109525224B (zh) 2018-11-14 2018-11-14 一种基于时钟周期的脉宽调制信号占空比倍增电路

Publications (2)

Publication Number Publication Date
CN109525224A CN109525224A (zh) 2019-03-26
CN109525224B true CN109525224B (zh) 2020-08-04

Family

ID=65777757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811352796.1A Active CN109525224B (zh) 2018-11-14 2018-11-14 一种基于时钟周期的脉宽调制信号占空比倍增电路

Country Status (2)

Country Link
CN (1) CN109525224B (zh)
WO (1) WO2020098349A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109525224B (zh) * 2018-11-14 2020-08-04 上海客益电子有限公司 一种基于时钟周期的脉宽调制信号占空比倍增电路
CN111934655B (zh) * 2020-07-28 2023-03-28 新华三半导体技术有限公司 一种脉冲时钟产生电路、集成电路和相关方法
CN114204922B (zh) * 2020-09-02 2023-04-11 圣邦微电子（北京）股份有限公司 脉宽调制信号的调制电路及其调制方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04265018A (ja) * 1991-02-20 1992-09-21 Sanyo Electric Co Ltd 逐次比較型ａ／ｄコンバータ
JP2002009596A (ja) * 2000-06-20 2002-01-11 Nec Microsystems Ltd Ｐｗｍ信号発生回路およびｐｗｍ信号のデューティ比制御方法
JP2004364366A (ja) * 2003-06-02 2004-12-24 Seiko Epson Corp Ｐｗｍ制御システム
US7352219B2 (en) * 2005-08-30 2008-04-01 Infineon Technologies Ag Duty cycle corrector
CN102664608B (zh) * 2010-12-28 2015-03-11 博通集成电路（上海）有限公司 频率倍增器及频率倍增的方法
US8558632B2 (en) * 2011-09-29 2013-10-15 Microchip Technology Incorporated Repetitive single cycle pulse width modulation generation
CN102497710B (zh) * 2011-12-30 2014-05-28 成都芯源系统有限公司 Led移相调光电路及其方法
US8928301B2 (en) * 2012-06-13 2015-01-06 Atmel Corporation Pulse width modulation based controller
CN103731151B (zh) * 2014-01-15 2017-09-15 南京矽力杰半导体技术有限公司 用于将占空比转换成模拟信号的方法及电路
CN105991109B (zh) * 2015-01-30 2019-01-22 中芯国际集成电路制造(上海)有限公司 时钟信号占空比调节电路
CN205407759U (zh) * 2016-02-26 2016-07-27 昆腾微电子股份有限公司 时钟占空比调整装置
CN109525224B (zh) * 2018-11-14 2020-08-04 上海客益电子有限公司 一种基于时钟周期的脉宽调制信号占空比倍增电路

Also Published As

Publication number Publication date
CN109525224A (zh) 2019-03-26
WO2020098349A1 (zh) 2020-05-22

Similar Documents

Publication Publication Date Title
CN109525224B (zh) 一种基于时钟周期的脉宽调制信号占空比倍增电路
CN103858345B (zh) 重复单循环脉冲宽度调制产生
CN103858346B (zh) 可变频率比率多相位脉冲宽度调制产生
US9018849B2 (en) Signal process method, signal process circuit and LED dimming circuit thereof
CN107222189B (zh) 一种数字脉冲宽度调制器
CN109412582B (zh) 一种pwm信号采样检测电路、处理电路及芯片
CN103858347B (zh) 具有经扩展脉冲宽度调制相位偏移的系统、方法及设备
CN101436857A (zh) 时脉产生器以及相关的时脉产生方法
EP1528685B1 (en) Method and apparatus for converting a PWM signal to an analog output voltage
US8117482B2 (en) Timer unit circuit having plurality of output modes and method of using the same
CN103780849A (zh) 一种tdiccd电荷同步转移的焦平面时序控制器
WO2021169158A1 (zh) 分频器和电子设备
EP2506438A1 (en) Method and device for generating low-jitter clock
CN110768778B (zh) 一种单线通信电路、通信方法及通信系统
CN109391247B (zh) 一种基于pwm信号的滤波器、处理电路及芯片
US7327300B1 (en) System and method for generating a pulse width modulated signal having variable duty cycle resolution
US6204711B1 (en) Reduced error asynchronous clock
CN102118147B (zh) 脉冲产生电路
CN103269215A (zh) 倍频电路
US7068087B2 (en) Method and apparatus for an improved timer circuit and pulse width detection
JPH0923143A (ja) ディジタル信号の遅延方法及び回路
EP1724923B1 (en) Signal generation
JP2008028830A (ja) 位相比較信号処理回路
JP2648958B2 (ja) パルス挿入回路
JPH0323009B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220809

Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New Area, Pudong New Area, Shanghai

Patentee after: SHANGHAI XIANJI INTEGRATED CIRCUIT CO.,LTD.

Address before: 201210 room 415, No. 2, Lane 666, zhangheng Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee before: SHANGHAI GUESTGOOD ELECTRONICS Co.,Ltd.

TR01 Transfer of patent right