CN114204922B - 脉宽调制信号的调制电路及其调制方法 - Google Patents

脉宽调制信号的调制电路及其调制方法 Download PDF

Info

Publication number
CN114204922B
CN114204922B CN202010910033.5A CN202010910033A CN114204922B CN 114204922 B CN114204922 B CN 114204922B CN 202010910033 A CN202010910033 A CN 202010910033A CN 114204922 B CN114204922 B CN 114204922B
Authority
CN
China
Prior art keywords
signal
control signal
counting
threshold value
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010910033.5A
Other languages
English (en)
Other versions
CN114204922A (zh
Inventor
谭磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202010910033.5A priority Critical patent/CN114204922B/zh
Publication of CN114204922A publication Critical patent/CN114204922A/zh
Application granted granted Critical
Publication of CN114204922B publication Critical patent/CN114204922B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及集成电路技术领域，提供了一种脉宽调制信号的调制电路及其调制方法，该调制电路包括：脉冲占空比调节模块，通过对时钟信号进行循环计数得到第一计数值，根据第一计数值和第一计数位门限值生成第一控制信号；变频控制模块，通过对前述第一控制信号进行循环计数得到第二计数值，根据该第二计数值和第二计数位门限值生成第二控制信号；输出模块，分别与脉冲占空比调节模块和变频控制模块连接，用于根据时钟信号、第一控制信号和前述第二控制信号生成高循环重复频率的脉宽调制信号，而第一计数位门限值和第二计数位门限值用以控制循环频率。由此可以在不增加时钟频率的情况下提高循环频率，以调和时钟频率和循环频率的矛盾。

Description

脉宽调制信号的调制电路及其调制方法
技术领域
本发明涉及集成电路技术领域，具体涉及一种脉宽调制信号的调制电路及其调制方法。
背景技术
PWM就是脉冲宽度调制(简称为脉宽调制)，也就是占空比可变的脉冲波形，是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术。广泛应用在从测量、通信到功率控制与变换的许多领域、特别是开关电源和变频器的电压调制方式。
举例来说，如图1a和图1b所示，在一种传统的脉宽调制信号(PWM)的调制电路100，包括：接收时钟信号CLK的M位循环计数器110、M位数值比较器120以及RS触发器130，其中，接收时钟信号CLK的M位循环计数器110对时钟信号的脉冲进行计数并将计数结果输出至M位数值比较器120，同时在计数值有溢出值时，输出置位信号到RS触发器130的置位端；M位数值比较器120用于获取M位循环计数器110的计数值，在计数值达到预设值时，输出复位信号到RS触发器的复位端；而RS触发器130根据该置位信号和复位信号控制输出高电位时间和低电位时间的比例，生成脉宽调制信号PWM。
在不断循环中，每当M位循环计数器110溢出时，其溢出置位输出用的RS触发器130，该调制电路100要输出的D/(2M)的高电位的持续时间或者时钟计数次数D在M位数值比较器120中与M位循环计数器110的值比较，其数值一致时，M位数值比较器120的输出复位RS触发器130，即实现了D/(2M)高电位的脉宽调制信号(即脉冲占空比)的输出。
一个分辨率为M位的脉宽调制信号的调制电路需要产生2M个计数周期。输出为D/(2M)时，即在2M个时间片中输出D/(2M)时间的高电平和(2M-D)/(2M)时间的低电平的循环。假定这个时间片是频率F的时钟的一个周期，则上述循环的频率为F/(2M)。当M为10位和20位二进制数时，上述循环的频率为时钟频率F的1/1000和1/1000000。这导致要么时钟频率过快、要么循环频率太低，这种方式输出的频谱中低频部分较多，不方便滤除。为了减少因时钟频率和循环时间的矛盾间歇造成的输出波动，一般需要不断重复同样的高低电平比例和利用积分平滑电路或低通滤波电路处理占空比输出、取得稳定的受控的电压或电流，这无疑加大了脉宽调制信号的调制电路的复杂度和成本，同时也加剧了功耗，不利于工程实现。
发明内容
为了解决上述技术问题，本发明提供了一种脉宽调制信号的调制电路及其调制方法，可以在不增加时钟频率的情况下提高循环频率，以调和时钟频率和循环频率的矛盾。
一方面本发明提供了一种脉宽调制信号的调制电路，包括：
脉冲占空比调节模块，具有接入时钟信号的第一输入端，以及第一输出端，该脉冲占空比调节模块通过对时钟信号进行循环计数得到第一计数值，根据该第一计数值和第一计数位门限值生成第一控制信号；
变频控制模块，具有接入前述第一控制信号的第二输入端，以及第二输出端，该变频控制模块通过对前述第一控制信号进行循环计数得到第二计数值，根据该第二计数值和第二计数位门限值生成第二控制信号；
输出模块，分别与前述第一输出端和前述第二输出端连接，用于根据前述时钟信号、第一控制信号和前述第二控制信号生成高循环重复频率脉宽调制信号，
其中，所述第一计数位门限值和所述第二计数位门限值用以控制循环频率。
优选地，前述脉冲占空比调节模块包括：
第一计数器，具有接入前述时钟信号的第一输入端，用以对前述时钟信号进行循环计数，得到前述第一计数值，并在达到前述第一计数位门限值后，将溢出计数值输出为第一置位信号；
第一比较器，与该第一计数器连接，用以在前述第一计数值大于第一设定阈值，输出第一复位信号；
第一逻辑元件，置位端与第一计数器连接，复位端与第一比较器连接，输出端作为前述第一输出端与变频控制模块连接，该第一逻辑元件根据前述第一置位信号和前述第一复位信号生成前述的第一控制信号。
优选地，前述变频控制模块包括：
第二计数器，具有接入前述第一控制信号的第二输入端，用以对前述第一控制信号进行循环计数，得到前述第二计数值，并在达到前述第二计数位门限值后，将溢出计数值输出为第二置位信号；
第二比较器，与第二计数器连接，用以在前述第二计数值大于第二设定阈值，输出第二复位信号；
第二逻辑元件，置位端与第二计数器连接，复位端与第二比较器连接，输出端作为前述第二输出端与前述输出模块连接，该第二逻辑元件根据前述第二置位信号和第二复位信号生成前述第二控制信号。
优选地，前述输出模块包括：
与门，输入端分别连接前述第一输出端和前述第二输出端，该与门在前述第一控制信号和第二控制信号均为高电平状态下，生成第三置位信号；
第三逻辑元件，置位端与前述与门的输出端连接，复位端接入前述时钟信号，该第三逻辑元件根据前述时钟信号和第三置位信号生成第三控制信号；
或门，该或门的输入端分别连接前述第一输出端和前述第三逻辑元件的输出端，该或门在前述第一控制信号和/或前述第三控制信号为高电平状态下，生成前述高循环重复频率的脉宽调制信号。
优选地，前述第一逻辑元件为选自RS触发器、D触发器、T触发器、JK触发器中的一种。
优选地，前述第二逻辑元件为选自RS触发器、D触发器、T触发器、JK触发器中的一种。
优选地，前述第三逻辑元件为选自RS触发器、D触发器、T触发器、JK触发器中的一种。
另一方面本发明提供了一种脉宽调制信号的调制方法，包括：
对时钟信号进行循环计数得到第一计数值，根据该第一计数值和第一计数位门限值生成第一控制信号；
对第一控制信号进行循环计数得到第二计数值，根据该第二计数值和第二计数位门限值生成第二控制信号；
根据时钟信号、第一控制信号和第二控制信号生成高循环重复频率的脉宽调制信号，
其中，所述第一计数位门限值和所述第二计数位门限值用以控制循环频率。
优选地，前述对时钟信号进行循环计数得到第一计数值，根据该第一计数值和第一计数位门限值生成第一控制信号包括：
对时钟信号进行循环计数，得到第一计数值，并在达到第一计数位门限值后，将溢出计数值输出为第一置位信号；
在前述第一计数值大于第一设定阈值，输出第一复位信号；
根据前述第一置位信号和第一复位信号生成前述第一控制信号。
优选地，前述对第一控制信号进行循环计数得到第二计数值，根据该第二计数值和第二计数位门限值生成第二控制信号包括：
对前述第一控制信号进行循环计数，得到第二计数值，并在达到第二计数位门限值后，将溢出计数值输出为第二置位信号；
在前述第二计数值大于第二设定阈值，输出第二复位信号；
根据前述第二置位信号和第二复位信号生成前述第二控制信号。
优选地，前述第一计数位门限值和前述第一设定阈值可调，且该第一设定阈值与该第一计数位门限值呈指数相关。
优选地，前述第二计数位门限值和前述第二设定阈值可调，且该第二设定阈值与该第二计数位门限值呈指数相关。
优选地，前述根据时钟信号、第一控制信号和第二控制信号生成高循环重复频率的脉宽调制信号包括：
在前述第一控制信号和第二控制信号均为高电平状态时，生成第三置位信号；
根据前述时钟信号和第三置位信号生成第三控制信号；
在前述第一控制信号和/或第三控制信号为高电平状态时，生成前述高循环重复频率的脉宽调制信号。
本发明的有益效果是：本发明提供的一种脉宽调制信号的调制电路及其调制方法，该调制电路包括：脉冲占空比调节模块，该脉冲占空比调节模块通过对时钟信号进行循环计数得到第一计数值，根据该第一计数值和第一计数位门限值生成第一控制信号；变频控制模块，该变频控制模块通过对第一控制信号进行循环计数得到第二计数值，根据该第二计数值和第二计数位门限值生成第二控制信号；输出模块，分别与脉冲占空比调节模块和变频控制模块连接，根据前述时钟信号、第一控制信号和第二控制信号生成高循环重复频率的脉宽调制信号，其中，第一计数位门限值和第二计数位门限值用以控制循环频率。由此可以在不增加时钟频率的情况下提高循环频率，以调和时钟频率和循环时间的矛盾，使获得高循环重复频率的脉宽调制信号。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1a示出现有技术中一种脉宽调制信号的调制电路的示意框图；
图1b示出图1a中所示调制电路的电路示意图；
图2示出本发明实施例提供的脉宽调制信号的调制电路的示意框图；
图3示出图2中所示调制电路的电路示意图；
图4示出本发明实施例提供的脉宽调制信号的调制方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面，参照附图对本发明进行详细说明。
图2示出本发明实施例提供的脉宽调制信号的调制电路的示意框图，图3示出图2中所示调制电路的电路示意图。
参考图2和图3，一方面本发明提供的一种脉宽调制信号的调制电路200包括：脉冲占空比调节模块210、变频控制模块220和输出模块230，其中，脉冲占空比调节模块210具有接入时钟信号CLK的第一输入端，以及第一输出端，该脉冲占空比调节模块210通过对时钟信号CLK进行循环计数得到第一计数值，根据该第一计数值和第一计数位门限值生成第一控制信号PWMm；变频控制模块220具有接入脉冲占空比调节模块210生成的第一控制信号PWMm的第二输入端，以及第二输出端，该变频控制模块220通过对第一控制信号PWMm进行循环计数得到第二计数值，根据该第二计数值和第二计数位门限值生成第二控制信号PWMs；输出模块230分别与前述脉冲占空比调节模块210的第一输出端和前述变频控制模块220的第二输出端连接，用于根据前述时钟信号CLK、第一控制信号PWMm和第二控制信号PWMs生成高循环重复频率的脉宽调制信号PWM，而该第一计数位门限值和第二计数位门限值用以控制循环频率
在本实施例中，脉冲占空比调节模块210包括：m位循环计数器211、m位数值比较器212和第一逻辑元件213，其中，m位循环计数器211具有接入时钟信号CLK的第一输入端，用以对时钟信号CLK进行循环计数，得到第一计数值，并在达到第一计数位门限值m后，将溢出计数值输出为第一置位信号；m位数值比较器212与m位循环计数器211连接，用以在前述第一计数值大于第一设定阈值2M，输出第一复位信号；第一逻辑元件213的置位端与m位循环计数器211连接，复位端与m位数值比较器212连接，输出端作为前述第一输出端与变频控制模块220连接，该第一逻辑元件213根据前述第一置位信号和前述第一复位信号生成前述的第一控制信号PWMm。
其中，m为大于零的自然数，且前述第一计数位门限值m和前述第一设定阈值2m可调，且该第一设定阈值2m与该第一计数位门限值m呈指数相关。
进一步的，前述m位循环计数器211对时钟信号CLK的脉冲进行计数，该时钟信号CLK可以为单片机或微控制器的时钟信号经过锁相环倍频或者降频后的方波，该时钟信号CLK的频率通常为1MHz–150MHz。
由此，通过以单片机或微控制器的时钟信号经过锁相环倍频或者降频后的方波作为时钟信号，可以提升脉冲控制的精准性和可靠性。
进一步的，前述第一逻辑元件213为RS触发器。在本实施例中，仅以RS触发器为例进行说明，但本发明并不限于此，在本发明替代的实施例中前述第一逻辑元件213还可以是D触发器、T触发器和JK触发器中的任意一种，在此不作限制。
在本实施例中，变频控制模块220包括：s位循环计数器221、s位数值比较器222和第二逻辑元件223，其中，s位循环计数器221具有接入前述第一控制信号PWMm的第二输入端，用以对该第一控制信号PWMm进行循环计数，得到第二计数值，并在达到第二计数位门限值s后，将溢出计数值输出为第二置位信号；s位数值比较器222与s位循环计数器221连接，用以在前述第二计数值大于第二设定阈值2S，输出第二复位信号；第二逻辑元件223的置位端与s位循环计数器221连接，复位端与s位数值比较器222连接，输出端作为前述第二输出端与前述输出模块230连接，该第二逻辑元件223根据前述的第二置位信号和第二复位信号生成前述第二控制信号PWMs。其中，s为大于零的自然数，且前述第二计数位门限值s和前述第二设定阈值2s可调，且该第二设定阈值2s与该第二计数位门限值s呈指数相关。
进一步的，前述第二逻辑元件223为RS触发器。在本实施例中，仅以RS触发器为例进行说明，但本发明并不限于此，在本发明替代的实施例中前述第二逻辑元件223还可以是D触发器、T触发器和JK触发器中的任意一种，在此不作限制。
在本实施例中，输出模块230包括：与门231、第三逻辑元件232和或门233，其中，与门231的输入端分别连接前述脉冲占空比调节模块210的第一输出端和前述变频控制模块220的第二输出端，该与门231在第一控制信号PWMm和第二控制信号PWMs均为高电平状态下，生成第三置位信号；第三逻辑元件232的置位端与与门231的输出端连接，复位端接入前述时钟信号CLK，该第三逻辑元件232根据前述时钟信号CLK和第三置位信号生成第三控制信号(未示出)；或门233的输入端分别连接前述脉冲占空比调节模块210的第一输出端和前述第三逻辑元件232的输出端，该或门233在前述第一控制信号PWMm和/或前述第三控制信号PWMs为高电平状态下，生成前述高循环重复频率的脉宽调制信号PWM。
进一步的，前述第三逻辑元件232为RS触发器。在本实施例中，仅以RS触发器为例进行说明，但本发明并不限于此，在本发明替代的实施例中前述第三逻辑元件232还可以是D触发器、T触发器和JK触发器中的任意一种，在此不作限制。
进一步的，本实施例中的m位循环计数器和s位循环计数器可以采用串行进位方式或者并行进位方式进行计数，在此不作限制。
本发明实施例提供的脉宽调制信号的调制电路，是对PWM形式的数字模拟转换(DAC)的改善，可以利用高循环重复频率的脉宽调制信号来调控输出电压、电流或输出功率，例如其应用于开关电源中，可以通过生成的高循环重复频率的脉宽调制信号PWM的调制波(高频)来控制MOS管快速开关，对电路进行斩波，以实现生成稳定的输出电压；而应用在变频器中，可以通过改变该PWM波形频率和占空比，实现精准变频控制。
通常脉冲占空比输出是在一个完整的计数周期内输出一次电平变化；例如在一个0-255计数范围的脉宽调制信号的调制电路中，如果指定输出10对应的占空比，则它在16/256的时间输出高电平、240/256的时间输出低电平。这种方式输出的频谱中低频部分较多，不方便滤除。如果把这些输出分配到更多的时间片，比如把上述例子中的16/256以16个1/16的组，则其频谱分布提高16倍。本发明把这个时间拆到更多分组时，每个分组的时间片不完全一致，但其差异仅为一个最精细可分辨时间片。一个分辨率为M的脉冲占空比输出拆到N个分组后，其输出相当于N个一致的分组和一个不分组但仅含一个最小分辨时间的分组。
在本实施例中，M位的循环计数器和比较器被拆分为高m为和低s位。具体的，分为位于脉冲占空比调节模块210中的m位循环计数器211和m位数值比较器212，以及位于变频控制模块220中的s位循环计数器221和s位数值比较器222，这种拆分不导致电路标准门数的变化，仅导致少许连线变化。相对于图1a和图1b所示的调制电路，它仅仅增加了输出模块230中的各个逻辑元件。
本发明实施例提供的调制电路中高m位和低s位的电路与图1b所示的电路原理一致，仅减少了位数。假定这个时间片是频率F的时钟的一个周期，则该电路中高m位不断以F/(2m)的频率循环。高位部分每次溢出触发低位部分增加一个计数，新增的输出模块230则根据变频控制模块220当时的状态决定是否在高电位延长一个时钟周期输出占空比。由于每完成一次m位循环计数才触发s位循环计数器计数值增加一次，使得整个调整电路的总循环时间仍是：2m×2s＝2(m+s)＝2M次时钟周期。但是这期间分成了2s次高位m位脉冲占空比输出循环；这2s次中有部分输出高电位被延长一个时钟周期。相对于图1b电路中每2M个周期内只输出一段时间高电平，本发明实施例提供的调制电路在2M个周期内输出了2s组子循环的高电平，使本实施例的调制电路产生的脉宽调制信号的频率是传统的调制电路产生的PWM频率的2s倍。
本发明实施例提供的调制电路在基本保持脉宽调制信号调制电路不分组输出的情况下，把脉宽调制信号PWM输出拆分到多个分组，采用本实施例的技术方案，通过在传统的PWM控制器的基础上，有所减少积分环节，滞环比较器等非线性运算环节，利用比较方便的数字电路实现生成高循环重复频率的脉宽调制信号PWM的过程，节约了成本，减小了电路规模。
图4示出本发明实施例提供的脉宽调制信号的调制方法的流程图。
参考图4，另一方面本发明实施例提供了一种脉宽调制信号的调制方法，包括：
步骤S110：根据时钟信号生成第一控制信号；
步骤S120：根据第一控制信号生成第二控制信号；
步骤S130：根据时钟信号、第一控制信号和第二控制信号生成高循环重复频率的脉宽调制信号。
在步骤S110中，前述根据时钟信号生成第一控制信号包括：对时钟信号CLK进行循环计数，得到第一计数值，并在达到第一计数位门限值m后，将溢出计数值输出为第一置位信号；在前述第一计数值大于第一设定阈值2m，输出第一复位信号；根据前述第一置位信号和第一复位信号生成前述第一控制信号PWMm，其中，前述第一计数位门限值m和前述第一设定阈值2m可调，且该第一设定阈值2m与该第一计数位门限值m呈指数相关。
在步骤S120中，前述根据第一控制信号生成第二控制信号包括：对前述第一控制信号PWMm进行循环计数，得到第二计数值，并在达到第二计数位门限值s后，将溢出计数值输出为第二置位信号；在前述第二计数值大于第二设定阈值2s，输出第二复位信号；根据前述第二置位信号和第二复位信号生成前述第二控制信号PWMs，其中，前述第二计数位门限值s和前述第二设定阈值2s可调，且该第二设定阈值2s与该第二计数位门限值s呈指数相关。
在步骤S130中，前述根据时钟信号、第一控制信号和第二控制信号生成高循环重复频率的脉宽调制信号包括：在前述第一控制信号PWMm和第二控制信号PWMs均为高电平状态时，生成第三置位信号；根据前述时钟信号CLK和第三置位信号生成第三控制信号；在前述第一控制信号PWMm和/或第三控制信号PWMs为高电平状态时，生成前述高循环重复频率的脉宽调制信号PWM。
综上所述，本发明实施例提供的一种脉宽调制信号的调制电路及其调制方法，能够在不增加时钟频率的情况下提高循环频率，以调和时钟频率和循环时间的矛盾，利用比较方便的数字电路实现生成高循环重复频率的脉宽调制信号PWM的过程，节约了成本，减小了电路规模。
应当说明的是，在本发明的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (13)

1.一种脉宽调制信号的调制电路，包括：
脉冲占空比调节模块，具有接入时钟信号的第一输入端，以及第一输出端，所述脉冲占空比调节模块通过对所述时钟信号进行循环计数得到第一计数值，根据所述第一计数值和第一计数位门限值生成第一控制信号，所述第一输出端用于提供所述第一控制信号；
变频控制模块，具有接入所述第一控制信号的第二输入端，以及第二输出端，所述变频控制模块通过对所述第一控制信号进行循环计数得到第二计数值，根据所述第二计数值和第二计数位门限值生成第二控制信号，所述第二输出端用于提供所述第二控制信号；
输出模块，分别与所述第一输出端和所述第二输出端连接，用于根据所述时钟信号、第一控制信号和所述第二控制信号生成高循环重复频率的脉宽调制信号，
其中，所述第一计数位门限值和所述第二计数位门限值用以控制循环频率。
2.根据权利要求1所述的调制电路，其中，所述脉冲占空比调节模块包括：
第一计数器，具有接入所述时钟信号的第一输入端，用以对所述时钟信号进行循环计数，得到所述第一计数值，并在达到所述第一计数位门限值后，将溢出计数值输出为第一置位信号；
第一比较器，与所述第一计数器连接，用以在所述第一计数值大于第一设定阈值，输出第一复位信号；
第一逻辑元件，置位端与所述第一计数器连接，复位端与所述第一比较器连接，输出端作为所述第一输出端与所述变频控制模块连接，所述第一逻辑元件根据所述第一置位信号和所述第一复位信号生成所述第一控制信号。
3.根据权利要求2所述的调制电路，其中，所述变频控制模块包括：
第二计数器，具有接入所述第一控制信号的第二输入端，用以对所述第一控制信号进行循环计数，得到所述第二计数值，并在达到所述第二计数位门限值后，将溢出计数值输出为第二置位信号；
第二比较器，与所述第二计数器连接，用以在所述第二计数值大于第二设定阈值，输出第二复位信号；
第二逻辑元件，置位端与所述第二计数器连接，复位端与所述第二比较器连接，输出端作为所述第二输出端与所述输出模块连接，所述第二逻辑元件根据所述第二置位信号和所述第二复位信号生成所述第二控制信号。
4.根据权利要求3所述的调制电路，其中，所述输出模块包括：
与门，输入端分别连接所述第一输出端和所述第二输出端，所述与门在所述第一控制信号和第二控制信号均为高电平状态下，生成第三置位信号；
第三逻辑元件，置位端与所述与门的输出端连接，复位端接入所述时钟信号，所述第三逻辑元件根据所述时钟信号和第三置位信号生成第三控制信号；
或门，所述或门的输入端分别连接所述第一输出端和所述第三逻辑元件的输出端，所述或门在所述第一控制信号和/或所述第三控制信号为高电平状态下，生成所述高循环重复频率的脉宽调制信号。
5.根据权利要求2所述的调制电路，其中，所述第一逻辑元件为选自RS触发器、D触发器、T触发器、JK触发器中的一种。
6.根据权利要求3所述的调制电路，其中，所述第二逻辑元件为选自RS触发器、D触发器、T触发器、JK触发器中的一种。
7.根据权利要求4所述的调制电路，其中，所述所述第三逻辑元件为选自RS触发器、D触发器、T触发器、JK触发器中的一种。
8.一种脉宽调制信号的调制方法，包括：
对时钟信号进行循环计数得到第一计数值，根据所述第一计数值和第一计数位门限值生成第一控制信号；
对所述第一控制信号进行循环计数得到第二计数值，根据所述第二计数值和第二计数位门限值生成第二控制信号；
根据所述时钟信号、第一控制信号和第二控制信号生成高循环重复频率的脉宽调制信号，
其中，所述第一计数位门限值和所述第二计数位门限值用以控制循环频率。
9.根据权利要求8所述的调制方法，其中，所述对时钟信号进行循环计数得到第一计数值，根据所述第一计数值和第一计数位门限值生成第一控制信号包括：
对所述时钟信号进行循环计数，得到所述第一计数值，并在达到所述第一计数位门限值后，将溢出计数值输出为第一置位信号；
在所述第一计数值大于第一设定阈值，输出第一复位信号；
根据所述第一置位信号和第一复位信号生成所述第一控制信号。
10.根据权利要求8所述的调制方法，其中，所述对所述第一控制信号进行循环计数得到第二计数值，根据所述第二计数值和第二计数位门限值生成第二控制信号包括：
对所述第一控制信号进行循环计数，得到所述第二计数值，并在达到所述第二计数位门限值后，将溢出计数值输出为第二置位信号；
在所述第二计数值大于第二设定阈值，输出第二复位信号；
根据所述第二置位信号和第二复位信号生成所述第二控制信号。
11.根据权利要求9所述的调制方法，其中，所述第一计数位门限值和所述第一设定阈值可调，且所述第一设定阈值与所述第一计数位门限值呈指数相关。
12.根据权利要求10所述的调制方法，其中，所述第二计数位门限值和所述第二设定阈值可调，且所述第二设定阈值与所述第二计数位门限值呈指数相关。
13.根据权利要求8所述的调制方法，其中，所述根据所述时钟信号、第一控制信号和第二控制信号生成高循坏重复频率的脉宽调制信号包括：
在所述第一控制信号和第二控制信号均为高电平状态时，生成第三置位信号；
根据所述时钟信号和第三置位信号生成第三控制信号；
在所述第一控制信号和/或所述第三控制信号为高电平状态时，生成所述高循环重复频率的脉宽调制信号。
CN202010910033.5A 2020-09-02 2020-09-02 脉宽调制信号的调制电路及其调制方法 Active CN114204922B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010910033.5A CN114204922B (zh) 2020-09-02 2020-09-02 脉宽调制信号的调制电路及其调制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010910033.5A CN114204922B (zh) 2020-09-02 2020-09-02 脉宽调制信号的调制电路及其调制方法

Publications (2)

Publication Number Publication Date
CN114204922A CN114204922A (zh) 2022-03-18
CN114204922B true CN114204922B (zh) 2023-04-11

Family

ID=80644464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010910033.5A Active CN114204922B (zh) 2020-09-02 2020-09-02 脉宽调制信号的调制电路及其调制方法

Country Status (1)

Country Link
CN (1) CN114204922B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001095237A (ja) * 1999-09-20 2001-04-06 Nec Kansai Ltd Ｄｃ−ｄｃコンバータ
JP2010169555A (ja) * 2009-01-23 2010-08-05 Sanyo Electric Co Ltd パルス周期計測方法
CN102158208B (zh) * 2011-04-02 2013-06-05 东南大学 基于振荡环电路的全程可调数字脉宽调制器
CN109525224B (zh) * 2018-11-14 2020-08-04 上海客益电子有限公司 一种基于时钟周期的脉宽调制信号占空比倍增电路

Also Published As

Publication number Publication date
CN114204922A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
US6975148B2 (en) Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device
US5594631A (en) Digital pulse width modulator for power supply control
US9257964B2 (en) Low frequency oscillator for burst-mode dimming control for CCFL driver system
US4891828A (en) Voltage to pulse-width conversion circuit
CN101356718B (zh) 比较器方式dc-dc转换器
US10164529B2 (en) Spread spectrum clock generator and method
US7714557B2 (en) DC-DC converter, power supply system, and power supply method
US9722625B2 (en) Semiconductor device and semiconductor device operating method
US7042200B2 (en) Switching mode power conversion with digital compensation
CN108712160B (zh) 一种展频时钟信号产生电路和切换式电源转换器
CN102064805B (zh) 用于可调输出数控电源中的高速低耗数字脉宽调制器
US20080129263A1 (en) Mixed signal digital controller for switched mode power supplies
CN114204922B (zh) 脉宽调制信号的调制电路及其调制方法
KR100400314B1 (ko) 클럭 동기 장치
KR100390384B1 (ko) 펄스 분산기법을 이용한 펄스폭 변조기 및 임의 주파수발생기
KR102197788B1 (ko) 카오스 변조 기반 직류-직류 변환기
CN109302182B (zh) 一种采用时间数字转换器(tdc)的rc时间常数校正电路及方法
GB2454364A (en) A programmable oscillator circuit with fine frequency resolution and low jitter
EP4110016B1 (en) Led dimming circuit
JPH07183779A (ja) 電圧／パルス幅変換回路
JP2004194483A (ja) Ｄｃ−ｄｃコンバータの制御装置
KR880001797B1 (ko) 디지탈 볼륨 조절 회로
CN116582973A (zh) 宽输出电流范围的控制方法和实现电路
CN118282369A (zh) 一种高精度的数字脉冲调制器及开关变换器
SU1714785A2 (ru) Формирователь случайных сигналов

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant