KR102197788B1 - 카오스 변조 기반 직류-직류 변환기 - Google Patents

카오스 변조 기반 직류-직류 변환기 Download PDF

Info

Publication number
KR102197788B1
KR102197788B1 KR1020190016247A KR20190016247A KR102197788B1 KR 102197788 B1 KR102197788 B1 KR 102197788B1 KR 1020190016247 A KR1020190016247 A KR 1020190016247A KR 20190016247 A KR20190016247 A KR 20190016247A KR 102197788 B1 KR102197788 B1 KR 102197788B1
Authority
KR
South Korea
Prior art keywords
capacitor
voltage
signal
output
chaos
Prior art date
Application number
KR1020190016247A
Other languages
English (en)
Other versions
KR20200098296A (ko
Inventor
송한정
반하 응우옌
Original Assignee
인제대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인제대학교 산학협력단 filed Critical 인제대학교 산학협력단
Priority to KR1020190016247A priority Critical patent/KR102197788B1/ko
Publication of KR20200098296A publication Critical patent/KR20200098296A/ko
Application granted granted Critical
Publication of KR102197788B1 publication Critical patent/KR102197788B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H02M2001/0064—

Abstract

본 발명은 카오스 변조에 기반한 직류-직류 변환기를 제공한다. 카오스 변조 기반 직류-직류 변환기는, 전압원과 직렬 연결되어 전압을 공급받는 인덕터 및 제1 커패시터를 포함하되 제1 커패시터를 통해 출력 전압을 제공하는 LC 필터, 일단은 전류원과 연결되고 타단은 인덕터의 일단에 연결된 제1 스위칭 소자, 일단은 제1 스위칭 소자 및 인덕터 사이의 접점에 연결되고 타단은 그라운드에 연결된 제2 스위칭 소자, 및 제1 및 제2 스위칭 소자에 각각 구동 신호로서 카오스 삼각 램프(chaotic triangular ramp) 신호를 인가하는 카오스 펄스폭 변조(chaotic pulse-width modulation, CPWM) 컨트롤러를 포함한다.

Description

카오스 변조 기반 직류-직류 변환기{DC-DC CONVERTER BASED ON CHAOTIC MODULATION}
본 발명은 전자기 간섭(electromagnetic interference, EMI)이 감소된 직류-직류 변환기(DC-DC converter)에 관한 것이다.
최근 들어, 휴대용/착용형(portable/wearable) 전자 장치는, 아날로그 회로, 고속 디지털 회로, 고속 메모리, RF 회로 및 안테나와 같은 회로들을 단일 시스템 온 칩(single system-on-chip, SoC) 또는 시스템 인 패키지(system-in-package, SiP)에 통합함으로써, 그 크기가 감소하는 추세이다. 이러한 전자 장치는 작고 가벼우며 배터리 수명이 길어지는 것이 바람직하므로, 전력 변환 효율이 높은 스위치 모드 DC-DC 컨버터(switched-mode DC-DC converter)가 널리 사용되고 있다.
그러나 DC-DC 컨버터의 높은 주기성을 갖는 스위칭 주파수(high periodical switching frequency)는 스위칭 잡음을 생성하며, 이는 기본 스위칭 주파수(fundamental switching frequency)와 그 고조파(harmonics)에서 스펙트럼 잡음 톤(spectrum noise tone)을 발생시켜 심각한 EMI 문제를 야기할 수 있다. 이러한 EMI 문제는 민감한 블록(특히, RF 또는 센서 회로 등)을 포함하는 SoC 또는 SiP 애플리케이션에 특히 심각하게 작용할 수 있다.
기존에는 DC-DC 컨버터의 EMI를 줄이기 위해, EMI에 큰 영향을 미치는PCB(printed circuit board) 레이아웃을 EMI를 줄이는데에 최적화시키는 방안이 제안되었다. 이때, 패시스 손실이 적은 스너버 셀(passive loss-less snubber cell)을 사용하여 링잉(ringing) EMI를 줄일 수 있다. 또한, EMI 문제를 해결하기 위한 일반적인 방법으로서 EMI 필터가 사용되기도 한다.
그러나 이러한 기존의 EMI 저감 방식들을 적용하기 위해서는 추가 부품이 필요하므로, 제조 비용 및 PCB 면적이 증가하여 소형 SoC 및 SiP 애플리케이션에는 부적합하다.
한편, DC-DC 컨버터에서 EMI 발생의 근원은 스위칭 동작이므로, EMI를 줄이기 위해서는 스위칭 동작 시 문제를 해결해야한다. 이러한 DC-DC 컨버터의 스위칭 동작을 적절하게 처리할 경우, 추가적인 패시브 오프 칩(passive off-chip)에 대한 필요성을 없앨 수 있을 뿐만 아니라 기존에 제안된 EMI 저감 방식들에 비해 더 우수한 저주파 EMI 성능을 제공할 수 있다.
대한민국 공개특허 제10-2016-0071587호(발명의 명칭: 벅 컨버터)
본 발명이 해결하고자 하는 과제는 카오스 변조에 기반하여 스위칭 동작시 발생되는 EMI를 감소시킬 수 있는 DC-DC 컨버터를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위한 본 발명의 일 면에 따른 카오스 변조 기반 직류-직류 변환기는, 전압원과 직렬 연결되어 전압을 공급받는 인덕터 및 제1 커패시터를 포함하되, 상기 제1 커패시터를 통해 출력 전압을 제공하는 LC 필터; 일단은 상기 전류원과 연결되고 타단은 상기 인덕터의 일단에 연결된 제1 스위칭 소자; 일단은 상기 제1 스위칭 소자 및 인덕터 사이의 접점에 연결되고, 타단은 그라운드에 연결된 제2 스위칭 소자; 및 상기 제1 및 제2 스위칭 소자에 각각 구동 신호로서 카오스 삼각 램프(chaotic triangular ramp) 신호를 인가하는 카오스 펄스폭 변조(chaotic pulse-width modulation, CPWM) 컨트롤러를 포함한다.
이때, 상기 카오스 펄스 폭 변조 컨트롤러는, 제2 커패시터, 상기 제2 커패시터를 충전 및 방전시키는 단극쌍투 스위치(single-pole double-throw switch), 및 상기 단극쌍투 스위치를 트리거하는 제어 신호를 제공하는 제어기를 포함하는 카오스 신호 생성기; 및 상기 제2 커패시터에 의한 출력 전압에 따른 카오스 신호를 입력받고, 상기 카오스 신호를 스위칭 구동 신호로 사용하여 카오스 삼각 램프 신호를 생성하는 삼각 램프 신호 생성기를 포함한다.
또한, 상기 제어기는, 상기 제2 커패시터의 전압을 상기 커패시터의 상한 레퍼런스 전압과 비교하는 제1 비교기; 상기 제2 커패시터의 전압을 상기 커패시터의 하한 레퍼런스 전압과 비교하는 제2 비교기; 상기 제2 비교기의 출력 및 클럭 신호를 입력받는 제2 SR 래치; 상기 제2 SR 래치의 출력 및 상기 제1 비교기의 출력을 입력받는 AND 게이트; 상기 AND 게이트의 출력 및 클럭 신호를 입력받는 제1 SR 래치; 및 상기 제1 SR 래치 및 상기 제2 SR 래치의 출력을 입력받는 XOR 게이트를 포함하고, 상기 XOR 게이트의 출력은 상기 단극쌍투 스위치를 트리거하는 제어 신호로서 상기 단극쌍투 스위치에 된다.
또한, 상기 삼각 램프 신호 생성기는, 제1 입력단을 통해 상기 제2 커패시터에 의한 출력 전압을 입력받는 오차 증폭기, 상기 오차 증폭기의 제2 입력단과 일단이 연결되고 그라운드에 타단이 연결된 저항, N 채널 증가형 MOSFET이되 상기 저항의 일단 및 상기 오차 증폭기의 제2 입력단 간의 접점에 소스가 연결되고 상기 오차 증폭기의 출력단에 게이트가 연결된 제1 트랜지스터, 및 전류 미러로 동작하되 각각 P 채널 증가형 MOSFET인 제2 내지 제5 트랜지스터를 포함하는 전압 전류 컨버터; 하나의 타이밍 커패시터; 상기 타이밍 커패시터에 의한 출력 전압과 저임계한계 전압이 입력되는 저임계치 비교기와, 상기 타이밍 커패시터에 의한 출력 전압과 고임계한계 전압이 입력되는 고임계치 비교기를 포함하는 비교기; N 채널 증가형 MOSFET이되 상기 비교기의 출력이 게이트로 입력되어 스위치로 동작하는 제7 트랜지스터; 각각 N 채널 증가형 MOSFET이되 서로 게이트가 연결된 제6 및 제8 트랜지스터; P 채널 증가형 MOSFET이되 상기 제2 및 제4 트랜지스터 각각의 게이트와 게이트가 연결되어 전류 미러로 동작하는 제9 트랜지스터; 및 P 채널 증가형 MOSFET이되 상기 제3 및 제5 트랜지스터 각각의 게이트와 게이트가 연결되어 전류 미러로 동작하는 제10 트랜지스터를 포함하며, 상기 타이밍 커패시터의 일단은 상기 제4 트랜지스터의 드레인, 상기 제7 트랜지스터의 드레인 및 상기 비교기의 입력단에 연결되며, 타단은 그라운드에 연결된다.
또한, 상기 제3, 제5 및 제10 트랜지스터 각각의 게이트는 서로 연결되고, 소스는 전원 전압에 연결되며, 드레인은 각각 상기 제2, 제4 및 제9 트랜지스터의 소스에 연결되고; 상기 제6 및 제8 트랜지스터 각각의 게이트는 서로 연결되되 상기 제8 및 제9 트랜지스터 각각의 드레인이 연결되고, 소스는 그라운드에 연결된다.
또한, 상기 제3 및 제5 트랜지스터와 상기 제10 트랜지스터의 전류비는 2:1이고, 상기 제2 및 제4 트랜지스터와 상기 제9 트랜지스터의 전류비는 2:1이다.
또한, 카오스 변조 기반 직류-직류 변환기는, 상기 제1 커패시터에 의한 출력 전압을 분배하는 제1 저항 및 제2 저항 중 제1 저항에 걸리는 전압과 기준 전압을 각각 입력 받으며, 상기 카오스 삼각 램프 신호를 입력받는 비교기로 출력 신호를 입력하는 오차 증폭기; 상기 오차 증폭기의 입력단 및 출력단에 병렬로 연결된 제1 보상 커패시터; 서로 직렬 연결되되 상기 제1 보상 커패시터에 병렬로 연결된 제1 보상 저항 및 제2 보상 커패시터; 및 서로 직렬 연결되되 상기 제1 보상 저항의 양단에 병렬로 연결된 제2 보상 저항 및 제3 보상 커패시터를 포함하는 Ⅲ형 보상 네트워크(type-Ⅲ compensation network) 회로를 더 포함한다.
또한, 카오스 변조 기반 직류-직류 변환기는, 펄스 주파수 변조(pulse-frequency modulation, PFM)된 신호를 상기 제1 및 제2 스위칭 소자로 출력하는 PFM 컨트롤러를 더 포함하되, 상기 PFM 컨트롤러는 부하 전류 레벨(load current level)이 기설정된 임계 전압 이하인 경우 상기 PFM된 신호를 출력하며, 상기 부하 전류 레벨이 상기 임계 전압을 초과하는 경우 상기 카오스 삼각 램프 신호가 출력된다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
개시된 실시 예에 따르면, 직류-직류 변환기의 스위치의 구동 신호로서 카오스 삼각 램프 신호를 사용함으로써, 스위칭 시 발생될 수 있는 EMI 문제를 해결할 수 있다.
또한, 회로 구현의 단순성, 높은 EMI 개선 및 LC 크기 완화를 통해, 온-칩 및 SiP와 같은 많은 애플리케이션들에서 EMI 문제를 해결할 수 있다.
도 1은 본 발명의 일 실시예에 따른 카오스 변조 기반 벅 컨버터의 구성도이다.
도 2는 본 발명의 일 실시예에 따른 CPWM 신호 생성기의 구성도이다.
도 3은 본 발명의 일 실시예에 따른 카오스 신호 생성기의 회로도이다.
도 4는 도 3의 카오스 신호 생성기의 동작을 설명하기 위한 유한 상태 머신(finite state machine) 모형을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 N형 카오스 신호 생성기의 수학적 모델의 분기 다이어그램의 일례이다.
도 6은 본 발명의 일 실시예에 따른 카오스 삼각 램프 신호 생성기의 회로도이다.
도 7은 본 발명의 일 실시예에 따른 카오스 삼각 램프 신호 변조 과정을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 카오스 변조 기반 벅 컨버터의 성능을 시뮬레이션한 결과의 일례이다.
도 9는 도 8의 시뮬레이션 조건 하에서 카오스 변조 기반 벅 컨버터의 동작 모드에서 두 내부 상태(인덕터 전류 및 출력 전압) 사이의 위상 궤적(phase-portrait)의 일례를 나타낸 도면이다.
도 10은 본 발명의 일 실시예에 따른 슬로프 변조를 이용한 카오스 삼각 램프 신호 생성기의 시뮬레이션 결과에 따른 스위칭 주파수 분포를 나타낸 도면이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 본 발명을 명확하게 설명하기 위해 도면에서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 또한, 도면을 참고하여 설명하면서, 같은 명칭으로 나타낸 구성일지라도 도면에 따라 도면 번호가 달라질 수 있고, 도면 번호는 설명의 편의를 위해 기재된 것에 불과하고 해당 도면 번호에 의해 각 구성의 개념, 특징, 기능 또는 효과가 제한 해석되는 것은 아니다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우 뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미하며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명의 일 실시예에 따른 카오스 변조에 기반한 DC-DC 컨버터의 구조 및 동작에 대해 설명하기에 앞서, DC-DC 컨버터의 EMI를 저감하기 위하여 스위칭 동작에 적용되는 확산 스펙트럼 기법(spread-spectrum technique)에 대해 전반적으로 설명하도록 한다.
일반적으로, 확산 스펙트럼 기법은 DC-DC 컨버터의 컨트롤러 설계 단계에서 적용될 수있으며, 이러한 선험적 접근 방식은 스위칭 신호에서 직접 EMI를 방지하는데 중점을 두고 있다.
확산 스펙트럼 기법에서는 고조파 피크를 줄이기 위해 스위칭 구동 신호의 파워 스펙트럼의 모양을 조정한다. 일례로, 기존의 EMI 저감을 위한 확산 스펙트럼 기법 중 하나로서 캐리어 주파수 변조(carrier frequency modulation, CFM)를 사용하는 방식이 있다. 해당 방식에 따르면, 구동 신호가 정현파인 정현파 변조(sinusoidal modulation)를 이용하여 플랫(flat)한 파워 스펙트럼을 얻을 수 있다. 이러한 방식은 구현이 간단하다는 장점이 있으나, 두 개의 끝점에서 정점을 이루는 "U"자 모양의 파워 스펙트럼을 생성한다는 점에서 EMI 감소 성능이 높지 않았다. 이에, 정현파 기반의 변조를 유지하면서 "U"자 모양의 파워 스펙트럼의 두 끝점에서 피크를 완화시키기 위해 구동 신호로서 3차 파형(cubic waveform)을 사용하는 방식이 있으나, 이는 회로의 복잡도를 크게 증가시킨다. 반면에 삼각파형(triangular waveform) 또는 톱니파형(sawtooth waveform)은 회로 구현이 용이하며, 그 중 삼각파형은 3차 파형 기반의 변조와 유사한 EMI 성능을 제공할 수 있다. 따라서, 본 발명의 일 실시예에 따른 DC-DC 컨버터는 스위칭 구동 신호로서 3차 파형을 삼각파형으로 대체하여 CFM에 적용한다.
한편, 일반적인 CFM 확산 스펙트럼 기법은 구동 신호의 주기적인 특성(periodic characteristic)에 의해 이산(discrete) 변조된 파워 스펙트럼을 생성한다는 한계가 있다. 이러한 한계를 극복하기 위해, 파워 스펙트럼 생성 시 랜덤 펄스 진폭 변조(random pulse-amplitude modulation)를 사용할 수 있다. 즉, 랜덤 펄스 진폭 변조를 사용하여 균일한 랜덤 분포를 얻을 수 있다면, 결과적으로 EMI 스펙트럼은 연속적일 수 있다.
예를 들어, 카오스 신호 생성기(chaos generator)를 사용하여 랜덤 소스를 근사화(approximate)할 수 있다. 참고로, 카오스 현상은 비선형 동력계에서 광범위하게 일어나는 현상으로서, 카오스 신호 발생 회로를 통해 생성된 카오스 신호는 "노이즈같은" 신호를 생성하는 고유한 특성으로 인해 통신 메시지의 암호화에 사용되거나, 무작위적인 랜덤 신호를 생성하기 위한 소스로서 활용될 수 있다.
이러한 접근 방식에 따르면, DC-DC 컨버터(예: 벅 컨버터(buck converter) 및 부스트 컨버터(boost converter) 등)에 대해 자가 튜닝 오프셋(self-tuning offset) 및 진폭 적응형 램프 제어(amplitude-adaptive ramp control)를 적용한다. 이러한 솔루션을 통해 벅 컨버터 및 부스트 컨버터 둘 다에서 상당한 EMI 저감 능력이 향상되나, 비용이 많이 소모되고 PCB 수준에서만 적용이 가능하다는 단점이 있다. 또한, 오프셋 진폭 튜닝 방법은 EMI 저감을 향상시킬 수는 있으나, DC-DC 컨버터의 안정성에 문제를 일으킬 수 있다.
이에, 본 발명의 일 실시예에 따른 DC-DC 컨버터는 스위칭 동작에 적용할 확산 스펙트럼으로서 랜덤 펄스 폭 변조(randomized pulse-width modulation, RPWM) 및 카오스 펄스 폭 변조(chaotic pulse-width modulation, CPWM)를 사용한다. 이때, DC-DC 컨버터에 적용되는 확산 스펙트럼 방식은 DC-DC 컨버터를 비주기 모드로 작동시킴으로써 실현된다.
참고로, 컨버터용 CPWM을 형성하기 위해 아날로그 카오스 생성기(analog chaotic generator)를 사용할 수 있다. 이 경우, EMI 감소에 대한 우수한 성능을 달성할 수 있으며 그 설계가 간단하고 유연하다. 그러나 이러한 아날로그 카오스 생성기의 발진 회로는 많은 상용(off-the-shelf) 패시브 인덕터 및 커패시터(passive inductor/capacitor(μH 및 μF 범위))를 필요로하기 때문에 소형 애플리케이션에는 부적합할 수 있다. 이에, 본 발명의 일 실시예에 따른 DC-DC 컨버터는 온-칩(on-chip) CMOS 기반의 CPWM 신호 생성기를 포함할 수도 있다. 즉, DC-DC 컨버터의 일정한 스위칭 주파수를 발생시키는 카오스 신호 생성기로서 디지털 카오스 신호 생성기가 사용될 수 있다.
한편, DC-DC 컨버터에 사용되는 CPWM 생성기는 EMI 감소에 대한 상한선을 생성하는 4 개의 고정된 주파수 레벨들 중 카오스 호핑(chaotically hopping)에 대해서만 변조한다. 따라서, 본 발명의 일 실시예에 따른 DC-DC 컨버터는 주파수 호핑(frequency hopping)이라고 불리는 확산 스펙트럼 기법에 기반한 접근법인 RPWM 기법을 추가적으로 적용할 수 있다. 구체적으로, RPWM 방식은 스위칭 주파수를 무작위로 8 개 고정 주파수 세트로 분배하며, 이에 따라 사전에 정의된 주파수 세트 주변에서만 스펙트럼을 감소시킨다.
다만, RPWM 및 CPWM 방식은 높은 출력 전압 및 인덕터 전류 리플을 가지고 있다. 이를 해결하기 위해, 본 발명의 일 실시예에 따른 DC-DC 컨버터는 듀얼 모드(즉, 펄스 폭 변조(PWM) 및 펄스 주파수 변조(pulse-frequency modulation, PFM)) 전압 제어를 처리한다.
이때, DC-DC 컨버터는 제어 가능한 카오스 신호를 생성하기 위해, N형 카오스 맵(N-shaped chaos map)과 연관된 간단하고 완전한 온-칩 CMOS 카오스 신호 생성기를 포함한다. 참고로, 카오스 맵 회로에 대한 수학적 모델로서 스트로보 샘플링 기법(stroboscopic sampling method)이 사용될 수 있으며, 카오스 동작은 리아푸노프 지수 이론(Lyapunov exponent theory)과 분기 다이어그램(bifurcation diagram)을 통해 분석될 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 카오스 변조 기반의 DC-DC 컨버터로서 벅 컨버터를 설명하도록 한다. 참고로, 벅 컨버터는 단순한 전력 변환 단계와 높은 전력 효율로 인해 대부분의 배터리 구동 장치에 적용된다.
도 1은 본 발명의 일 실시예에 따른 카오스 변조 기반 벅 컨버터의 구성도이다.
도 1에서는, 카오스 변조에 기반하여 EMI를 저감시킨 듀얼 모드 PWM/PFM 벅 컨버터(100)의 개략도를 도시하되, 전압원(VIN 또는 VBAT)(111)로 표시된 배터리로부터 전력을 공급받는 SiP 벅 컨버터(100)를 나타냈다.
벅 컨버터(100)에서 하이 사이드 스위치(high-side switche, HSW)(112) 및 (low-side switche, LSW)(113)는 각각 트랜지스터 등의 스위칭 소자로 구현될 수 있으며, 두 스위치(112, 113)는 PWM 컨트롤러(20)와 PFM 컨트롤러(30)로부터 입력되는 구동 신호에 의해 온/오프(on/off)된다. 이에 따라 벅 컨버터(100)의 전압 출력이 제어된다.
PWM 컨트롤러(20)는 비중첩 펄스(non-overlapping pulse)인 CPWMP/CPWMN를 사용하여 HSW(112) 및 LSW(113)를 온/오프한다. CPWMP/CPWMN 신호는 HSW(112) 및 LSW(113)로 각각 입력되되, 데드타임 버퍼(114)를 통해 인가된다.
LC 필터(10)는 인덕터(L)(11) 및 커패시터(COUT)(이하, 다른 커패시터와의구분을 위해 "출력 커패시터"로 지칭함)(13)를 포함하며, ERL(12)과 ESR(14)은 각각 인덕터(L)(11)와 출력 커패시터(13) 내부의 기생 저항(parasitic resistance)을 나타낸다.
이때, HSW(112)의 일단은 전압원(111)에 연결되고 타단은 인덕터(11)의 일단에 연결된다. 출력 커패시터(13)의 일단은 인덕터(11)의 타단에 연결되며, 출력 커패시터(13)의 타단은 그라운드에 연결된다. 또한, HSW(112)와 인덕터(11) 사이의 접점에 LSW(113)의 일단이 연결되고, LSW(113)의 타단은 그라운드에 연결된다.
전압원(111)로부터 LC 필터(10)로 입력 전압이 공급되며, 인덕터(11) 및 출력 커패시터(13)를 통해 출력 전압 VOUT이 제공된다. 이때, 출력 전압 VOUT은 출력 커패시터(13)의 양단에 걸리는 전압으로서 부하(RLOAD)로 공급된다. 또한, 출력 전압 VOUT은 두 저항(RFB1, RFB2)(116, 117)에 의해 분배되어 피드백 전압 FB가 되며, 이러한 피드백 전압 FB는 PWM 컨트롤러(20)의 오차 증폭기(error amplifier, EA)(23) 및 PFM 컨트롤러(30)로 각각 입력된다. 저항 RFB1 및 RFB2 (116, 117)은 서로 직렬 연결되되, RFB1(116)의 일단은 인덕터(11)와 출력 커패시터(13) 사이의 접점에 연결되고, RFB1(116)의 타단은 RFB2(117)의 일단에 연결되며, RFB2(117)의 타단은 그라운드에 연결된다.
오차 증폭기(23)는 BGR 회로(50)로부터 입력된 기준 전압(VREF)과 출력 커패시터(13)에 의한 출력 전압 사이의 차이 값을 증폭하여 출력 신호를 생성한다.
밴드갭 기준(bandgap reference, BGR) 회로(50)는 기설정된 기준 레벨 (reference level) 전압 VREF(예: 1.2V)을 출력하여 컨버터(100)의 출력 전압을 조정한다.
영-전류 검출 비교기(115)는 벅 컨버터(100)가 저부하 상태로 진입할 때 전도 손실을 없애기 위해서, LSW(113)를 턴 오프(turn off)시키는 영-전류 검출(zero-current detection, ZCD) 신호를 출력한다. 이때, 영-전류 검출 비교기(115)는 스위칭 노드 전압 VSW와 접지 전압을 비교한 결과를 출력하여, LSW(113)의 턴 오프를 제어한다.
벅 컨버터(100)는 부하 전류 레벨(load current level)에 따라 PWM과 PFM 사이에서 자동 모드 변경 기능을 갖는다.
예를 들어, 부하에 해당하는 출력이 50mA ~ 500mA라고 가정할 경우, 벅 컨버터(100)는 부하 전류가 200mA보다 클 때 PWM 모드에서 동작하고 부하 전류가 200mA보다 낮으면 부하 요구에 따라 전력단이 간헐적으로 작동하는 PFM 모드로 자동 전환될 수 있다. 이때, PFM 모드에서는 스위칭 손실을 최소화하고 컨버터의 높은 전력 효율을 유지하기 위해 스위칭 활동이 감소된다.
도 2는 본 발명의 일 실시예에 따른 CPWM 신호 생성기의 구성도이다.
도 2를 참조하면, CPWM 신호를 생성하기 위해, 벅 컨버터(100)는 Ⅲ형 보상 네트워크(type-Ⅲ compensation network) 회로(60)를 포함한다.
참고로, Ⅲ형 보상은 Ⅰ형(type-Ⅰ) 및 Ⅱ형(type-Ⅱ)과 비교하여, 연속 전도 모드(continuous conduction mode, CCM)에서 작동하는 전압 모드 제어 컨버터(voltage-mode-controlled converter)에 최적화된 루프 대역폭 및 빠른 과도 응답에 사용된다. 이에, 벅 컨버터(100)는 Ⅲ형 보상 네트워크를 사용하여 EMI 감소를 위한 CPWM 신호를 생성한다.
이러한 Ⅲ형 보상 네트워크 회로(60)를 사용하여 출력 커패시터(13)에 의한 출력 전압이 오차 증폭기(23)에 입력된다.
구체적으로, Ⅲ형 보상 네트워크(type-Ⅲ compensation network) 회로(60)는, 오차 증폭기(23)의 입력단 및 출력단에 병렬로 연결된 제1 보상 커패시터(C1), 서로 직렬 연결되되 제1 보상 커패시터(C1)에 병렬로 연결된 제1 보상 저항(R1) 및 제2 보상 커패시터(C2), 서로 직렬 연결되되 RFB1(116)의 양단에 병렬로 연결된 제2 보상 저항(R2) 및 제3 보상 커패시터(C3)를 포함한다.
또한, 앞서 도 1에서와 같이, 벅 컨버터(100)의 PWM 컨트롤러(20)는 N형 카오스 신호 생성 회로(N-shaped chaos generator circuit)(21) 및 대칭 삼각 램프 생성기(symmetrically triangular ramp generator)(22)를 포함한다.
이때, N형 카오스 신호 생성기(21)의 출력(즉, 카오스 신호 Vchaos)은 대칭 삼각 램프 생성기(22)의 VH 또는 VBR 로 인가되며, 이에 따라 대칭 삼각 램프 생성기(22)가 카오스 삼각 신호(chaotic triangular ramp signal, VCTR)를 생성한다.
비교기(24)는 카오스 신호 생성기(21) 및 삼각 램프 생성기(22)를 거쳐 생성된 카오스 삼각 램프 신호와 오차 증폭기(23)의 출력 신호 VEA를 입력받는다. 이에 따라, 비교기(24)는 오차 증폭기(23)에서 느리게 변하는 신호VEA 및 VCTR 신호를 비교하고, 그 결과로서 CPWM을 생성하여 HSW(112) 및 LSW(113)의 전원 스위치 동작을 제어하는 구동 신호로서 출력한다. 앞서 설명한 바와 같이, 비교기(24)를 통해 출력된 CPWM 신호는 데드타임 버퍼(114)를 통해 HSW(112) 및 LSW(113)로 각각 CPWMP 및 CPWMN신호로서 인가된다.
이러한 카오스 동작 모드에서, HSW(112) 및 LSW(113)의 스위칭 주기(TSW)는 무질서하게 변화하며, 듀티 사이클 또한 사이클마다 변화한다. 단, 평균 듀티 사이클은 일정하므로 이는 출력 전압이 예상대로 미리 결정된 값을 따르는 것을 의미한다. 또한, 인덕터 전류 및 출력 전압도 카오틱(chaotic)하게 변화하므로, 관련된 스펙트럼이 특정 주파수 범위로 확산될 수 있다. 이러한 방식에 따라, 카오스 신호에서 광대역 주파수 스펙트럼의 특성을 사용하여 EMI가 현저하게 감소된다. 뿐만 아니라, 스위칭 주파수(FSW)가 기정의된 범위 내에서 지속적으로 변조되며, 이는 무한대의 스위칭 주파수 사이에서 호핑하는 것과 동일하다. 따라서, 표준 고정 주파수 PWM 모드에서 나타나는 파워 스펙트럼의 피크를 완전하게 제거할 수 있다.
한편, 이상에서 설명한 바와 같이, 확산 스펙트럼 기법을 통한 EMI 감소 방식은 다음과 같은 벅 컨버터의 성능 감소가 발생될 수 있다. 즉, 출력 전압 리플의 증가, 인덕터 전류 리플의 증가, 및 전력 효율의 감소가 발생될 수 있다. 이러한 문제를 해결하기 위해서는 벅 컨버터의 패시브 LC 필터의 크기를 증가시키는 방법이 있으나, SiP 벅 컨버터의 설계 시 패키지 내부 공간이 제한적이므로 대형 LC 필터는 사용되기 어렵다.
따라서, 본 발명의 일 실시예에 따른 벅 컨버터(100)는 톱니파형 대신 삼각파형 신호를 생성하는 램프 생성기를 사용하여 확산 스펙트럼 기법의 부작용을 완화시킨다. 삼각파형 신호는 인덕터 전류의 리플을 완화시켜 대형 LC 필터를 사용하지 않더라도 벅 컨버터의 성능 감소를 완화시킬 수 있다.
도 3은 본 발명의 일 실시예에 따른 카오스 신호 생성기의 회로도이다. 그리고 도 4는 도 3의 카오스 신호 생성기의 동작을 설명하기 위한 유한 상태 머신(finite state machine) 모형을 도시한 도면이다.
도 3에 도시된 바와 같이, N형 카오스 신호 생성기(21)는 전류 소스(I1) 및 전류 싱크(I2)에 의하여 각각 충전 및 방전되는 하나의 커패시터(C)(211), 단극쌍투 스위치(single-pole double-throw switch, SPDT)(218), 및 SPDT(218)를 트리거하는 제어 신호를 제공하는 SPDT 제어기를 포함한다. 이때, SPDT 제어기는 제1 및 제2 비교기(U1, U2)(212, 213), 제1 및 제2 SR 래치(214, 215), 하나의 AND 게이트(216), 및 하나의 XOR 게이트(217)를 포함한다.
이러한 N형 카오스 신호 생성기(21)는 CMOS(complementary metal-oxide semiconductor) 카오스 신호 생성 회로로 구현될 수 있다.
구체적으로, 제1 비교기(U1)(212)는 제1 SR 래치(214)를 리셋(reset)하여 커패시터(211)가 충전되도록 한다. 또한, 제2 비교기(U2)(213)는 제2 SR 래치(215)를 셋(set)하여 커패시터(211)가 방전되도록 한다.
제1 비교기(U1)(212)는 커패시터(211)의 전압과 상한 레퍼런스 전압 VHC를 입력받아 비교하고, 그 결과를 제1 SR 래치(214)로 입력한다. 또한, 제1 SR 래치(214)는 클럭 신호를 입력받는다. 여기서 VHC는 커패시터(211) 전압의 상한에 대응한다.
그리고 제2 비교기(U2)(213)는 커패시터(211)의 전압과 하한 레퍼런스 전압 VLC를 입력받아 비교하고, 그 결과를 제2 SR 래치(215) 측으로 입력한다. 이때, AND 게이트(216)는 제2 비교기(U2)(213)의 출력과 제1 래치(214)의 출력을 입력받고, 그에 따른 출력 신호를 제2 래치(215)로 입력한다. 또한, 제2 래치(215)는 클럭 신호를 입력받는다. 여기서 VLC는 커패시터(211) 전압의 하한에 대응한다.
XOR 게이트(217)는 두 SR 래치(214, 215)로부터 신호를 입력받아 출력 신호(Vctr)를 SPDT(218)로 인가하여 그 구동을 제어한다. 이에 따라, 커패시터(211)에 걸린 전압 v(t)가 변화한다. 즉, N형 카오스 신호 생성기(21)에서 상태 변수는 v(t)이다.
이처럼, N형 카오스 신호 생성기(21)는 두 개의 비교기를 이용하여 두 개의 레퍼런스를 사용하는 방식으로써, 출력값 v(t)가 노이즈 혹은 파라미터 변수에 따라 카오스 맵을 벗어난 특정 지점에 갇히는 현상을 방지할 수 있다.
구체적으로, N형 카오스 신호 생성기(21)의 동작은 도 4의 (a)에서와 같은 유한 상태 머신(finite state machine, FSM) 모형에 의해 표현될 수 있다.
도 4의 (a)에서와 같이, N형 카오스 신호 생성기(21)의 유한 상태 머신은 S1, S2 및 S3의 세 가지 상태로 나타낼 수 있다. 이때, S1 및 S3는 v(t)가 클럭 주기 T의 상승 엣지(rising edge)일 때 또는 VHC에 도달할 때의 커패시터(211) 충전상태에 대응하며, S2는 v(t)가 VLC에 도달할 때의 커패시터(211) 방전상태에 대응한다. 이때, 앞서 언급한 바와 같이, N형 카오스 신호 발생기(21)는 스트로보 샘플링 기법에 기반한 스트로보스코픽 맵을 적용하여 1차원 구분적 맵(1D piece-wise map)으로 표현될 수 있다.
구체적으로, 시간 tH에서 커패시터(211)가 VHC에 도달하면, 제어신호 Vctr이 high(Q=1)로 트리거되어, 커패시터(211)는 싱크 전류(I2)를 통하여 아래 수학식 1과 같이 방전된다.
Figure 112019014757693-pat00001
또한, 다음 주기 T의 시작(tk)에서 제어신호 Vctr은 클럭 신호에 의해 low(Q=0)로 트리거되어 커패시터(211)는 전류 소스(I1)를 통해 아래 수학식 2와 같이 충전된다.
Figure 112019014757693-pat00002
한편, 유한 상태 머신은 세가지 가능성에 따라 진화할 수 있으며, 이는 다음 주기 T의 시작(tk)에서 상태 변수 v(t)의 값에 따라 달라진다.
우선, 상태 공간은 VLC와 관련된 경계 조건 Vb1에 의존하여 2개의 서브 공간(R1과 R2+R3)으로 분리될 수 있다. Vb1는 하나의 클록 주기 T 내에서 v(t)가 VLC부터 Vb1로 충전되는 전압 레벨로서 정의된다. Vb1는 아래 수학식 3에 의해 계산될 수 있다.
Figure 112019014757693-pat00003
예를 들어, 시간 tk에서 Vk<Vb1이면, 커패시터(211)는 유한 머신 상태 S1에 따라 다음 클럭 사이클 동안 충전을 지속한다. 이러한 시나리오는 도 4의 (b)에 도시되어 있으며, 이를 참조하면 tk에 변수 v(t)는 상태 서브 공간 R1에 위치한다.
하지만, 만일 시간 tk에서 Vk>Vb1이면, Vb1보다 높은 전압을 나타내는 서브 공간은 추가적으로 두 개의 서브 공간 R2 및 R3으로 분리된다. 이는 경계조건 Vb2에 의존하여 분리될 수 있다.
이때, tk에 변수 v(t)가 상태 서브 공간 R2에 위치한 경우, 커패시터(211)는 ta기간 동안 VHC에 도달할 때까지 충전된 후, tb기간 동안 방전된다. 이는 도 4의 (c)에 도시되어 있다. 기간 ta 및 tb는 아래 수학식 4에 의하여 산출될 수 있다.
Figure 112019014757693-pat00004
또한, tk에 변수 v(t)가 상태 서브 공간 R3에 위치한 경우, 커패시터(211)는 VHC에 도달할 때까지 ta기간 동안 충전을 지속한 다음, VLC까지 tb기간 동안 방전되고, 다시 충전을 시작하여 tc기간 동안 충전된다. 이는 도 4의 (d)에 도시되어 있다. 이때, 기간 ta 및 tb의 합은 주기 T 보다 작으며, 기간 tb 및 tc는 아래 수학식 5를 통해 산출될 수 있다.
Figure 112019014757693-pat00005
여기서, 2차 경계조건 Vb2는 아래 수학식 6과 같은 조건에서 도출될 수 있다.
Figure 112019014757693-pat00006
한편, N형 카오스 신호 생성기(21)에 적용된 스트로보스코픽 맵(stroboscopic map)으로서, 모든 클럭 인스턴트마다 상태변수 v(t)의 값을 관련시키는 N형 맵(N-shaped map)은 아래 수학식 7과 같이 나타낼 수 있다.
Figure 112019014757693-pat00007
이러한 N형 맵은 아래 수학식 8과 같이 정규화 및 파라미터화될 수 있다.
Figure 112019014757693-pat00008
이에 따라, N형 카오스 신호 생성기(21)의 표준화된 카오스 맵은 아래 수학식 9와 같이 표현할 수 있다.
Figure 112019014757693-pat00009
이때, x는 시스템 변수이고, T1 및 T2는 회로 파라미터인 T, I1, I2, 기준 전압 VR, 및 C를 파라미터화하여 획득된 새로운 파라미터이다.
한편, 카오스 신호 생성기의 회로를 구현하기에 앞서 카오스 신호 생성기에 대한 수학적 모델을 구현하여, 해당 회로가 카오스 신호를 출력하는 시스템 매개 변수의 범위를 찾을 수 있다.
카오스 시스템의 동역학적 거동(dynamic behavior)은 리아푸노프 지수(Lyapunov exponents)를 통해 정성적으로 구할 수 있으며, N형 맵의 리아푸노프 지수는 이론적으로 다음의 수학식 10을 통해 계산할 수 있다.
Figure 112019014757693-pat00010
이때, f'(.)는 카오스 맵 f(.)의 미분 값이며, 다음의 수학식 11을 통해 유도될 수 있다.
Figure 112019014757693-pat00011
이에 따라, 리아푸노프 지수는 다음의 수학식 12와 같이 계산될 수 있다.
Figure 112019014757693-pat00012
여기서, n은 해당 계산에 사용되는 x점들의 개수이고, i, j, k는 각각 x가 세 범위 [0, xb1], [xb1, xb2], [xb2, 1]에 속하는 횟수를 의미한다.
수학식 12에서, (T2/T1)>1 이고, λ>0일 때, N형 맵은 주기적으로 두배로 분기되며 이에 따라 카오스 신호가 발생된다. 반면에, (T2/T1)<1 이고, λ<0이면, 시스템 출력이 주기적 상태이거나 안정 지점(stable point)으로 수렴된다.
또한, 카오스 동역학은 분기 다이어그램(bifurcation diagram)을 통해 관찰될 수 있다.
도 5는 본 발명의 일 실시예에 따른 N형 카오스 신호 생성기의 수학적 모델의 분기 다이어그램의 일례이다.
예를 들어, T1=0.5이고, T2가 0에서 점진적으로 증가할 경우, 분기 다이어그램은 도 5와 같이 나타낼 수 있으며, 이를 통해 점의 동역학적 거동들, 주기성(periodicity), 및 카오스(밀도가 높은 영역)를 확인할 수 있다. 도 5를 참조하면, 다이어그램의 밀집 영역(dense area)과 관련된 T2의 범위는 카오스 거동을 보여주며, 이는 CMOS 카오스 신호 생성 회로를 설계하는데 사용될 수 있다. 즉, N형 카오스 신호 발생기(21)의 회로를 설계하기 위한 파라미터들을 도 5의 분기 다이어그램을 기반으로 편리하게 선택할 수 있다. 또한, 분기 다이어그램은 N형 맵에서 시스템 매개 변수(T2) 대 카오스 생성의 강직성을 강조한다.
한편, 앞서 설명한 바와 같이, 벅 컨버터(100)의 전압 모드에서는 PWM 신호 변조를 위해 램프 신호가 필요하다.
기본적으로, 램프 신호를 형성하는 두 가지 형태로서 톱니파형 램프 신호 및 삼각 램프 신호가 존재한다. 그 중 동일한 상승 및 하강 기울기를 갖는 대칭 삼각 램프 신호는 인덕터 전류의 불균형성을 효과적으로 완화시킬 수 있다. 즉, 인덕터 전류 스펙트럼(즉, EMI 성능)에 영향을 미치지 않고도 앞서 언급된 확산 스펙트럼 기법의 부작용들을 완화시킬 수 있다. 이에, EMI를 감소시키며 카오스 모드에서 인덕터 전류 불균형으로 인한 부작용을 최소화시키기 위하여, 벅 컨버터(100)는 삼각파형 신호를 생성하는 PWM 램프 생성기(즉, 대칭 삼각 램프 생성기(22))를 사용한다.
아래에서는 도 6을 참조하여 카오스 삼각 램프 신호 생성기에 대해서 설명하도록 한다.
도 6은 본 발명의 일 실시예에 따른 카오스 삼각 램프 신호 생성기의 회로도이다.
도 6의 (a)는 삼각 램프 생성기(triangular ramp generator)의 회로도이며, 도 6의 (b)는 아날로그 카오스 신호 생성기의 회로도이다.
본 발명의 일 실시예에 따른 카오스 삼각 램프 신호 생성기는 앞서 설명한 N형 카오스 신호 생성기(21) 및 이와 연결된 대칭 삼각 램프 생성기(22)를 포함한다.
또한, 도 6의 (a)는 앞서 도 1 및 도 2에서 언급된 대칭 삼각 램프 생성기(22)의 회로를 나타냈다.
삼각 램프 생성기(22)는 오차 증폭기(EA), 저항(R), 트랜지스터(M1), 및 캐스케이드 전류 미러(cascade current mirror)를 사용한 와이드-스윙 전류 소스(wide-swing current source)(M2 내지 M5)로 구성된 전압-전류(V-I) 컨버터를 포함한다. 또한, 삼각 램프 생성기(22)는 전류 미러들(M6, M8 내지 M10), 스위치로 동작하는 트랜지스터(M7), 타이밍 커패시터(C1), 두 개의 비교기(U1, U2)를 더 포함한다.
이때, V-I 컨버터는 충전전류 IChg=VBR/R이 되도록 제어한다. 이러한 충전전류 IChg는 방전 전류 IDChg를 제어하는 전류 싱크를 형성하기 위해 전류 미러(M6, M8 내지 M10)에 의해 복사된다.
도 6의 (a)에 도시된 바와 같이, 트랜지스터(M1), 전류 미러들(M2 내지 M6, M8 내지 M10), 및 트랜지스터(M7)은 각각 N 채널 증가형 MOSFET 또는 P 채널 증가형 MOSFET으로 구현될 수 있다. 이하에서는 설명의 편의상 트랜지스터(M1), 전류 미러(M2 내지 M6, M8 내지 M10), 및 트랜지스터(M7)를 각각 제1 내지 제10 트랜지스터라고 지칭하도록 한다.
도 6의 (a)를 참조하면, 제1 트랜지스터(M1)는 N 채널 증가형 MOSFET이며, 이때 트랜지스터(M1)의 게이트는 오차 증폭기(EA)의 출력단과 연결되고, 제1 트랜지스터(M1)의 소스는 저항(R)의 일단과 연결되며, 저항(R)의 타단은 그라운드에 연결된다. 또한, 트랜지스터(M1)의 드레인은, 제3, 제5 및 제9 트랜지스터(M3, M5, M9) 각각의 게이트 및 제2 트랜지스터(M2)의 드레인에 연결된다.
그리고 제2 트랜지스터(M2) 내지 제5 트랜지스터(M5), 제9 및 제10 트랜지스터(M9, M10)는 각각 P 채널 증가형 MOSFET이고, 제6 내지 제8 트랜지스터(M6, M7, M8)는 각각 N 채널 증가형 MOSFET이다.
제3, 제5 및 제10 트랜지스터(M3, M5, M10)는 서로 게이트가 연결되고, 각각의 소스는 전원 전압 VDD에 연결된다. 또한, 제3, 제5 및 제10 트랜지스터(M3, M5, M10)의 드레인은 각각 제2, 제4 및 제9 트랜지스터(M2, M4, M9)의 소스에 연결된다.
제4 트랜지스터(M4)의 드레인은, 제7 트랜지스터(M7)의 드레인과 타이밍 커패시터(C1)의 일단 간의 점점에 연결된다. 이때, 제4 트랜지스터(M4)의 드레인에는 저임계치 및 고임계치 비교기(U1, U2)의 입력단 또한 연결된다. 타이밍 커패시터(C1)의 타단은 그라운드에 연결된다.
제6 및 제8 트랜지스터(M6, M8)는 서로 게이트가 연결되어 있고, 각각의 소스는 그라운드에 연결되어 있다. 또한, 제8 트랜지스터(M8)의 드레인은 제9 트랜지스터(M9)의 드레인과 연결되며, 제8 및 제9 트랜지스터(M8, M9) 각각의 드레인에 제6 및 제8 트랜지스터(M6, M8)의 게이트가 연결된다.
제7 트랜지스터(M7)의 게이트에는 저임계치 비교기(U1) 및 고임계치 비교기(U2)로부터의 출력이 입력된다. 이때, 저임계치 비교기(U1)에는 저임계한계 VL과 타이밍 커패시터 전압 Vramp가 입력되고, 고임계치 비교기(U2)에는 고임계한계 VH과 타이밍 커패시터 전압 Vramp가 입력된다.
오차 증폭기(EA)는 제1 트랜지스터(M1)의 출력과 VBR이 입력된다.
방전 시간이 충전 시간보다 훨씬 짧은 톱니파형 램프 발생기와는 달리, 삼각 램프 생성기에서는 충전 및 방전 시간이 동일해야 한다. 따라서, 삼각 램프 신호 생성기에서는 전류 소스 및 전류 싱크를 사용하여 충방전 속도를 제어하여 정확도를 최적화한다.
이때, 앞서 언급한 바와 같이, 타이밍 커패시터(C1)의 충전 및 방전 시간이 동일해야하므로 방전전류 IDChg는 2IChg와 같다. 이는, 제4 및 제5 트랜지스터(M4, M5)와 제9 및 제10 트랜지스터(M9, M10) 간의 전류비를 2:1로 설정함으로써 구현될 수 있다.
대칭 삼각 램프 생성기(22)의 동작은 다음과 같다.
먼저, 초기 리셋 이벤트(즉, 저임계한계(low threshold limit) VL에서의 삼각 신호) 이후에, 스위치(즉, 제7 트랜지스터(M7))는 오프(off)되고, 커패시터 전압 Vramp가 VH에 도달할 때까지 타이밍 커패시터(C1)는 느리게 충전된다. 이 시점에 비교기(26)는 트립되고, 스위치(M7)가 온(on)되며, IDChg=2IChg인 전류 싱크(즉, 제6 트랜지스터(M6))에 의해 VL로 램프가 방전된다. 삼각파형 신호가 VL로 하강하면 다른 사이클이 시작된다.
참고로, 전류 미러의 전류 불일치로 인한 삼각 램프 신호의 비대칭성을 줄이기 위해서는 전류 미러 트랜지스터의 길이가 커야한다.
도 6의 (b)는 앞서 설명한 N형 카오스 신호 생성기(21)의 회로를 나타냈다. 이 회로에서 두 인버터(MN6, MP6)는 SPDT(218)의 역할을 하고, 두 트랜지스터(MPCS1, MNCS1)는 각각 전류 소스(I1)와 전류 싱크(I2)로서 동작한다.
또한, 클럭 신호(CLK)가 이상적으로 f=1/T의 속도에서 임펄스 트레인으로 구성되므로, 원-숏 회로(one-shot circuit)는 SR 래치에 대한 짧은 펄스를 생성하는데 사용된다. 이러한 임펄스는 좁은 펄스로 근사화되며 원-숏 회로를 사용하여 구현된다.
N형 카오스 신호 생성 회로의 파라미터는 수학적 모델의 파라미터 T1 및 T2의 선택을 기반으로 설계된다. 이때, T2는 프로세스 제조에 내재된 변화에 대한 강력한 카오스 신호를 생성하기 위해, 도 5에 도시된 카오스 영역에서 선택된다. (T2/T1)>1인 한, N형 카오스 신호 생성기(21)를 사용할 경우 출력이 카오스 신호이다. 이 조건은 커패시터(C2)의 변동(예를 들어, 설계 값의 최대 30%)과 관계없이 충족될 수 있다.
또한, T1 = T Х I1/(VHC), T2 = T Х I2/(VHC)이므로, 비율 (T2/T1)>1을 설정하는 것은 비율 (I2/I1)>1을 설정하는 것과 같다. 이는, 기본 전류 미러를 사용하고, 전류 소스 및 전류 싱크(MPCS1 및 MNCS1) 사이의 레이아웃을 매칭하여 회로 레벨에서 쉽게 제어할 수 있다.
한편, 앞서 설명한 바와 같이, 카오스 삼각 램프 신호 생성기는 대칭 삼각 램프 생성기(22)와 N형 카오스 신호 생성기(21)가 연결되어 구성된 것이다.
아래 도 7에 도시된 대칭 삼각 램프 생성기(22)에 의한 스위칭 주파수는 아래 수학식 13과 같이 표현할 수 있다.
Figure 112019014757693-pat00013
이때, VH 및 VL은 각각 삼각 램프 신호의 상한 및 하한을 의미한다. 이러한, 수학식 13을 통해 두 파라미터(즉, 램프 신호의 경계(즉, VH 및 VL)와 삼각 신호의 충전 전류(IChg))가 삼각 램프 생성기의 스위칭 주파수를 정의한다는 것을 확인할 수 있다.
스위칭 주파수를 사이클마다 변경하기 위하여, 위와 같은 두 파라미터 중 하나 또는 두 개의 파라미터를 N형 카오스 신호 생성기(21)에서 생성된 카오스 신호 Vchaos를 사용하여 변조한다.
도 7은 본 발명의 일 실시예에 따른 카오스 삼각 램프 신호 변조 과정을 설명하기 위한 도면이다.
도 7의 (a)는 첫 번째 변조 기법인 피크 변조(peak modulation) 기법에 따른 타이밍 다이어그램을 도시하였다.
도 7의 (a)를 참조하면, 첫 번째 기법인 피크 변조의 경우, VL와 충전 전류 IChg를 변경하지 않고 유지하면 램프 생성기의 스위칭 주파수가 VH에만 의존하게 된다. 이때, N형 카오스 신호 생성기(21)에서 생성된 카오스 신호는 비교기의 VH로 직접 공급되어 VH = Vchaos가 된다. 이에 따라 램프 신호 생성기의 스위칭 주파수는 카오틱하게 변조된다.
도 7의 (b)는 두 번째 변조 기법인 슬로프 변조(slope modulation) 기법에 따른 타이밍 다이어그램을 도시하였다.
도 7의 (b)를 참조하면, 두 번째 기법인 슬로프 변조의 경우, N형 카오스 신호 발생기(21)로부터 생성된 카오스 신호는 VBR에서 V-I 컨버터로 간접적으로 공급되며, 이에 따라 VBR = Vchaos가 된다. 이때, 카오스 신호는 카오스 충전/방전 전류로 변환되며, 이에 따라 램프 신호 및 스위칭 주파수는 카오틱하게 변조된다.
이처럼 연속형 카오스 신호는 한 사이클 내에서 충전 및 방전 전류를 변경하기 때문에 N형 카오스 신호 발생기(21)의 카오스 신호는 VBR에 직접 공급될 수 없다. 이에 따라, 카오스 신호는 대칭 램프 신호 생성기(22) 회로 내부의 저임계 비교기(U1)로부터의 임펄스 신호(S)에 의해 각 사이클의 끝에서만 샘플링된다. 이를 통해, 충/방전 전류(IChg/IDChg)를 현재 사이클이 끝날 때까지 변경하지 않고 삼각파형의 교란을 제거한다.
카오스 모드에서의 스위칭 주파수 편차(ΔFSW)는 임의의 주파수(예: 2.1MHz)에서 고정 주파수 모드 근처에 설정되며, 카오스 삼각 램프 신호의 주파수 엔벨로프(frequency envelope)는, 피크 변조의 경우 아래 수학식 14의 범위 내이고, 슬로프 변조의 경우 아래 수학식 15의 범위 내이다.
Figure 112019014757693-pat00014
Figure 112019014757693-pat00015
위의 수학식 14 및 15를 사용함으로써, 카오스 삼각 램프 신호 생성기의 회로 파라미터인 C1, IChg, VH, VL, VHC 및 VLC를 도출할 수 있다.
수학식 14 및 15를 통해 유도된 VHC 및 VLC의 값은 앞서 설명한 정규화 및 매개 변수화된 방정식인 수학식 8과 결합을 통해, N형 카오스 신호 생성기(21)의 회로 파라미터인 T, I1, I2 및 C를 계산하는데 사용될 수 있다.
N형 카오스 신호 생성기(21)는 두 비교기를 사용함으로써, 기정의된 두 대역인 VHC 및 VLC 내의 출력에서 카오스 신호를 한정한다. 이는 카오스 램프 신호의 주파수 편차가 정확하게 제어될 수 있다는 것을 보여준다. 또한, 이 특성은 주파수 편차가 사용자에 의해 커스터마이징될 수 있기 때문에, 카오스 램프 신호 생성기에 추가 제어성을 추가하는 것이다.
이상에서의 카오스 삼각 램프 신호를 생성하기 위한 두 가지 기법 중 피크 레벨 주입 기법은 보다 간편하게 구현할 수 있다. 이는 슬로프 변조는 추가적으로 카오스 신호 샘플링 회로가 필요하므로 더 복잡하며, 카오스 신호를 카오스 전류로 변환하는 속도가 충전 전류가 각 사이클의 시작에서 하나의 레벨에서 다른 레벨로 전환하기에 충분히 빨라야하기 때문에 고대역폭 V-I 변환 회로를 필요로하기 때문이다. 일반적으로, V-I 컨버터의 대역폭은 스위칭 주파수의 적어도 10배로 설정된다. 반면에 삼각파형 회로를 디자인할 때, 삼각파형의 램프 다운슬로프가 톱니파형 램프 발생기보다 작기 때문에, 비교기의 설계가 간단하며 그 전력 소비가 적다.
한편, 램프 진폭은 전압 모드에서 벅 컨버터의 안정성에 직접적으로 영향을 미치므로, 피크 변조를 수행하는 삼각 램프 신호 생성기를 포함하는 벅 컨버터는 보상 네트워크 설계가 중요하다. 반면 슬로프 변조 기법의 경우 램프 신호의 진폭이 일정하게 유지되고 보정 네트워크가 고정되면 안정성이 변하지 않는다.
이상, 본 발명의 일 실시예에 따른 EMI 저감을 위한 온-칩 카오스 삼각 램프 신호 생성기를 포함하는 SiP 벅 컨버터를 설명하였다.
온-칩 카오스 삼각 램프 신호 생성기는 대칭 삼각 램프 생성기 및 N형 카오스 신호 발생기로 구성된다. 온-칩 카오스 신호 생성기는 제어 가능한 카오스 신호를 생성하여 이를 삼각 신호의 기울기를 변조하는데 적용한다. N형 카오스 회를 기반으로 변조된 삼각파형 신호는 EMI 감소 효과를 갖는 듀얼 모드 PFM/PWM SiP 벅 컨버터의 확산 스펙트럼에 적용된다.
이러한 카오스 변조 기법의 유효성 검증 결과를 확인하기 위해, 아래 도 8 및도 9를 참조하여 본 발명의 일 실시예에 따른 벅 컨버터를 표준 0.18μm CMOS 공정으로 제작하여 검증한 결과를 설명하도록 한다.
도 8은 본 발명의 일 실시예에 따른 카오스 변조 기반 벅 컨버터의 성능을 시뮬레이션한 결과의 일례이다.
그리고 도 9는 도 8의 시뮬레이션 조건 하에서 카오스 변조 기반 벅 컨버터의 동작 모드에서 두 내부 상태(인덕터 전류 및 출력 전압) 사이의 위상 궤적(phase-portrait)의 일례를 나타낸 도면이다.
도 8에서는 슬로프 변조를 이용한 카오스 삼각 램프 신호 생성기를 이용한 카오스 모드에서의 컨버터(100)의 정상 상태 시간 영역(steady-state time-domain) 시뮬레이션 결과를 나타냈다. 이때, 카오스 램프 신호 생성기는 도 1에 도시된 듀얼 모드 PWM/PFM 벅 컨버터에 적용된다. 또한, 시뮬레이션의 결과를 용이하게 비교할 수 있도록 표준 모드와 카오스 모드 둘 다에 대해서 시뮬레이션을 실행하였다.
표준 모드에서 노멀 스위칭 주파수 FSW는1.2MHz로 설정하였고, 카오스 주파수 범위는 노멀 스위칭 주파수 FSW의
Figure 112019014757693-pat00016
10%인 1.08 MHz to 1.32 MHz와 노멀 스위칭 주파수 FSW의
Figure 112019014757693-pat00017
20%인 0.96 MHz to 1.44 MHz로 설정하였다.
표준 모드에서 삼각파형의 설계 파라미터는, FSW = 1.2 MHz를 달성하기 위해, VBR = 0.6V, C = 3pF, VH = 1.5V 및 VL = 0.8V로 설정되었다.
노멀 스위칭 주파수 FSW의 주위에서
Figure 112019014757693-pat00018
10% 및
Figure 112019014757693-pat00019
20% 주파수 편차를 달성하기 위해, 램프의 VBR에 적용된 카오스 신호 VChaos의 경계는 VHC = 0.66V, VLC = 0.514 V, VHC = 0.71V 및 VLC = 0.46V로 설정하였다.
카오스 모드에서 노멀 스위칭 주파수 FSW는1.2MHz의 평균 값은 VHC 및 VLC의 평균값을 사용하여 정의된다.
카오스 신호를 출력하기 위해, T2/T1>1 또는 I2/I1>1 조건에 따라 N형 카오스 신호 회로의 파라미터는 두 케이스 모두에서 C = 3 pF, I1 = 1μA, I2 = 6μA, 및 CK = 1MHz로 설정하였다.
컨버터의 시뮬레이션 설정은 VIN = 3V, VOUT = 1.8V, IOUT = 250mA, L = 2.2μH and COUT = 2.2μF로 설정하였다.
또한, 커패시터의 ESR 값(ESR = 30 mΩ)과 보상 네트워크의 다른 구성 요소는 시뮬레이션을 실제 테스트 칩 측정 결과와 비교할 때 적절한 예측 결과를 제공하기 위해 상용 소자로부터 선택하였다.
이때, 도 8을 참조하면, N형 카오스 신호 생성기의 카오스 신호는 각 스위칭 사이클의 시작에서 샘플링된 다음 삼각파형 생성기(즉, 대칭 삼각 램프 신호 생성기)의 VBR에서 V-I 컨버터로 공급된다. 결과적으로, 컨버터는 카오스 모드에서 작동한다.
한편, 도 9를 참조하면 인덕터 전류의 카오틱한 변화를 확인할 수 있으며, 이를 통해 EMI 성능이 향상되는 것을 알 수 있다.
도 9의 (b)에 도시된 카오스 모드에서의 벅 컨버터(100)의 동작은 두 내부 카오스 상태(인덕터 전류 IL 및 출력 전압 VOUT) 사이의 위상 궤적으로부터 확인할 수 있다. 이때, 도 9의 (a)에 도시된 표준 모드와 비교하면, 표준 모드에서의 동작은 두 평형점(equilibrium point) 사이에서 안정적이며 단 하나의 궤적만으로 표현되나, 카오스 동작은 카오스를 나타내는 반복되지 않는 궤도들을 포함하는 복잡한 패턴을 보여준다.
도 10은 본 발명의 일 실시예에 따른 슬로프 변조를 이용한 카오스 삼각 램프 신호 생성기의 시뮬레이션 결과에 따른 스위칭 주파수 분포를 나타낸 도면이다.
이때, 도 10의 시뮬레이션 결과는 앞서 설명한 도 8의 시뮬레이션 조건 하에서 진행된 결과로서, 도 10의 (a)는 1.2MHz의
Figure 112019014757693-pat00020
10%인 1.08MHz 내지 1.32MHz일 때의 스위칭 주파수 분포이고, 도 10의 (b)는 1.2MHz의
Figure 112019014757693-pat00021
20%인 0.96MHz 내지 1.44MHz일 때의 스위칭 주파수 분포이다.
가장 플랫한 파워 스펙트럼을 얻기 위해서는 균일하게 분산된 스위칭 주파수를 획득하여야 한다. 도 10을 참조하면, 카오스 스위칭 주파수의 분포는 원하는 주파수 범위에 균일하게 분포하지 않으나, 사전 정의된 범위에서 지속적으로 확산되는 것을 확인할 수 있다. 따라서, 카오스 모드에서 파워 스펙트럼의 고조파 피크가 제거된다.
이상, 첨부된 도면을 참조로 하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 제한적이 아닌 것으로 이해해야만 한다.
100: 카오스 변조 기반 벅 컨버터
10: LC 필터
20: PWM 컨트롤러
30: PFM 컨트롤러
21: 카오스 신호 생성기
22: 삼각 램프 신호 생성기
60: 보상 회로

Claims (8)

  1. 전압원과 직렬 연결되어 전압을 공급받는 인덕터 및 제1 커패시터를 포함하되, 상기 제1 커패시터를 통해 출력 전압을 제공하는 LC 필터;
    일단은 상기 전압원과 연결되고 타단은 상기 인덕터의 일단에 연결된 제1 스위칭 소자;
    일단은 상기 제1 스위칭 소자 및 인덕터 사이의 접점에 연결되고, 타단은 그라운드에 연결된 제2 스위칭 소자; 및
    상기 제1 및 제2 스위칭 소자에 각각 구동 신호로서 카오스 삼각 램프(chaotic triangular ramp) 신호를 인가하는 카오스 펄스폭 변조(chaotic pulse-width modulation, CPWM) 컨트롤러를 포함하며,
    상기 카오스 펄스 폭 변조 컨트롤러는,
    제2 커패시터, 상기 제2 커패시터를 충전 및 방전시키는 단극쌍투 스위치(single-pole double-throw switch), 및 상기 단극쌍투 스위치를 트리거하는 제어 신호를 제공하는 제어기를 포함하는 카오스 신호 생성기; 및
    상기 제2 커패시터에 의한 출력 전압에 따른 카오스 신호를 입력받고, 상기 카오스 신호를 스위칭 구동 신호로 사용하여 카오스 삼각 램프 신호를 생성하는 삼각 램프 신호 생성기를 포함하고,
    상기 삼각 램프 신호 생성기는,
    제1 입력단을 통해 상기 제2 커패시터에 의한 출력 전압을 입력받는 오차 증폭기, 상기 오차 증폭기의 제2 입력단과 일단이 연결되고 그라운드에 타단이 연결된 저항, N 채널 증가형 MOSFET이되 상기 저항의 일단 및 상기 오차 증폭기의 제2 입력단 간의 접점에 소스가 연결되고 상기 오차 증폭기의 출력단에 게이트가 연결된 제1 트랜지스터, 및 전류 미러로 동작하되 각각 P 채널 증가형 MOSFET인 제2 내지 제5 트랜지스터를 포함하는 전압 전류 컨버터;
    하나의 타이밍 커패시터;
    상기 타이밍 커패시터에 의한 출력 전압과 저임계한계 전압이 입력되는 저임계치 비교기와, 상기 타이밍 커패시터에 의한 출력 전압과 고임계한계 전압이 입력되는 고임계치 비교기를 포함하는 비교기;
    N 채널 증가형 MOSFET이되 상기 비교기의 출력이 게이트로 입력되어 스위치로 동작하는 제7 트랜지스터;
    각각 N 채널 증가형 MOSFET이되 서로 게이트가 연결된 제6 및 제8 트랜지스터;
    P 채널 증가형 MOSFET이되 상기 제2 및 제4 트랜지스터 각각의 게이트와 게이트가 연결되어 전류 미러로 동작하는 제9 트랜지스터; 및
    P 채널 증가형 MOSFET이되 상기 제3 및 제5 트랜지스터 각각의 게이트와 게이트가 연결되어 전류 미러로 동작하는 제10 트랜지스터를 포함하며,
    상기 타이밍 커패시터의 일단은 상기 제4 트랜지스터의 드레인, 상기 제7 트랜지스터의 드레인 및 상기 비교기의 입력단에 연결되며, 타단은 그라운드에 연결된 것인, 카오스 변조 기반 직류-직류 변환기.
  2. 삭제
  3. 제1 항에 있어서,
    상기 제어기는,
    상기 제2 커패시터의 전압을 상기 커패시터의 상한 레퍼런스 전압과 비교하는 제1 비교기;
    상기 제2 커패시터의 전압을 상기 커패시터의 하한 레퍼런스 전압과 비교하는 제2 비교기;
    상기 제2 비교기의 출력 및 클럭 신호를 입력받는 제2 SR 래치;
    상기 제2 SR 래치의 출력 및 상기 제1 비교기의 출력을 입력받는 AND 게이트;
    상기 AND 게이트의 출력 및 클럭 신호를 입력받는 제1 SR 래치; 및
    상기 제1 SR 래치 및 상기 제2 SR 래치의 출력을 입력받는 XOR 게이트를 포함하고,
    상기 XOR 게이트의 출력은 상기 단극쌍투 스위치를 트리거하는 제어 신호로서 상기 단극쌍투 스위치에 입력되는 것인, 카오스 변조 기반 직류-직류 변환기.
  4. 삭제
  5. 제1 항에 있어서,
    상기 제3, 제5 및 제10 트랜지스터 각각의 게이트는 서로 연결되고, 소스는 전원 전압에 연결되며, 드레인은 각각 상기 제2, 제4 및 제9 트랜지스터의 소스에 연결되고,
    상기 제6 및 제8 트랜지스터 각각의 게이트는 서로 연결되되 상기 제8 및 제9 트랜지스터 각각의 드레인이 연결되고, 소스는 그라운드에 연결된 것인, 카오스 변조 기반 직류-직류 변환기.
  6. 제5 항에 있어서,
    상기 제3 및 제5 트랜지스터와 상기 제10 트랜지스터의 전류비는 2:1이고,
    상기 제2 및 제4 트랜지스터와 상기 제9 트랜지스터의 전류비는 2:1인 것인, 카오스 변조 기반 직류-직류 변환기.
  7. 제1 항에 있어서,
    상기 제1 커패시터에 의한 출력 전압을 분배하는 제1 저항 및 제2 저항 중 제1 저항에 걸리는 전압과 기준 전압을 각각 입력 받으며, 상기 카오스 삼각 램프 신호를 입력받는 비교기로 출력 신호를 입력하는 오차 증폭기;
    상기 오차 증폭기의 입력단 및 출력단에 병렬로 연결된 제1 보상 커패시터;
    서로 직렬 연결되되 상기 제1 보상 커패시터에 병렬로 연결된 제1 보상 저항 및 제2 보상 커패시터; 및
    서로 직렬 연결되되 상기 제2 저항의 양단에 병렬로 연결된 제2 보상 저항 및 제3 보상 커패시터를 포함하는 Ⅲ형 보상 네트워크(type-Ⅲ compensation network) 회로를 더 포함하는, 카오스 변조 기반 직류-직류 변환기.
  8. 제1 항에 있어서,
    펄스 주파수 변조(pulse-frequency modulation, PFM)된 신호를 상기 제1 및 제2 스위칭 소자로 출력하는 PFM 컨트롤러를 더 포함하되,
    상기 PFM 컨트롤러는 부하 전류 레벨(load current level)이 기설정된 임계 전압 이하인 경우 상기 PFM된 신호를 출력하며,
    상기 부하 전류 레벨이 상기 임계 전압을 초과하는 경우 상기 카오스 삼각 램프 신호가 출력되는 것인, 카오스 변조 기반 직류-직류 변환기.
KR1020190016247A 2019-02-12 2019-02-12 카오스 변조 기반 직류-직류 변환기 KR102197788B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190016247A KR102197788B1 (ko) 2019-02-12 2019-02-12 카오스 변조 기반 직류-직류 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190016247A KR102197788B1 (ko) 2019-02-12 2019-02-12 카오스 변조 기반 직류-직류 변환기

Publications (2)

Publication Number Publication Date
KR20200098296A KR20200098296A (ko) 2020-08-20
KR102197788B1 true KR102197788B1 (ko) 2021-01-04

Family

ID=72242577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190016247A KR102197788B1 (ko) 2019-02-12 2019-02-12 카오스 변조 기반 직류-직류 변환기

Country Status (1)

Country Link
KR (1) KR102197788B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112271922B (zh) * 2020-10-15 2024-01-23 武汉工程大学 基于模糊时间延时反馈控制的Buck变换器混沌控制方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101919625B1 (ko) * 2013-08-23 2018-11-19 매그나칩 반도체 유한회사 전류제어 모드 dc-dc 컨버터
KR101634273B1 (ko) 2014-12-11 2016-06-29 동국대학교 산학협력단 벅 컨버터

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Hong Ge Li et al., CMOS-Based Chaotic PWM Generator for EMI Reduction, IEEE Trans. on Electromagnetic Compatibility, Vo.59, Iss.4, Aug 2017*
K.K. Tse et al., An evaluation of the spectral characteristics of switching converters with chaotic carrier-frequency modulation, IEEE Trans. on Industrial Electronics, Vo.50, Iss.1, Feb 2003*
Van Ha Nguyen et al., A family of fully integrated CMOS chaos generators with strictly 1-D linear-piecewise chaos maps, Journal of Computational Electronics (2018) 17, pp.1343-1355 (2018.6.27.)*

Also Published As

Publication number Publication date
KR20200098296A (ko) 2020-08-20

Similar Documents

Publication Publication Date Title
US7489529B2 (en) Control circuit having frequency modulation to reduce EMI of power converters
US7595623B2 (en) Methods and apparatus for a spread spectrum switching regulator
US7684462B2 (en) System and method for controlling variations of switching frequency
US7504810B1 (en) Apparatus and method for generating a spread-spectrum clock for a switching regulator
US7391628B2 (en) Switching controller having frequency hopping for power supplies and method therefor
US7903435B2 (en) Switching controller having switching frequency hopping for power converter
US10291124B2 (en) Spread spectrum control apparatus and method
US10164529B2 (en) Spread spectrum clock generator and method
CN108712160B (zh) 一种展频时钟信号产生电路和切换式电源转换器
CN113574784A (zh) 具有调制开关的功率转换
US20110116287A1 (en) Switching controller having switching frequency hopping for power converter
US10044271B1 (en) Methods and apparatus for DC-DC soft start
CN100472925C (zh) 具有频率调变以降低电源转换器电磁干扰的控制电路
Shibata et al. A compact adaptive slope compensation circuit for current-mode DC-DC converter
KR102197788B1 (ko) 카오스 변조 기반 직류-직류 변환기
US11005367B2 (en) Boost spread-spectrum technique in pulse skip mode with fixed frequency clock reference
US9973081B1 (en) Low-power low-duty-cycle switched-capacitor voltage divider
Lu et al. Current programmed mode control of multi-level flying capacitor converter near zero-ripple current region
CN115765459B (zh) Dc/dc转换器的控制电路、方法、dc/dc转换电路及电子设备
JP2018143065A (ja) 電圧変換装置
CN113394974B (zh) 具有固定频率的cot开关变换器
CN108574408B (zh) 一种开关电源自适应展频电路及其自适应展频方法
US11165415B2 (en) Relaxation oscillator and method
KR20110030373A (ko) Ｄｃ―ｄｃ 컨버터
Hoon et al. A low-power digital PWM DC/DC converter based on passive sigma-delta modulator

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant