JPH07183779A - 電圧/パルス幅変換回路 - Google Patents
電圧/パルス幅変換回路Info
- Publication number
- JPH07183779A JPH07183779A JP28687194A JP28687194A JPH07183779A JP H07183779 A JPH07183779 A JP H07183779A JP 28687194 A JP28687194 A JP 28687194A JP 28687194 A JP28687194 A JP 28687194A JP H07183779 A JPH07183779 A JP H07183779A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- voltage
- pulse width
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 所定のデュティ比のPWM出力信号を、簡単
な回路構成で高精度に得る。 【構成】 基準周波数信号S51がカウンタ54でカウ
ントされ、そのカウント値に応じた複数ビットのディジ
タル信号が該カウンタ54から出力される。このディジ
タル信号は、D/A変換器55でアナログ信号S55に
変換される。このアナログ信号S55と、アナログ入力
信号S50とが、電圧比較器53で比較され、該アナロ
グ入力信号S50に応じたデュティ比を有するPWM出
力信号S52が出力される。付加回路80では、信号S
51に同期して、出力を電圧比較器53の出力に応じて
切り換える。これにより、D/A変換器55の出力であ
るアナログ信号S55の変化時に生ずるグリッチに対す
る悪影響を防止できる。
な回路構成で高精度に得る。 【構成】 基準周波数信号S51がカウンタ54でカウ
ントされ、そのカウント値に応じた複数ビットのディジ
タル信号が該カウンタ54から出力される。このディジ
タル信号は、D/A変換器55でアナログ信号S55に
変換される。このアナログ信号S55と、アナログ入力
信号S50とが、電圧比較器53で比較され、該アナロ
グ入力信号S50に応じたデュティ比を有するPWM出
力信号S52が出力される。付加回路80では、信号S
51に同期して、出力を電圧比較器53の出力に応じて
切り換える。これにより、D/A変換器55の出力であ
るアナログ信号S55の変化時に生ずるグリッチに対す
る悪影響を防止できる。
Description
【0001】
【産業上の利用分野】本発明は、蛍光表示管等の電子表
示装置の輝度調整等のために用いられる電圧/パルス幅
変換回路に関するものである。
示装置の輝度調整等のために用いられる電圧/パルス幅
変換回路に関するものである。
【0002】
【従来の技術】例えば、自動車内にはオーディオ装置用
の電子表示装置が設けられているが、自動車の夜間の走
行時においてその電子表示装置の輝度を運転者が任意に
設定する方法として、電子表示装置の表示器の各セグメ
ントに接続されている駆動出力のパルス幅を制御して輝
度を設定する方法がある。このパルス幅制御方法におい
て輝度制御用電圧入力を所定のパルス幅に変換するため
に種々の電圧/パルス幅変換回路が提案されている。従
来、この種の電圧/パルス幅変換回路としては、アナロ
グ方式のものと、ディジタル方式のものとがあった。以
下、その構成を図を用いて説明する。図2は、従来のア
ナログ方式の電圧/パルス幅変換回路の一構成例を示す
回路図である。
の電子表示装置が設けられているが、自動車の夜間の走
行時においてその電子表示装置の輝度を運転者が任意に
設定する方法として、電子表示装置の表示器の各セグメ
ントに接続されている駆動出力のパルス幅を制御して輝
度を設定する方法がある。このパルス幅制御方法におい
て輝度制御用電圧入力を所定のパルス幅に変換するため
に種々の電圧/パルス幅変換回路が提案されている。従
来、この種の電圧/パルス幅変換回路としては、アナロ
グ方式のものと、ディジタル方式のものとがあった。以
下、その構成を図を用いて説明する。図2は、従来のア
ナログ方式の電圧/パルス幅変換回路の一構成例を示す
回路図である。
【0003】この電圧/パルス幅変換回路は、電圧パル
ス幅変調制御電圧入力信号(以下、PWM制御電圧入力
信号という)S1を入力する入力端子1、パルス幅変調
出力信号(以下、PWM出力信号という)S2を出力す
る出力端子2、CR発振回路10、及び電圧比較器20
を有し、入力端子1が電圧比較器20の(+)側入力端
子に、CR発振回路10の出力側が電圧比較器20の
(−)側入力端子にそれぞれ接続され、その電圧比較器
20の出力端子が出力端子2に接続されている。CR発
振回路10は、のこぎり波状の発振信号S10を出力す
る回路であり、NPNトランジスタのコレクタ側がオー
プン状態になったNPNオープンコレクタ出力型の電圧
比較器11、コンデンサ12、及び5個の抵抗13〜1
7を有している。図示しない電子表示装置の(+)側電
源端子から供給される電圧V10は、各電圧比較器1
1,20の電源端子にそれぞれ印加されると共に、分圧
用の抵抗13,14を介して信号S11aの形で電圧比
較器11の(+)側入力端子に与えられる。電圧比較器
11の(−)側入力端子には、コンデンサ12を通して
信号S11bが入力される。入力端子1にはそれにPW
M制御電圧入力信号S1を供給するための入力回路が接
続されている。この入力回路は自動車内の夜間照明用ス
イッチ30を有し、そのスイッチ30の一方が自動車の
バッテリの(+)側端子に接続され、通常13.8V程
度のバッテリ電圧V30が印加される。スイッチ30の
他方は可変抵抗31を介して分圧抵抗32,33に接続
され、その分圧抵抗32,33の接続点が入力端子1に
接続されている。
ス幅変調制御電圧入力信号(以下、PWM制御電圧入力
信号という)S1を入力する入力端子1、パルス幅変調
出力信号(以下、PWM出力信号という)S2を出力す
る出力端子2、CR発振回路10、及び電圧比較器20
を有し、入力端子1が電圧比較器20の(+)側入力端
子に、CR発振回路10の出力側が電圧比較器20の
(−)側入力端子にそれぞれ接続され、その電圧比較器
20の出力端子が出力端子2に接続されている。CR発
振回路10は、のこぎり波状の発振信号S10を出力す
る回路であり、NPNトランジスタのコレクタ側がオー
プン状態になったNPNオープンコレクタ出力型の電圧
比較器11、コンデンサ12、及び5個の抵抗13〜1
7を有している。図示しない電子表示装置の(+)側電
源端子から供給される電圧V10は、各電圧比較器1
1,20の電源端子にそれぞれ印加されると共に、分圧
用の抵抗13,14を介して信号S11aの形で電圧比
較器11の(+)側入力端子に与えられる。電圧比較器
11の(−)側入力端子には、コンデンサ12を通して
信号S11bが入力される。入力端子1にはそれにPW
M制御電圧入力信号S1を供給するための入力回路が接
続されている。この入力回路は自動車内の夜間照明用ス
イッチ30を有し、そのスイッチ30の一方が自動車の
バッテリの(+)側端子に接続され、通常13.8V程
度のバッテリ電圧V30が印加される。スイッチ30の
他方は可変抵抗31を介して分圧抵抗32,33に接続
され、その分圧抵抗32,33の接続点が入力端子1に
接続されている。
【0004】図3は図2の信号波形図、及び図4は図2
の入出力特性図であり、これらの図を参照しつつ図2の
動作を説明する。図2において、CR発振回路10及び
電圧比較器20に電圧V10が供給されると、CR発振
回路10は発振し、通常128HZ 程度の発振周波数の
発振信号S10を出力して電圧比較器20の(−)側入
力端子へ供給する。発振信号S10の周波数と波形はコ
ンデンサ12と抵抗13〜17とで決定される。すなわ
ち、抵抗13〜17によってコンデンサ12が充電され
ていくと、電圧比較器11の(−)側の入力信号S11
bが上昇していく。この時、電圧比較器11の(+)側
の入力信号S11aも、抵抗13,14による分圧電位
を基準としてフィードバック用抵抗15の作用により少
しづつ上昇していく。フィードバック用の抵抗17は他
の抵抗13〜16の抵抗値に比較して非常に小さい値で
ある。電圧比較器11の(−)側入力信号S11bが
(+)側入力信号S11aより大きくなると、この電圧
比較器11の出力信号S10は低レベル(以下、“L”
という)となるので、コンデンサ12の充電電圧は抵抗
17を通して大地側へ急激に放電され接地電位(=0
V)となる。同時に(+)側の入力信号S11aも急激
に電位が低下する。この電位の変化量は抵抗13〜17
の各抵抗値によって決定される。そして(−)側入力信
号S11bが(+)側入力信号S11aよりも電位が下
がると、電圧比較器11の出力信号S10はオフ状態と
なり、(−)側入力信号S11bが(+)側入力信号S
11aの電位よりも高くなるまで、抵抗13〜17によ
りコンデンサ12が充電されていく。このような動作に
より、CR発振回路10は発振動作を継続して行う。
の入出力特性図であり、これらの図を参照しつつ図2の
動作を説明する。図2において、CR発振回路10及び
電圧比較器20に電圧V10が供給されると、CR発振
回路10は発振し、通常128HZ 程度の発振周波数の
発振信号S10を出力して電圧比較器20の(−)側入
力端子へ供給する。発振信号S10の周波数と波形はコ
ンデンサ12と抵抗13〜17とで決定される。すなわ
ち、抵抗13〜17によってコンデンサ12が充電され
ていくと、電圧比較器11の(−)側の入力信号S11
bが上昇していく。この時、電圧比較器11の(+)側
の入力信号S11aも、抵抗13,14による分圧電位
を基準としてフィードバック用抵抗15の作用により少
しづつ上昇していく。フィードバック用の抵抗17は他
の抵抗13〜16の抵抗値に比較して非常に小さい値で
ある。電圧比較器11の(−)側入力信号S11bが
(+)側入力信号S11aより大きくなると、この電圧
比較器11の出力信号S10は低レベル(以下、“L”
という)となるので、コンデンサ12の充電電圧は抵抗
17を通して大地側へ急激に放電され接地電位(=0
V)となる。同時に(+)側の入力信号S11aも急激
に電位が低下する。この電位の変化量は抵抗13〜17
の各抵抗値によって決定される。そして(−)側入力信
号S11bが(+)側入力信号S11aよりも電位が下
がると、電圧比較器11の出力信号S10はオフ状態と
なり、(−)側入力信号S11bが(+)側入力信号S
11aの電位よりも高くなるまで、抵抗13〜17によ
りコンデンサ12が充電されていく。このような動作に
より、CR発振回路10は発振動作を継続して行う。
【0005】自動車の夜間走行において、夜間照明用ス
イッチ30がオン状態となり、可変抵抗31にバッテリ
電圧V30が供給されると、その可変抵抗31の設定位
置に対応した電圧が分圧抵抗32,33を介してPWM
制御電圧入力信号S1の形で入力端子1に入力され、電
圧比較器20の(+)側入力端子に供給される。可変抵
抗31を調節すると、PWM制御電圧入力信号S1は図
3の信号S1−1,S1−2のようにそのレベルが変化
する。電圧比較器20はCR発振回路10の出力信号S
10とPWM制御電圧入力信号S1とのレベル比較を行
い、電圧/パルス幅変換を行ってPWM出力信号S2を
出力端子2へ送出する。PWM出力信号S2は、S10
≦S1の区間高レベル(以下、“H”という)、S10
≧S1の区間“L”となる。図4に示すように、PWM
制御電圧入力信号S1に対するPWM出力信号S2の入
出力特性曲線は、CR発振回路10の出力波形によって
決定されるため、抵抗13〜17とコンデンサ12の値
を選択して理想的な特性曲線に近似させる必要がある
が、それにも限界がある。
イッチ30がオン状態となり、可変抵抗31にバッテリ
電圧V30が供給されると、その可変抵抗31の設定位
置に対応した電圧が分圧抵抗32,33を介してPWM
制御電圧入力信号S1の形で入力端子1に入力され、電
圧比較器20の(+)側入力端子に供給される。可変抵
抗31を調節すると、PWM制御電圧入力信号S1は図
3の信号S1−1,S1−2のようにそのレベルが変化
する。電圧比較器20はCR発振回路10の出力信号S
10とPWM制御電圧入力信号S1とのレベル比較を行
い、電圧/パルス幅変換を行ってPWM出力信号S2を
出力端子2へ送出する。PWM出力信号S2は、S10
≦S1の区間高レベル(以下、“H”という)、S10
≧S1の区間“L”となる。図4に示すように、PWM
制御電圧入力信号S1に対するPWM出力信号S2の入
出力特性曲線は、CR発振回路10の出力波形によって
決定されるため、抵抗13〜17とコンデンサ12の値
を選択して理想的な特性曲線に近似させる必要がある
が、それにも限界がある。
【0006】図5は、従来のディジタル方式の電圧/パ
ルス幅変換回路の一構成例を示す回路図である。この電
圧/パルス幅変換回路はアナログ/ディジタル変換器
(以下、A/D変換器という)を用いたもので、PWM
制御電圧入力信号S1を入力する入力端子40、基準周
波数信号S0を入力する入力端子41、及びPWM出力
信号S2を出力する出力端子42を有している。入力端
子40と出力端子42との間には10ビット程度のA/
D変換器43、1024ワード×10ビット程度の読出
し専用メモリ(以下、ROMという)44、及び10ビ
ット程度のPWM発生回路45が縦続接続されている。
また入力端子41にはタイミング発生回路46の入力端
子が接続され、その回路46の出力端子がA/D変換器
43、ROM44及びPWM発生回路45に接続されて
いる。
ルス幅変換回路の一構成例を示す回路図である。この電
圧/パルス幅変換回路はアナログ/ディジタル変換器
(以下、A/D変換器という)を用いたもので、PWM
制御電圧入力信号S1を入力する入力端子40、基準周
波数信号S0を入力する入力端子41、及びPWM出力
信号S2を出力する出力端子42を有している。入力端
子40と出力端子42との間には10ビット程度のA/
D変換器43、1024ワード×10ビット程度の読出
し専用メモリ(以下、ROMという)44、及び10ビ
ット程度のPWM発生回路45が縦続接続されている。
また入力端子41にはタイミング発生回路46の入力端
子が接続され、その回路46の出力端子がA/D変換器
43、ROM44及びPWM発生回路45に接続されて
いる。
【0007】次に動作を説明する。基準周波数信号S0
が入力端子41に供給されると、タイミング発生回路4
6は基準周波数信号S0に基づきタイミング信号を生成
し、そのタイミング信号をA/D変換器43、ROM4
4及びPWM発生回路45に供給してそれらの回路を動
作させる。すると、入力端子40に供給されたPWM制
御電圧入力信号S1はA/D変換器43でディジタル信
号に変換され、ROM44に入力される。ROM44は
入力されたディジタル信号に対応した所定のデータを読
み出し、PWM発生回路45に与える。PWM発生回路
45では入力されたデータに対応したPWM出力信号S
2を生成し、その信号S2を出力端子42へ出力する。
が入力端子41に供給されると、タイミング発生回路4
6は基準周波数信号S0に基づきタイミング信号を生成
し、そのタイミング信号をA/D変換器43、ROM4
4及びPWM発生回路45に供給してそれらの回路を動
作させる。すると、入力端子40に供給されたPWM制
御電圧入力信号S1はA/D変換器43でディジタル信
号に変換され、ROM44に入力される。ROM44は
入力されたディジタル信号に対応した所定のデータを読
み出し、PWM発生回路45に与える。PWM発生回路
45では入力されたデータに対応したPWM出力信号S
2を生成し、その信号S2を出力端子42へ出力する。
【0008】
【発明が解決しようとする課題】しかしながら、従来の
電圧/パルス幅変換回路では、次のような問題点
(a),(b)があり、それを解決することが困難であ
った。 (a) 図2のアナログ方式の電圧/パルス幅変換回路
では、回路規模は小さいが、CR発振回路10の発振周
波数が128HZ 程度と低いため、このCR発振回路1
0を構成する抵抗13〜17の値が数100KΩと大き
くなる。そのため、CR発振回路10を集積回路(以
下、ICという)に内蔵すると、チップサイズが増大す
るばかりか、抵抗13〜17の値の絶対値の製造ばらつ
きが発振出力波形に影響して結果としてPWM出力信号
S2の精度を低下させるので、IC内蔵には不向きであ
る。抵抗13〜17を外付けとしたIC化も考えられる
が、端子数が増大する問題がある。IC化の代りに回路
構成素子をディスクリート部品(個別部品)で組みあげ
て回路を形成することも考えられるが、回路が大型化す
るため、カーラジオ(チューナ)等における表示器の裏
面の取付場所は狭く、実装面で不利となる。また、PW
M制御電圧入力信号S1に対するPWM出力信号S2の
特性は、CR発振回路10の発振信号S10によって決
定されるため、PWM出力信号S2の波形設定に制約を
うけ、任意に設定できない。発振信号S10の波形を決
定するコンデンサ12に容量ばらつきがあると、精度が
低下する。 (b) 図5のディジタル方式の電圧/パルス幅変換回
路では、特性および精度上は問題ないが、回路規模が大
きくなってチップサイズの大型化とそれによるコスト高
のために、駆動回路等の他の回路部との1チップIC化
の実現が困難である。本発明は、前記従来技術が持って
いた問題点を解決し、簡単な回路構成、実装時のチップ
サイズの小型化が可能、かつ高精度な電圧/パルス幅変
換回路を提供するものである。
電圧/パルス幅変換回路では、次のような問題点
(a),(b)があり、それを解決することが困難であ
った。 (a) 図2のアナログ方式の電圧/パルス幅変換回路
では、回路規模は小さいが、CR発振回路10の発振周
波数が128HZ 程度と低いため、このCR発振回路1
0を構成する抵抗13〜17の値が数100KΩと大き
くなる。そのため、CR発振回路10を集積回路(以
下、ICという)に内蔵すると、チップサイズが増大す
るばかりか、抵抗13〜17の値の絶対値の製造ばらつ
きが発振出力波形に影響して結果としてPWM出力信号
S2の精度を低下させるので、IC内蔵には不向きであ
る。抵抗13〜17を外付けとしたIC化も考えられる
が、端子数が増大する問題がある。IC化の代りに回路
構成素子をディスクリート部品(個別部品)で組みあげ
て回路を形成することも考えられるが、回路が大型化す
るため、カーラジオ(チューナ)等における表示器の裏
面の取付場所は狭く、実装面で不利となる。また、PW
M制御電圧入力信号S1に対するPWM出力信号S2の
特性は、CR発振回路10の発振信号S10によって決
定されるため、PWM出力信号S2の波形設定に制約を
うけ、任意に設定できない。発振信号S10の波形を決
定するコンデンサ12に容量ばらつきがあると、精度が
低下する。 (b) 図5のディジタル方式の電圧/パルス幅変換回
路では、特性および精度上は問題ないが、回路規模が大
きくなってチップサイズの大型化とそれによるコスト高
のために、駆動回路等の他の回路部との1チップIC化
の実現が困難である。本発明は、前記従来技術が持って
いた問題点を解決し、簡単な回路構成、実装時のチップ
サイズの小型化が可能、かつ高精度な電圧/パルス幅変
換回路を提供するものである。
【0009】
【課題を解決するための手段】本発明は、前記課題を解
決するために、入力されたアナログ入力信号に応じたデ
ュティ比を持つPWM出力信号を出力する電圧/パルス
幅変換回路において、基準周波数信号を計数して該計数
値に応じた複数ビットのディジタル信号を出力する計数
手段と、前記ディジタル信号をアナログ信号に変換する
ディジタル/アナログ変換手段(以下、D/A変換手段
という)と、前記D/A変換手段によって出力される前
記アナログ信号と前記入力されたアナログ入力信号とを
比較し、該アナログ入力信号に応じたデュティ比を持つ
PWM出力信号を出力する比較手段と、前記基準周波数
信号の受信に同期して、出力を前記比較手段の出力に応
じて切り換える出力手段とを、備えている。
決するために、入力されたアナログ入力信号に応じたデ
ュティ比を持つPWM出力信号を出力する電圧/パルス
幅変換回路において、基準周波数信号を計数して該計数
値に応じた複数ビットのディジタル信号を出力する計数
手段と、前記ディジタル信号をアナログ信号に変換する
ディジタル/アナログ変換手段(以下、D/A変換手段
という)と、前記D/A変換手段によって出力される前
記アナログ信号と前記入力されたアナログ入力信号とを
比較し、該アナログ入力信号に応じたデュティ比を持つ
PWM出力信号を出力する比較手段と、前記基準周波数
信号の受信に同期して、出力を前記比較手段の出力に応
じて切り換える出力手段とを、備えている。
【0010】
【作用】本発明によれば、以上のように電圧/パルス幅
変換回路を構成したので、基準周波数信号が計数手段で
計数され、その計数値に応じた複数ビットのディジタル
信号が該計数手段から出力される。計数手段から出力さ
れたディジタル信号は、D/A変換手段でアナログ信号
に変換される。このアナログ信号と、入力されたアナロ
グ入力信号とが、比較手段で比較され、該アナログ入力
信号に応じたデュティ比を有するPWM出力信号が該比
較手段から出力されて出力手段へ送られる。出力手段で
は、基準周波数信号に同期して、出力を比較手段の出力
に応じて切り換える。
変換回路を構成したので、基準周波数信号が計数手段で
計数され、その計数値に応じた複数ビットのディジタル
信号が該計数手段から出力される。計数手段から出力さ
れたディジタル信号は、D/A変換手段でアナログ信号
に変換される。このアナログ信号と、入力されたアナロ
グ入力信号とが、比較手段で比較され、該アナログ入力
信号に応じたデュティ比を有するPWM出力信号が該比
較手段から出力されて出力手段へ送られる。出力手段で
は、基準周波数信号に同期して、出力を比較手段の出力
に応じて切り換える。
【0011】
【実施例】図6は、本発明の第1の実施例を示す電圧/
パルス幅変換回路の回路図である。この電圧/パルス幅
変換回路は、従来の図2のアナログ方式の電圧/パルス
幅変換回路のCR発振回路10を、複数ビットのカウン
トと複数ビットのD/A変換器とで構成したものであ
る。すなわち、この電圧/パルス幅変換回路は、アナロ
グ入力信号であるPWM制御電圧入力信号S50を入力
する入力端子50、基準周波数信号S51を入力する入
力端子51、及び周波数が例えば128HZ のPWM出
力信号S52を出力する出力端子52を有している。入
力端子50は、比較手段である電圧比較器53の(+)
側入力端子に接続され、その電圧比較器53の出力端子
が出力端子52に接続されている。また、入力端子51
には、計数手段である例えば8ビットのバイナリカウン
タからなるカウンタ54の入力端子が接続され、そのカ
ウンタ54の出力端子が、D/A変換手段である例えば
6ビットのD/A変換器55の入力端子55aに接続さ
れている。D/A変換器55は入力端子55aに供給さ
れるカウンタ出力をアナログ信号に変換し、そのアナロ
グ信号S55を出力端子55bから出力する回路であ
り、その出力端子55bが電圧比較器53の(−)側入
力端子に接続されている。
パルス幅変換回路の回路図である。この電圧/パルス幅
変換回路は、従来の図2のアナログ方式の電圧/パルス
幅変換回路のCR発振回路10を、複数ビットのカウン
トと複数ビットのD/A変換器とで構成したものであ
る。すなわち、この電圧/パルス幅変換回路は、アナロ
グ入力信号であるPWM制御電圧入力信号S50を入力
する入力端子50、基準周波数信号S51を入力する入
力端子51、及び周波数が例えば128HZ のPWM出
力信号S52を出力する出力端子52を有している。入
力端子50は、比較手段である電圧比較器53の(+)
側入力端子に接続され、その電圧比較器53の出力端子
が出力端子52に接続されている。また、入力端子51
には、計数手段である例えば8ビットのバイナリカウン
タからなるカウンタ54の入力端子が接続され、そのカ
ウンタ54の出力端子が、D/A変換手段である例えば
6ビットのD/A変換器55の入力端子55aに接続さ
れている。D/A変換器55は入力端子55aに供給さ
れるカウンタ出力をアナログ信号に変換し、そのアナロ
グ信号S55を出力端子55bから出力する回路であ
り、その出力端子55bが電圧比較器53の(−)側入
力端子に接続されている。
【0012】入力端子50にはそれにPWM制御電圧入
力信号S50を供給するための入力回路が接続されてい
る。この入力回路は自動車内における運転席の計器類の
夜間照明用スイッチ60を有し、そのスイッチ60の一
方が、アナログ入力信号である(+)側バッテリ電圧V
60(通常13.8V程度)に接続され、そのスイッチ
60の他方が可変抵抗61を介して大地に接続されてい
る。可変抵抗61の出力端子は分圧抵抗62,63を介
して大地に接続され、その分圧抵抗62と63の接続点
が入力端子50に接続されている。入力端子51には、
それに周波数が例えば32.768KHZ の基準周波数
信号S51を供給するための基準周波数信号発生手段で
ある発振回路64が接続されている。また、夜間照明用
スイッチ60の他方には検出回路65の入力端子が接続
され、その検出回路65の出力端子と出力端子52と
が、出力手段である2入力の論理和ゲート(以下、OR
ゲートという)66の入力端子に接続され、そのORゲ
ート66の出力端子からPWM出力信号S66が出力さ
れる。ここで、検出回路65はスイッチ60のオフ状態を
検出して“H”の信号を出力する回路である。
力信号S50を供給するための入力回路が接続されてい
る。この入力回路は自動車内における運転席の計器類の
夜間照明用スイッチ60を有し、そのスイッチ60の一
方が、アナログ入力信号である(+)側バッテリ電圧V
60(通常13.8V程度)に接続され、そのスイッチ
60の他方が可変抵抗61を介して大地に接続されてい
る。可変抵抗61の出力端子は分圧抵抗62,63を介
して大地に接続され、その分圧抵抗62と63の接続点
が入力端子50に接続されている。入力端子51には、
それに周波数が例えば32.768KHZ の基準周波数
信号S51を供給するための基準周波数信号発生手段で
ある発振回路64が接続されている。また、夜間照明用
スイッチ60の他方には検出回路65の入力端子が接続
され、その検出回路65の出力端子と出力端子52と
が、出力手段である2入力の論理和ゲート(以下、OR
ゲートという)66の入力端子に接続され、そのORゲ
ート66の出力端子からPWM出力信号S66が出力さ
れる。ここで、検出回路65はスイッチ60のオフ状態を
検出して“H”の信号を出力する回路である。
【0013】図7は、図6の6ビットD/A変換器55
の構成例を示す回路図である。このD/A変換器55
は、抵抗分圧形のD/A変換器であり、デコーダ70、
アナログスイッチ71−1〜71−64、及び分圧抵抗
72−1〜72−64を有している。デコーダ70は8
ビット入力20 〜27 の入力端子55a、及び出力端子
OUT0〜1,OUT2〜OUT63,OUT64〜2
55を有し、入力信号を解読してその解読結果を出力す
る回路である。デコーダ70の各出力端子OUT0〜
1,OUT2〜OUT63,OUT64〜255は、ア
ナログスイッチ71−1〜71−64の制御入力端子に
それぞれ接続され、その各アナログスイッチ71−1〜
71−64の一方が出力端子55bに共通接続され、そ
の各アナログスイッチ71−1〜71−64の他方が分
圧抵抗72−1〜72−64の接続点にそれぞれ接続さ
れている。アナログスイッチ71−1の他方及び分圧抵
抗72−1は大地に、アナログスイッチ71−64の他
方及び分圧抵抗72−64は基準電圧V0 にそれぞれ接
続されている。なお、デコーダ70の出力端子OUT0
〜1からは信号S70−1が、その出力端子OUT64
〜255からは信号S70−2がそれぞれ出力される。
の構成例を示す回路図である。このD/A変換器55
は、抵抗分圧形のD/A変換器であり、デコーダ70、
アナログスイッチ71−1〜71−64、及び分圧抵抗
72−1〜72−64を有している。デコーダ70は8
ビット入力20 〜27 の入力端子55a、及び出力端子
OUT0〜1,OUT2〜OUT63,OUT64〜2
55を有し、入力信号を解読してその解読結果を出力す
る回路である。デコーダ70の各出力端子OUT0〜
1,OUT2〜OUT63,OUT64〜255は、ア
ナログスイッチ71−1〜71−64の制御入力端子に
それぞれ接続され、その各アナログスイッチ71−1〜
71−64の一方が出力端子55bに共通接続され、そ
の各アナログスイッチ71−1〜71−64の他方が分
圧抵抗72−1〜72−64の接続点にそれぞれ接続さ
れている。アナログスイッチ71−1の他方及び分圧抵
抗72−1は大地に、アナログスイッチ71−64の他
方及び分圧抵抗72−64は基準電圧V0 にそれぞれ接
続されている。なお、デコーダ70の出力端子OUT0
〜1からは信号S70−1が、その出力端子OUT64
〜255からは信号S70−2がそれぞれ出力される。
【0014】図8は図6及び図7の信号波形図、図9は
図6の入出力特性図であり、これらの図8及び図9を参
照しつつ図6及び図7の動作を説明する。先ず、自動車
のイグニッションキーをオン状態とし、次いで電子表示
装置の電源をオン状態にすると、図6の回路に電源が供
給され、発振回路64が発振を行って周波数32.76
8KHZ の基準周波数信号S51を出力し、それを入力
端子51を通して8ビットカウンタ54へ供給する。8
ビットカウンタ54はカウント値0〜255までのカウ
ント動作を連続的に行い、その出力を6ビットD/A変
換器55の入力端子55aへ与える。D/A変換器55
では図7のデコーダ70によってカウント値に対応した
出力端子OUT0〜1,OUT2〜OUT63,OUT
64〜255を順次選択し、その選択した出力端子OU
T0〜1,OUT2〜OUT63,OUT64〜255
を通してアナログスイッチ71−1〜71−64を順次
オン状態にし、分圧抵抗72−1〜72−64で設定さ
れた電圧の信号S55を出力端子55bに出力する。す
なわち、6ビットD/A変換器55において、デコーダ
70の入力端子55aに入力される8ビットカウンタ5
4のカウント値が0〜1の区間、デコーダ70の出力端
子OUT0〜1を通してアナログスイッチ71−1がオ
ン状態となり、他のアナログスイッチ71−2〜71−
64がオフ状態であるので、0Vの信号S55が出力端
子55bに出力される。カウント値が2の区間、デコー
ダ70の出力端子OUT2を通してアナログスイッチ7
1−2がオン状態となり、他のアナログスイッチ71−
1,71−3〜71−64がオフ状態であるので、アナ
ログスイッチ71−2がオン状態となり、分圧抵抗72
−1と72−2の接続点の電圧が信号S55として出力
される。同様な動作がアナログスイッチ71−64まで
行われる。8ビットカウンタ54は連続カウント動作を
行っているので、D/A変換器55もアナログスイッチ
71−1〜71−64の選択動作を連続的に行い、図8
のような波形の信号S55を出力し、電圧比較器53の
(−)側入力端子に供給する。なお、図8の信号S55
はカウント値2〜63の区間、リニアに表現されている
が、実際は階段波である。
図6の入出力特性図であり、これらの図8及び図9を参
照しつつ図6及び図7の動作を説明する。先ず、自動車
のイグニッションキーをオン状態とし、次いで電子表示
装置の電源をオン状態にすると、図6の回路に電源が供
給され、発振回路64が発振を行って周波数32.76
8KHZ の基準周波数信号S51を出力し、それを入力
端子51を通して8ビットカウンタ54へ供給する。8
ビットカウンタ54はカウント値0〜255までのカウ
ント動作を連続的に行い、その出力を6ビットD/A変
換器55の入力端子55aへ与える。D/A変換器55
では図7のデコーダ70によってカウント値に対応した
出力端子OUT0〜1,OUT2〜OUT63,OUT
64〜255を順次選択し、その選択した出力端子OU
T0〜1,OUT2〜OUT63,OUT64〜255
を通してアナログスイッチ71−1〜71−64を順次
オン状態にし、分圧抵抗72−1〜72−64で設定さ
れた電圧の信号S55を出力端子55bに出力する。す
なわち、6ビットD/A変換器55において、デコーダ
70の入力端子55aに入力される8ビットカウンタ5
4のカウント値が0〜1の区間、デコーダ70の出力端
子OUT0〜1を通してアナログスイッチ71−1がオ
ン状態となり、他のアナログスイッチ71−2〜71−
64がオフ状態であるので、0Vの信号S55が出力端
子55bに出力される。カウント値が2の区間、デコー
ダ70の出力端子OUT2を通してアナログスイッチ7
1−2がオン状態となり、他のアナログスイッチ71−
1,71−3〜71−64がオフ状態であるので、アナ
ログスイッチ71−2がオン状態となり、分圧抵抗72
−1と72−2の接続点の電圧が信号S55として出力
される。同様な動作がアナログスイッチ71−64まで
行われる。8ビットカウンタ54は連続カウント動作を
行っているので、D/A変換器55もアナログスイッチ
71−1〜71−64の選択動作を連続的に行い、図8
のような波形の信号S55を出力し、電圧比較器53の
(−)側入力端子に供給する。なお、図8の信号S55
はカウント値2〜63の区間、リニアに表現されている
が、実際は階段波である。
【0015】次に、自動車の夜間走行において夜間照明
用スイッチ60がオン状態となると、約13.8Vのバ
ッテリ電圧V60が可変抵抗61に供給され、その可変
抵抗61の抵抗値に対応して0〜13.8Vの電圧が出
力され、分圧抵抗62,63に印加される。この分圧抵
抗62,63の抵抗値は、電圧比較器53の動作入力電
圧範囲とD/A変換器55の出力信号S55の出力電圧
範囲とから決定されている。分圧抵抗62と63の接続
点の電圧はPWM制御電圧入力信号S50の形で入力端
子50を通して電圧比較器53の(+)側入力端子に供
給される。PWM制御電圧入力信号S50は、可変抵抗
61の調節により、図6の信号S50−1,S50−2
のようにそのレベルが変化する。電圧比較器53はD/
A変換器55の出力信号S55とPWM制御電圧入力信
号S50(S50−1,S50−2)との大小比較を行
い、それに応じたPWM出力信号S52を生成して出力
端子52へ出力する。PWM出力信号S52はS50≧
S55の区間“H”となり、S50≦S55の区間
“L”となる。そして図8から明らかなように、可変抵
抗61を調節することにより、PWM制御電圧入力信号
S50−1,S50−2に応じたデュティ比を有するP
WM出力信号S52を得ることができる。
用スイッチ60がオン状態となると、約13.8Vのバ
ッテリ電圧V60が可変抵抗61に供給され、その可変
抵抗61の抵抗値に対応して0〜13.8Vの電圧が出
力され、分圧抵抗62,63に印加される。この分圧抵
抗62,63の抵抗値は、電圧比較器53の動作入力電
圧範囲とD/A変換器55の出力信号S55の出力電圧
範囲とから決定されている。分圧抵抗62と63の接続
点の電圧はPWM制御電圧入力信号S50の形で入力端
子50を通して電圧比較器53の(+)側入力端子に供
給される。PWM制御電圧入力信号S50は、可変抵抗
61の調節により、図6の信号S50−1,S50−2
のようにそのレベルが変化する。電圧比較器53はD/
A変換器55の出力信号S55とPWM制御電圧入力信
号S50(S50−1,S50−2)との大小比較を行
い、それに応じたPWM出力信号S52を生成して出力
端子52へ出力する。PWM出力信号S52はS50≧
S55の区間“H”となり、S50≦S55の区間
“L”となる。そして図8から明らかなように、可変抵
抗61を調節することにより、PWM制御電圧入力信号
S50−1,S50−2に応じたデュティ比を有するP
WM出力信号S52を得ることができる。
【0016】本実施例の入出力特性例が図9に示されて
いるが、この図から明らかなように、夜間のPWM制御
範囲はPWM出力信号S52のデュティ比で1〜25%
までとなっており、しかもPWM出力信号S52の曲線
が1%から25%まで直線でなく、1%付近において細
かなPWM制御が実施でき、25%付近において大まか
な制御をする特性になっているが、これは自動車運転者
の意向によるものである。このようなPWM特性はD/
A変換器55の出力信号S55の波形によって決定され
るが、図7から明らかなように、D/A変換器55の出
力信号S55は分圧抵抗72−1〜72−64の抵抗比
で決定されるため、任意の出力信号S55の波形が得ら
れる。特にデュティ比1%付近を細かく、25%付近を
荒く制御するためには、分圧抵抗72−1と72−64
を除いて分圧抵抗72−2を最も大きい抵抗値とし、分
圧抵抗72−2から72−63に向って順次抵抗値を小
さく設定しておけば、実現可能である。
いるが、この図から明らかなように、夜間のPWM制御
範囲はPWM出力信号S52のデュティ比で1〜25%
までとなっており、しかもPWM出力信号S52の曲線
が1%から25%まで直線でなく、1%付近において細
かなPWM制御が実施でき、25%付近において大まか
な制御をする特性になっているが、これは自動車運転者
の意向によるものである。このようなPWM特性はD/
A変換器55の出力信号S55の波形によって決定され
るが、図7から明らかなように、D/A変換器55の出
力信号S55は分圧抵抗72−1〜72−64の抵抗比
で決定されるため、任意の出力信号S55の波形が得ら
れる。特にデュティ比1%付近を細かく、25%付近を
荒く制御するためには、分圧抵抗72−1と72−64
を除いて分圧抵抗72−2を最も大きい抵抗値とし、分
圧抵抗72−2から72−63に向って順次抵抗値を小
さく設定しておけば、実現可能である。
【0017】図7のようなD/A変換器55を用いれ
ば、簡易な回路構成で、その出力信号S55の波形を任
意に設定できるばかりか、次のような利点もある。出力
信号S55の精度について考察すると、基準電圧V0 の
精度と安定度を高くしておけば、分圧抵抗72−1〜7
2−64の抵抗比で出力信号S55の精度が決定される
ので、ICに内蔵しても、そのICの製造ばらつきを考
慮して抵抗比が2%以下を保証できれば、実用上何ら問
題とならない。D/A変換器55の出力信号S55に要
求される特性は、ある設定曲線の範囲内を保証し、かつ
直線性(リニアリティ)があれば良く、各分圧抵抗72
−1〜72−64の接続点での絶対値の精度をあまり必
要としない。なお、昼間の自動車の走行時において、自
動車内は明るいために電子表示装置の輝度が不足ぎみで
ある。そのため電子表示装置の表示器は、デュティ比1
00%で駆動することが望ましい。この状態も図9にお
ける昼間区間のPWM特性として示されている。夜間か
昼間かの設定は、夜間照明用スイッチ60がオンか、オ
フかによって行い、スイッチ60の出力側にバッテリ電
圧V60が供給されているときが夜間、そのスイッチ6
0の出力側が0Vのときに昼間と検出すればよい。その
ため、図6に示すように検出回路65及びORゲート6
6を設け、スイッチ60の出力側が0Vのときに検出回
路65から“H”の信号を出力し、その信号をORゲー
ト66を通してPWM出力信号S66の形で出力するよ
うにすれば、昼間においてPWM100%出力を容易に
得ることができる。これにより、PWM出力信号S66
の持つデュティ比の制御がより容易になる。
ば、簡易な回路構成で、その出力信号S55の波形を任
意に設定できるばかりか、次のような利点もある。出力
信号S55の精度について考察すると、基準電圧V0 の
精度と安定度を高くしておけば、分圧抵抗72−1〜7
2−64の抵抗比で出力信号S55の精度が決定される
ので、ICに内蔵しても、そのICの製造ばらつきを考
慮して抵抗比が2%以下を保証できれば、実用上何ら問
題とならない。D/A変換器55の出力信号S55に要
求される特性は、ある設定曲線の範囲内を保証し、かつ
直線性(リニアリティ)があれば良く、各分圧抵抗72
−1〜72−64の接続点での絶対値の精度をあまり必
要としない。なお、昼間の自動車の走行時において、自
動車内は明るいために電子表示装置の輝度が不足ぎみで
ある。そのため電子表示装置の表示器は、デュティ比1
00%で駆動することが望ましい。この状態も図9にお
ける昼間区間のPWM特性として示されている。夜間か
昼間かの設定は、夜間照明用スイッチ60がオンか、オ
フかによって行い、スイッチ60の出力側にバッテリ電
圧V60が供給されているときが夜間、そのスイッチ6
0の出力側が0Vのときに昼間と検出すればよい。その
ため、図6に示すように検出回路65及びORゲート6
6を設け、スイッチ60の出力側が0Vのときに検出回
路65から“H”の信号を出力し、その信号をORゲー
ト66を通してPWM出力信号S66の形で出力するよ
うにすれば、昼間においてPWM100%出力を容易に
得ることができる。これにより、PWM出力信号S66
の持つデュティ比の制御がより容易になる。
【0018】図1は、本発明の第2の実施例を示す電圧
/パルス幅変換回路の回路図であり、図6中の要素と共
通の要素には共通の符号が付されている。この実施例の
電圧/パルス幅変換回路が図6の実施例と異なる点は、
出力端子52とORゲート66の入力端子との間に新た
に出力手段である付加回路80を追加すると共に、発振
回路64に発振ストップ機能を有するストップ端子ST
OPを設け、8ビットカウンタ54にリセット機能を有
するリセット端子Rを設け、これらのリセット手段を用
いて検出回路65の出力信号により発振ストップとリセ
ット動作を制御するようにした点である。ここで、付加
回路80はD型フリップフロップ(以下、D−FFとい
う)81と2入力ORゲート82とで構成されている。
ORゲート82は、PWM制御電圧入力信号S50が0
V付近にあるときにも図9のPWM特性の1%デュティ
比を確実に保証するための回路であり、その一方の入力
端子は出力端子52に、他方の入力端子はD/A変換器
55中のデコーダ70の出力端子OUT0〜1にそれぞ
れ接続されている。D−FF81は、D/A変換器55
中のアナログスイッチ71−1〜71−64のオン,オ
フ切り換え時にその出力信号S55に過渡的なスパイク
やオーバシュート(グリッチ)が発生し、PWM出力信
号S52に悪影響を及ぼすおそれがあるので、そのグリ
ッチによる悪影響を防止するための回路であり、そのデ
ータ入力端子DがORゲート82の出力端子に、そのク
ロック端子が発振回路64の出力端子に、その出力端子
QがORゲート66の入力端子にそれぞれ接続されてい
る。
/パルス幅変換回路の回路図であり、図6中の要素と共
通の要素には共通の符号が付されている。この実施例の
電圧/パルス幅変換回路が図6の実施例と異なる点は、
出力端子52とORゲート66の入力端子との間に新た
に出力手段である付加回路80を追加すると共に、発振
回路64に発振ストップ機能を有するストップ端子ST
OPを設け、8ビットカウンタ54にリセット機能を有
するリセット端子Rを設け、これらのリセット手段を用
いて検出回路65の出力信号により発振ストップとリセ
ット動作を制御するようにした点である。ここで、付加
回路80はD型フリップフロップ(以下、D−FFとい
う)81と2入力ORゲート82とで構成されている。
ORゲート82は、PWM制御電圧入力信号S50が0
V付近にあるときにも図9のPWM特性の1%デュティ
比を確実に保証するための回路であり、その一方の入力
端子は出力端子52に、他方の入力端子はD/A変換器
55中のデコーダ70の出力端子OUT0〜1にそれぞ
れ接続されている。D−FF81は、D/A変換器55
中のアナログスイッチ71−1〜71−64のオン,オ
フ切り換え時にその出力信号S55に過渡的なスパイク
やオーバシュート(グリッチ)が発生し、PWM出力信
号S52に悪影響を及ぼすおそれがあるので、そのグリ
ッチによる悪影響を防止するための回路であり、そのデ
ータ入力端子DがORゲート82の出力端子に、そのク
ロック端子が発振回路64の出力端子に、その出力端子
QがORゲート66の入力端子にそれぞれ接続されてい
る。
【0019】以上の構成において、検出回路65の出力
信号が“H”になると、発振回路64が発振動作を停止
すると共に、8ビットカウンタ54がリセットされる。
また、D/A変換器55中のデコーダ70の出力端子O
UT0〜1が選択され、その出力端子OUT0〜1から
信号S70−1が図8のように出力されると、その信号
S70−1がORゲート82を通してD−FF81のデ
ータ入力端子Dに入力される。これにより、図9におけ
るPWM特性の1%デュティ比が保証され、かつグリッ
チによる悪影響も防止されて電圧比較器53の出力が安
定に保たれる。なお、本発明は図示の実施例に限定され
ず、種々の変形が可能である。その変形例としては、例
えば次のようなものがある。 (i) カウンタ54は8ビットのバイナリカウンタで
構成したが、そのビット数を他の数にしたり、あるいは
バイナリカウンタ以外のカウンタで構成してもよい。こ
の際、使用するカウンタのカウンタコードに合せてD/
A変換器55のデコーダ70を対応させればよい。 (ii) D/A変換器55として6ビットの抵抗分圧形
D/A変換器を例にとり説明したが、他のビット数ある
いは形式のD/A変換器で構成してもよい。 (iii) その他、入力端子50に接続される入力回路を
他の回路構成にする等、種々の変形が可能である。ま
た、本発明を電子表示装置以外の装置に適用することも
可能である。
信号が“H”になると、発振回路64が発振動作を停止
すると共に、8ビットカウンタ54がリセットされる。
また、D/A変換器55中のデコーダ70の出力端子O
UT0〜1が選択され、その出力端子OUT0〜1から
信号S70−1が図8のように出力されると、その信号
S70−1がORゲート82を通してD−FF81のデ
ータ入力端子Dに入力される。これにより、図9におけ
るPWM特性の1%デュティ比が保証され、かつグリッ
チによる悪影響も防止されて電圧比較器53の出力が安
定に保たれる。なお、本発明は図示の実施例に限定され
ず、種々の変形が可能である。その変形例としては、例
えば次のようなものがある。 (i) カウンタ54は8ビットのバイナリカウンタで
構成したが、そのビット数を他の数にしたり、あるいは
バイナリカウンタ以外のカウンタで構成してもよい。こ
の際、使用するカウンタのカウンタコードに合せてD/
A変換器55のデコーダ70を対応させればよい。 (ii) D/A変換器55として6ビットの抵抗分圧形
D/A変換器を例にとり説明したが、他のビット数ある
いは形式のD/A変換器で構成してもよい。 (iii) その他、入力端子50に接続される入力回路を
他の回路構成にする等、種々の変形が可能である。ま
た、本発明を電子表示装置以外の装置に適用することも
可能である。
【0020】
【発明の効果】以上詳細に説明したように、本発明によ
れば、計数手段、D/A変換手段、比較手段、及び出力
手段を備えているので、回路規模もあまり大きくなら
ず、端子数も少なく、かつ外付け部品点数も少なくで
き、それによって表示器の駆動回路部との1チップIC
化が容易となり、低コストと小型化が実現できる。その
ため、自動車の電子表示装置等の取付けスペースに制限
を受ける場所にも、容易に実装できる。さらに、アナロ
グ入力信号に対するPWM出力信号の特性は、設計時に
任意に設定でき、それによって高精度の輝度制御等が行
える。PWM出力信号の精度についても、基本的にはD
/A変換手段の精度と比較手段の精度とによって決定さ
れるが、比較手段の精度は入力オフセット電圧が5mV
程度以下なら問題とならない。残るはD/A変換手段の
精度であるが、例えば抵抗分圧形D/A変換器を用いた
場合、その精度は複数の分圧抵抗の抵抗比で決定される
ため、初期及び温度に対する変換精度も従来のアナログ
方式に比べて大幅に改善できる。このように、本発明で
は、所定のデュティ比のPWM出力信号を、簡易な回路
構成で高精度に得られる。しかも、基準周波数信号の受
信に同期して、出力を比較手段の出力に応じて切り換え
る出力手段を設けたので、D/A変換手段の出力である
アナログ信号の変化時に生ずるグリッチに対する悪影響
を防止することができ、出力手段の出力を安定に保つこ
とができる。本発明は汎用性があるため、カーオーディ
オ装置(例えば、チューナ、カセットデッキ、コンパク
トディスク、カークロック、その他の情報表示装置)
や、その他の電子表示装置の輝度制御回路等に、広く応
用できる。
れば、計数手段、D/A変換手段、比較手段、及び出力
手段を備えているので、回路規模もあまり大きくなら
ず、端子数も少なく、かつ外付け部品点数も少なくで
き、それによって表示器の駆動回路部との1チップIC
化が容易となり、低コストと小型化が実現できる。その
ため、自動車の電子表示装置等の取付けスペースに制限
を受ける場所にも、容易に実装できる。さらに、アナロ
グ入力信号に対するPWM出力信号の特性は、設計時に
任意に設定でき、それによって高精度の輝度制御等が行
える。PWM出力信号の精度についても、基本的にはD
/A変換手段の精度と比較手段の精度とによって決定さ
れるが、比較手段の精度は入力オフセット電圧が5mV
程度以下なら問題とならない。残るはD/A変換手段の
精度であるが、例えば抵抗分圧形D/A変換器を用いた
場合、その精度は複数の分圧抵抗の抵抗比で決定される
ため、初期及び温度に対する変換精度も従来のアナログ
方式に比べて大幅に改善できる。このように、本発明で
は、所定のデュティ比のPWM出力信号を、簡易な回路
構成で高精度に得られる。しかも、基準周波数信号の受
信に同期して、出力を比較手段の出力に応じて切り換え
る出力手段を設けたので、D/A変換手段の出力である
アナログ信号の変化時に生ずるグリッチに対する悪影響
を防止することができ、出力手段の出力を安定に保つこ
とができる。本発明は汎用性があるため、カーオーディ
オ装置(例えば、チューナ、カセットデッキ、コンパク
トディスク、カークロック、その他の情報表示装置)
や、その他の電子表示装置の輝度制御回路等に、広く応
用できる。
【図1】本発明の第2の実施例を示す電圧/パルス幅変
換回路の回路図である。
換回路の回路図である。
【図2】従来におけるアナログ方式の電圧/パルス幅変
換回路の回路図である。
換回路の回路図である。
【図3】図2の信号波形図である。
【図4】図2の入出力特性図である。
【図5】従来におけるディジタル方式の電圧/パルス幅
変換回路の回路図である。
変換回路の回路図である。
【図6】本発明の第1の実施例を示す電圧/パルス幅変
換回路の回路図である。
換回路の回路図である。
【図7】図6のD/A変換器の回路図である。
【図8】図6及び図7の信号波形図である。
【図9】図6の入出力特性図である。
50,51 入力端子 52 出力端子 53 電圧比較器 54 カウンタ 55 D/A変換器 S50 PWM制御電圧入力信号 S51 基準周波数信号 S52 PWM出力信号
Claims (5)
- 【請求項1】 入力されたアナログ入力信号に応じたデ
ュティ比を持つパルス幅変調出力信号を出力する電圧/
パルス幅変換回路において、 基準周波数信号を計数し、該計数値に応じた複数ビット
のディジタル信号を出力する計数手段と、 前記ディジタル信号をアナログ信号に変換するディジタ
ル/アナログ変換手段と、 前記ディジタル/アナログ変換手段によって出力される
前記アナログ信号と前記入力されたアナログ入力信号と
を比較し、該アナログ入力信号に応じたデュティ比を持
つパルス幅変調出力信号を出力する比較手段と、 前記基準周波数信号の受信に同期して、出力を前記比較
手段の出力に応じて切り換える出力手段とを、 備えたことを特徴とする電圧/パルス幅変換回路。 - 【請求項2】 請求項1記載の電圧/パルス幅変換回路
において、前記出力手段は前記計数手段による計数値が
少ない時に、所定の出力値に固定することを特徴とする
電圧/パルス幅変換回路。 - 【請求項3】 請求項1記載の電圧/パルス幅変換回路
において、前記アナログ入力信号の入力状態を検知し、
該アナログ入力信号の入力が停止している時に、前記計
数手段をリセットするリセット手段を設けたことを特徴
とする電圧/パルス幅変換回路。 - 【請求項4】 請求項1記載の電圧/パルス幅変換回路
において、前記アナログ入力信号の入力状態を検知し、
該アナログ入力信号の入力が停止している時に、前記パ
ルス幅変調出力信号の電圧値を所定値に固定する他の出
力手段を設けたことを特徴とする電圧/パルス幅変換回
路。 - 【請求項5】 請求項3記載の電圧/パルス幅変換回路
において、前記基準周波数信号は基準周波数信号発生手
段により生成して出力され、前記リセット手段の前記係
数手段のリセットと共に該基準周波数信号発生手段によ
る該基準周波数信号の出力を停止することを特徴とする
電圧/パルス幅変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6286871A JP3026412B2 (ja) | 1994-11-21 | 1994-11-21 | 電圧/パルス幅変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6286871A JP3026412B2 (ja) | 1994-11-21 | 1994-11-21 | 電圧/パルス幅変換回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62053386A Division JP2698580B2 (ja) | 1987-03-09 | 1987-03-09 | 電圧/パルス幅変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07183779A true JPH07183779A (ja) | 1995-07-21 |
JP3026412B2 JP3026412B2 (ja) | 2000-03-27 |
Family
ID=17710085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6286871A Expired - Fee Related JP3026412B2 (ja) | 1994-11-21 | 1994-11-21 | 電圧/パルス幅変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3026412B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100732141B1 (ko) * | 2006-03-27 | 2007-06-27 | 후지쯔 가부시끼가이샤 | Pwm 출력 회로 |
JP2007256715A (ja) * | 2006-03-24 | 2007-10-04 | Rohm Co Ltd | 発光制御装置、表示装置、駆動制御装置、制御装置 |
US7490515B2 (en) * | 2004-03-25 | 2009-02-17 | Yazaki Corporation | Liquid level measuring system |
KR101251768B1 (ko) * | 2011-02-08 | 2013-04-05 | 중앙대학교 산학협력단 | 디지털 펄스 폭 변조기 및 제어 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102435149B (zh) * | 2011-09-15 | 2013-06-12 | 中国第一重型机械股份公司 | 深孔形位公差测量装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5821852A (ja) * | 1981-08-03 | 1983-02-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPS58188662A (ja) * | 1982-04-30 | 1983-11-04 | Canon Inc | カラー画像形成方法 |
-
1994
- 1994-11-21 JP JP6286871A patent/JP3026412B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5821852A (ja) * | 1981-08-03 | 1983-02-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPS58188662A (ja) * | 1982-04-30 | 1983-11-04 | Canon Inc | カラー画像形成方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7490515B2 (en) * | 2004-03-25 | 2009-02-17 | Yazaki Corporation | Liquid level measuring system |
JP2007256715A (ja) * | 2006-03-24 | 2007-10-04 | Rohm Co Ltd | 発光制御装置、表示装置、駆動制御装置、制御装置 |
KR100732141B1 (ko) * | 2006-03-27 | 2007-06-27 | 후지쯔 가부시끼가이샤 | Pwm 출력 회로 |
JP2007266763A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | Pwm出力回路 |
US7315158B1 (en) | 2006-03-27 | 2008-01-01 | Fujitsu Limited | Pulse width modulation circuit |
KR101251768B1 (ko) * | 2011-02-08 | 2013-04-05 | 중앙대학교 산학협력단 | 디지털 펄스 폭 변조기 및 제어 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3026412B2 (ja) | 2000-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2698580B2 (ja) | 電圧/パルス幅変換回路 | |
CN101924536B (zh) | 用于ccfl驱动系统的突发模式调光控制的低频振荡器 | |
KR101077745B1 (ko) | 스펙트럼 확산 클록 발생 회로, 지터 발생 회로 및 반도체장치 | |
JP3837095B2 (ja) | インピーダンス制御回路 | |
US7583158B2 (en) | PWM signal generating circuit | |
US20060197516A1 (en) | Switching regulator | |
JP3624161B2 (ja) | ディジタルgmskフィルタ | |
CN1218484C (zh) | 具有补偿驱动强度的缓冲器 | |
EP0289081B1 (en) | Digital-to-analog converter | |
US20030011558A1 (en) | Integrated circuit for driving liquid crystal | |
JP3053658B2 (ja) | 電圧/パルス幅変調回路 | |
JPH07183779A (ja) | 電圧/パルス幅変換回路 | |
AU612297B2 (en) | Voltage controlled oscillator | |
US5481214A (en) | Voltage to pulse-width conversion circuit | |
JPH05111241A (ja) | Dc−dcコンバータ | |
US5929798A (en) | High speed and low power digital/analog (D/A) converter using dual current cell arrays | |
US6914494B1 (en) | Very low current oscillator with variable duty cycle | |
JP3638696B2 (ja) | Vco回路の駆動方法及びvco回路 | |
US20020135575A1 (en) | Liquid crystal driving power supply | |
US5455584A (en) | High frequency high resolution quantizer | |
CN114204922B (zh) | 脉宽调制信号的调制电路及其调制方法 | |
CN116781015B (zh) | 包络检波电路及芯片 | |
US10630303B1 (en) | Digital-to-analog conversion device and compensation circuit | |
JPH09116438A (ja) | ディジタル/アナログ変換器 | |
JPH09288519A (ja) | 定電圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991221 |
|
LAPS | Cancellation because of no payment of annual fees |