JP2007256715A - 発光制御装置、表示装置、駆動制御装置、制御装置 - Google Patents

Abstract

【課題】本発明は、一線インタフェイスを用いて、そのオン／オフ制御、並びに、駆動電流値制御を行うことが可能な発光制御装置を提供することを目的とする。
【解決手段】本発明に係る発光制御装置は、ＬＥＤに駆動電流を供給する発光制御装置であって、イネーブル信号ａのパルス数に基づいて駆動電流の電流値を制御する手段（主として、カウンタ１、ＤＡＣ６、電流源７）と、イネーブル信号ａが所定の期間にわたって所定の論理に維持されたときに装置をリセットする手段（主として、期間検出部２、オン／オフ制御部３）と、を有して成る構成とされている。
【選択図】図１

Description

本発明は、ＬＥＤ［Light Emitting Diode］ドライバＩＣなどの発光制御装置、及び、これを用いた表示装置に関するものであり、また、負荷に所定の駆動電流を供給する駆動制御装置、及び、制御信号に応じて出力状態が変化する制御装置に関するものである。

ＬＥＤなどの発光素子に駆動電流を供給する従来の発光制御装置は、一般に、制御インタフェイスとして二線以上のインタフェイスを用い、レジスタ書込み等のコマンド送信によって、そのオン／オフ制御や発光量制御（駆動電流値制御）を行う構成とされていた。

なお、本願発明に関連する従来技術としては、例えば、特許文献１（一線式シリアルデータ伝送方法およびその方法を用いた伝送インタフェイス回路）を挙げることができる。

特開２００２−３３５２３４号公報

確かに、上記従来の発光制御装置であれば、装置外部からの各種制御信号に応じて、そのオン／オフ制御や発光量制御（駆動電流値制御）を行うことが可能である。

しかしながら、上記従来の発光制御装置では、そのオン／オフ制御に必要な制御信号と発光量制御（駆動電流値制御）に必要な制御信号が別個の制御インタフェイスを介して入力されていたため、制御が複雑である上、外部端子数の増加に伴う発光制御装置（延いてはこれを用いた表示装置）の大型化やコストアップが招かれていた。

なお、特許文献１に記載された一線式シリアルデータ伝送方法のように、一線インタフェイスを用いたシステム制御技術も種々開示・提案されてはいるが、いずれの従来技術も後述する本願発明とはその本質的構成を異にするものであった。

本発明は、上記の問題点に鑑み、一線インタフェイスを用いて、そのオン／オフ制御、並びに、駆動電流値制御を行うことが可能な発光制御装置及びこれを用いた表示装置を提供することを目的とする。

上記目的を達成すべく、本発明に係る発光制御装置は、発光素子に駆動電流を供給する発光制御装置であって、イネーブル信号のパルス数に基づいて前記駆動電流の電流値を制御する手段と、前記イネーブル信号が所定の期間にわたって所定の論理に維持されたときに電流値の制御をリセットする手段と、を有して成る構成（第１の構成）とされている。

なお、上記第１の構成から成る発光制御装置は、電源電圧が所定の電圧値に達したときに前記イネーブル信号が前記所定の論理であれば電流値の制御をリセットする手段を有して成る構成（第２の構成）にするとよい。

より具体的に述べると、本発明に係る発光制御装置は、発光素子に駆動電流を供給する発光制御装置であって、２値のイネーブル信号が入力される外部端子と；前記イネーブル信号が第２論理から第１論理に変遷する際のエッジをトリガとしてパルス数のカウントを行い、これをディジタルデータとして出力するカウンタと、前記ディジタルデータをアナログデータに変換して出力するディジタル／アナログ変換器と；前記アナログデータに基づいた電流値の駆動電流を生成し、これを前記発光素子に供給する可変電流源と；前記イネーブル信号が所定の期間にわたって維持されているか否かを検出する期間検出部と；電源電圧が所定の電圧値に達しているか否かを検出する電圧検出部と；データ端に第２論理の論理信号が入力され、セット端に前記イネーブル信号の反転信号が入力され、リセット端に前記期間検出部から出力信号が入力され、クロック端に前記電圧検出部の出力信号が入力されるＤフリップフロップから成るオン／オフ制御部と；前記オン／オフ制御部の出力信号と前記電圧検出部の出力信号との論理積演算を行う論理積演算器と；前記論理積演算器の出力信号に基づいて、前記発光素子に対する駆動電流の供給可否を制御するスイッチと；を有して成り、前記カウンタ及び前記期間検出部のリセット端、並びに、前記電圧検出部のイネーブル端には、それぞれ、前記オン／オフ制御部の出力信号が入力されている構成（第３の構成）とされている。

また、本発明に係る表示装置は、光源となる発光素子と、該発光素子に駆動電流を供給する発光制御装置と、を有して成る表示装置であって、前記発光制御装置として、上記第１〜第３何れかの構成から成る発光制御装置を備えた構成（第４の構成）とされている。

また、本発明に係る駆動制御装置は、負荷に所定の駆動電流を供給する駆動制御装置であって、外部からの信号を入力するための入力端子と、前記信号の所定エッジが入力される毎に前記駆動電流の値を変更させる駆動電流制御手段と、前記信号が所定期間にわたって所定論理に維持されたときに、前記駆動電流制御手段を初期化して駆動電流が流れないようにする（或いは元に戻す）初期化手段と、を有して成る構成（第５の構成）とされている。

また、上記第５の構成から成る駆動制御装置は、電源電圧を監視する電源電圧監視回路を更に有し、電源投入後で電源電圧が所定電圧値に達したとき、前記入力端子が第１論理（ハイレベル）であれば前記駆動電流制御手段を制御して前記駆動電流が流れないようにし（すなわち初期化し）、第１論理とは異なる第２論理（ローレベル）であれば前記駆動電流制御手段により設定されている電流値を維持する構成（第６の構成）にするとよい。

また、上記第５の構成から成る駆動制御装置において、前記駆動電流制御手段は、信号の所定エッジが入力された回数をカウントするカウンタ回路と、該カウンタ回路の計数出力に応じた電流を流すためのディジタル／アナログ変換器と、該ディジタル／アナログ変換器の出力に応じた電流を流す定電流源回路とを有し、所定エッジが入力される毎に前記駆動電流の値を増加させるとともに、所定エッジの入力が所定回数になれば前記駆動電流が流れないようにし（すなわち初期化し）、その後更に所定エッジが入力されると、再び所定エッジが入力される毎に前記電流値を増加させる構成（第７の構成）にするとよい。

また、上記第５の構成から成る駆動制御装置において、前記初期化手段は、前記所定論理の期間を測定するための期間検出回路と、該期間検出回路に（前記信号よりも高速の）クロック信号を供給するための発振回路と、前記期間検出回路の出力によりリセットされるフリップフロップ回路とを更に有し、所定期間になると前記期間検出回路の出力により前記駆動電流制御手段及び前記発振回路の動作を停止させる構成（第８の構成）にするとよい。

また、上記第５の構成から成る駆動制御装置において、前記負荷はバックライト用の発光ダイオードであり、前記駆動電流の変更によりバックライトの明るさを調整可能な構成（第９の構成）にするとよい。

また、本発明に係る制御装置は、外部からの制御信号を入力する１つの入力端子を具備し、該入力端子に入力される制御信号に応じて出力状態が変化する（一線入力による制御が可能な）制御装置であって、前記制御信号の所定エッジが入力される毎に出力状態を変更する出力設定手段と、前記制御信号が所定期間にわたって所定論理に維持されたときに前記出力設定手段により指定されていた出力状態を初期化する初期化手段と、を有して成る構成（第１０の構成）とされている。

上記したように、本発明に係る発光制御装置であれば、一線インタフェイスを用いて、そのオン／オフ制御、並びに、駆動電流値制御を行うことができるので、外部端子を削減し、発光制御装置（延いてはこれを用いた表示装置）の小型化やコストダウンに貢献することが可能となる。

図１は、本発明に係る表示装置（特に発光制御装置の周辺部分）の一実施形態を示すブロック図である。

本図に示すように、本実施形態の表示装置は、図示していない液晶パネルを背面から照射する発光ダイオード（以下、ＬＥＤと呼ぶ）と、ＬＥＤに駆動電流を供給する発光制御装置と、を有して成る表示装置であって、上記の発光制御装置は、カウンタ１と、ローレベル期間検出部２と、オン／オフ制御部３と、低電圧ロックアウト動作を行うための電圧検出部４（以下、ＵＶＬＯ［Under Voltage Lock Out］部４と呼ぶ）と、論理積演算器５と、ディジタル／アナログ変換器６（以下、ＤＡＣ［Digital/Analog Converter］６と呼ぶ）と、可変電流源７と、スイッチ８と、発振器９と、インバータ１０〜１１と、外部端子１２と、を有して成る半導体集積回路装置（いわゆるＬＥＤドライバＩＣ）である。

カウンタ１は、外部端子１２に入力されるイネーブル信号ａがハイレベル（イネーブル状態）に変遷する際の立上りエッジをトリガとしてパルス数のカウントを行い、これをディジタルデータｅとして出力する手段である。なお、カウンタ１のリセット端には、オン／オフ制御部３の出力信号ｃが入力されており、その論理がローレベルとされたときにはパルス数の初期化（ゼロ値へのリセット）を行う構成とされている。

ローレベル期間検出部２は、イネーブル信号ａが所定の期間（本実施形態では、５１２［μｓ］）にわたってローレベル（ディセーブル状態）に維持されていればその出力信号ｆの論理をハイレベルとし、維持されていなければその出力信号ｆの論理をローレベルとする手段である。なお、ローレベル期間検出部２のリセット端には、カウンタ１と同様、オン／オフ制御部３の出力信号ｃが入力されており、その論理がローレベルとされたときには、検出状態の初期化（ローレベルへのリセット）を行う構成とされている。

オン／オフ制御部３は、データ端（Ｄ）にローレベルの論理信号が入力され、セット端（Ｓ）に反転イネーブル信号ｂが入力され、リセット端（Ｒ）にローレベル期間検出部２の反転出力信号ｇが入力され、クロック端にＵＶＬＯ部４の出力信号ｄが入力されるＤフリップフロップから成り、ＵＶＬＯ部４の出力信号ｄがハイレベルに変遷する際の立上りエッジをトリガとして、その出力端（Ｑ）からデータ出力（すなわち、ローレベル出力）を行う手段である。なお、オン／オフ制御部３は、セット端（Ｓ）に入力される反転イネーブル信号ｂの論理がローレベルとされているときには、ＵＶＬＯ部４の出力信号ｄに依ることなく、その出力信号ｃをハイレベルにセットする構成とされている。また、オン／オフ制御部３は、リセット端（Ｒ）に入力されるローレベル期間検出部２の反転出力信号ｇの論理がローレベルとされたときには、ＵＶＬＯ部４の出力信号ｄに依ることなく、出力信号ｃの初期化（ローレベルへのリセット）を行う構成とされている。

ＵＶＬＯ部４は、発光制御装置の電源電圧が所定の電圧値に達していればその出力信号ｄの論理をハイレベルとし、達していなければその出力信号ｄの論理をローレベルとする手段である。なお、ＵＶＬＯ部４のイネーブル端には、オン／オフ制御部３の出力信号ｃが入力されており、その論理がハイレベルとされているときに電源電圧を監視する構成とされている。

論理積演算器５は、オン／オフ制御部３の出力信号ｃとＵＶＬＯ部４の出力信号ｄとの論理積演算を行う手段である。すなわち、論理積演算器５の出力論理は、出力信号ｃ、ｄがいずれもハイレベルである場合にのみハイレベルとなり、それ以外の場合にはローレベルとなる。

ＤＡＣ６は、カウンタ１から入力されるディジタルデータｅをアナログデータに変換して出力する手段である。

可変電流源７は、ＤＡＣ６から入力されるアナログデータに基づいた電流値の駆動電流を生成し、これをＬＥＤに供給する手段である。

スイッチ８は、論理積演算器５の出力信号に基づいて、ＬＥＤに対する駆動電流の供給可否を制御する手段である。本実施形態について具体的に述べると、スイッチ８は、ＬＥＤと可変電流源７とを結ぶ電流経路に直列接続されており、論理積演算器５の出力論理がハイレベルである場合にはオン状態となり、ローレベルである場合にはオフ状態となる。

発振器９は、所定周波数（本実施形態では１［ＭＨｚ］）のクロック信号を生成する手段である。なお、発振器９で生成されたクロック信号は、ローレベル期間検出部２に入力され、イネーブル信号ａが所定の期間にわたってローレベルに維持されているか否かの検出動作に用いられる。また、発振器９のイネーブル端には、論理積演算器５の出力信号が入力されており、その論理がハイレベルとされているときに発振動作を行う構成とされている。

インバータ１０は、イネーブル信号ａの論理を反転させて反転イネーブル信号ｂを生成し、これをオン／オフ制御部３のセット端（Ｓ）に出力する手段である。

インバータ１１は、ローレベル期間検出部２の出力信号ｆを論理反転させて反転出力信号ｇを生成し、これをオン／オフ制御部３のリセット端（Ｒ）に出力する手段である。

外部端子１２は、装置外部から２値（ハイレベル／ローレベル）のイネーブル信号ａが入力される一線インタフェイス用の端子である。

上記構成から成る発光制御装置の動作について、図２を参照しながら詳細に説明する。

図２は、一線インタフェイスによる発光制御動作を説明するためのタイミングチャートである。なお、本図中に示す符号ａ〜ｇは、それぞれ、図１で示した装置各部の信号（或いはデータ）ａ〜ｇを示している。

まず、イネーブル信号ａのパルス数に基づく駆動電流の電流値制御について説明する。

本図に示すように、本実施形態の発光制御装置に入力されるイネーブル信号ａは、パルス駆動されるものであり、カウンタ１は、イネーブル信号ａがハイレベル遷移される度にそのカウント値ｅを１つずつ増加させていく。一方、ＤＡＣ６は、ディジタルデータとして入力されるカウント値ｅをアナログデータに変換し、可変電流源７は、これに基づく駆動電流の電流値制御を行う。

例えば、カウント値ｅが４ビット（０〜１５）のデジタルデータであるときに、イネーブル信号ａが８回だけパルス駆動されてハイレベルに維持された場合には、ＬＥＤの駆動電流値が８段階目に設定される。また、ＬＥＤの駆動電流値が最大値（１５段階目）に設定されている状態で、さらにイネーブル信号ａが１回だけパルス駆動された場合には、カウント値ｅがゼロ値に戻り、ＬＥＤの駆動電流値は最小値（ゼロ値）に設定される。

次に、イネーブル信号ａのローレベル維持に基づくリセット制御について説明する。

本図のｔｍ〜ｔｎに示すように、本実施形態の発光制御装置では、イネーブル信号ａが５１２［μｓ］にわたってローレベル（ディセーブル状態）に維持されると、ローレベル期間検出部２の出力信号ｆがハイレベルとされ、その反転出力信号ｇがローレベルとされる。その結果、オン／オフ制御部３の出力信号ｃは、ローレベルにリセットされるので、ＵＶＬＯ部４の動作が停止され、また、カウンタ１のパルス数並びにローレベル期間検出部２の検出状態が相次いで初期化（ゼロ値並びにローレベルにリセット）される。すなわち、本実施形態の発光制御装置では、イネーブル信号ａが５１２［μｓ］にわたってローレベルに維持されたときに初めて、ディセーブル状態への遷移が認識される。

上記したように、本実施形態の発光制御装置は、イネーブル信号ａのパルス数に基づいてＬＥＤに供給すべき駆動電流の電流値を制御する手段（主として、カウンタ１、ＤＡＣ６、及び、可変電流源７）と、イネーブル信号ａが所定の期間にわたってローレベルに維持されたときに装置をリセットする手段（主として、ローレベル期間検出部２、オン／オフ制御部３）と、を有して成る構成とされている。

このように、イネーブル信号ａのパルス数に応じたＤＡＣ６のコード設定によってＬＥＤへの駆動電流値制御を行い、また、イネーブル信号ａのローレベル期間の長さに応じて装置のオン／オフ制御を行う構成であれば、装置外部からの制御信号がイネーブル信号ａの一線のみで足りるため、外部端子を削減して、発光制御装置（延いてはこれを用いた表示装置）の小型化やコストダウンに貢献することが可能となる。

続いて、電源投入時の初期リセット制御について説明する。

装置への電源投入時には、図２中のｔ１からのハッチング部分で示すように、オン／オフ制御部３の出力信号ｃ、カウンタ１のディジタルデータｅ、ローレベル期間検出部２の出力信号ｆ及びその反転出力信号ｇが論理不定のまま、装置各部が起動し始める。

このような論理不定状態においては、本図に示すように、イネーブル信号ａがローレベル（ディセーブル状態）であるにも関わらず、オン／オフ制御部３の出力信号ｃが意図せずにハイレベルとなるおそれがあり、また、カウンタ１のディジタルデータｅもゼロ値ではないおそれがある。すなわち、このような論理不定状態においては、電源電圧が所定の電圧値まで上昇し、ＵＶＬＯ部４の出力信号ｄがハイレベルに立ち上がった時点で、ＬＥＤに意図しない駆動電流が供給され、ＬＥＤが誤点灯するおそれがある。

通常、上記の論理不定状態は、イネーブル信号ａを装置のリセット信号として用いることにより解消できるが、本実施形態の発光制御装置では、先述した通り、イネーブル信号ａがパルス駆動されるため、これを直接リセット信号として用いることはできない。

そこで、本実施形態の発光制御装置では、上記の論理不定状態において、電源電圧が所定の電圧値まで上昇し、ＵＶＬＯ部４の出力信号ｄがハイレベルに立ち上がると、その立上りエッジをトリガとして、オン／オフ制御部３がデータ出力（ローレベル出力）を行う構成とされている。このデータ出力動作は、正に出力信号ｃの初期化（初期リセット）に相当するため、出力信号ｃのローレベル遷移に伴って、ＵＶＬＯ部４の動作が停止され、また、カウンタ１のパルス数並びにローレベル期間検出部２の検出状態が相次いで初期化（ゼロ値及びローレベルにリセット）される。なお、このとき、オン／オフ制御部３のセット端（Ｓ）には、ハイレベルの反転イネーブル信号ｂが入力されているため、上記のデータ出力動作が阻害されることはない。

一方、電源電圧が充分に立ち上がった後、イネーブル信号ａのハイレベル遷移に伴ってオン／オフ制御部３の出力信号ｃがハイレベルとなり、ＵＶＬＯ部４の出力信号ｄがハイレベルとなった場合にも、オン／オフ制御部３は、上記と同様、出力信号ｄの立上りエッジをトリガとして、データ出力（ローレベル出力）を行おうとする。しかしながら、このときには、オン／オフ制御部３のセット端（Ｓ）にローレベルの反転イネーブル信号ｂが入力されており、セット状態となっているため、上記のデータ出力動作は禁止され、出力信号ｃの論理はハイレベルに維持される。

上記したように、本実施形態の発光制御装置は、電源電圧が所定の電圧値に達したときに、イネーブル信号ａがローレベル（ディセーブル状態）であれば、装置をリセットする手段（主として、オン／オフ検出部３、ＵＶＬＯ部４）を有して成る構成とされている。

このような構成とすることにより、リセット端子を要することなく、必ず装置を初期リセットすることができるので、電源投入時における誤点灯を防止することが可能となる。

なお、電源投入時の論理不定状態において、ＵＶＬＯ部４の出力信号ｄがハイレベルに遷移されてから、オン／オフ制御部３の出力信号ｃがローレベルにリセットされるまでには、回路動作に伴う遅延を生じるが、これは極めて短時間（数［ｎｓ］）であるため、この遅延期間中にＤＡＣ６や可変電流源７の起動が完了することはあり得ず、ＬＥＤの誤点灯を生じない。

また、本図では、描写を分かりやすく行うために、電源電圧がほぼ立ち上がったタイミングで上記リセット動作が行われる様子を書いているが、実際には、もっと電源電圧が低いときに（素子動作が可能となったらすぐに）上記リセット動作が行われる。

また、本実施形態の発光制御装置は、電源電圧の監視手段として、既存のＵＶＬＯ部４を流用した構成とされている。このように、本来的には、異常低電圧時における装置保護信号（シャットダウン制御信号）として用いられるＵＶＬＯ部４の出力信号ｄを上記の初期リセット制御用としても利用する構成であれば、回路規模を不要に増大せずに済み、発光制御装置（延いてはこれを用いた表示装置）の小型化やコストダウンに貢献することが可能となる。

なお、上記の実施形態では、表示装置に搭載される発光素子の制御手段として、本発明に係る発光制御装置を用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、その他の発光制御装置や、モータ駆動装置や、電源投入時の誤動作をしないで欲しい装置全般にも広く適用することが可能である。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、上記実施形態で各信号ａ〜ｇの論理状態は、あくまで一例であり、同様の動作を実現し得るのであれば、これに限定されるものではない。

また、電流値を変える代わりに、電流を流す時間を変更するＰＷＭ駆動としてもよい。

本発明は、発光制御装置の外部端子削減（延いてはその小型化やコストダウン）を図る上で有用な技術であり、例えば、その軽薄化が望まれている表示装置の発光制御手段として、本発明に係る発光制御装置を適用することが考えられる。

は、本発明に係る表示装置の一実施形態を示すブロック図である。 は、一線による発光制御動作を説明するためのタイミングチャートである。

符号の説明

１ カウンタ
２ ローレベル期間検出部
３ オン／オフ制御部（Ｄフリップフロップ）
４ 電圧検出部（ＵＶＬＯ部）
５ 論理積演算器
６ ディジタル／アナログ変換器（ＤＡＣ）
７ 可変電流源
８ スイッチ
９ 発振器（ＯＳＣ）
１０〜１１ インバータ
１２ 外部端子
ＬＥＤ 発光ダイオード（発光素子）

Claims (10)

1. 発光素子に駆動電流を供給する発光制御装置であって、イネーブル信号のパルス数に基づいて前記駆動電流の電流値を制御する手段と、前記イネーブル信号が所定の期間にわたって所定の論理に維持されたときに電流値の制御をリセットする手段と、を有して成ることを特徴とする発光制御装置。
2. 電源電圧が所定の電圧値に達したときに前記イネーブル信号が前記所定の論理であれば電流値の制御をリセットする手段を有して成ることを特徴とする請求項１に記載の発光制御装置。
3. 発光素子に駆動電流を供給する発光制御装置であって、２値のイネーブル信号が入力される外部端子と；前記イネーブル信号が第２論理から第１論理に変遷する際のエッジをトリガとしてパルス数のカウントを行い、これをディジタルデータとして出力するカウンタと、前記ディジタルデータをアナログデータに変換して出力するディジタル／アナログ変換器と；前記アナログデータに基づいた電流値の駆動電流を生成し、これを前記発光素子に供給する可変電流源と；前記イネーブル信号が所定の期間にわたって維持されているか否かを検出する期間検出部と；電源電圧が所定の電圧値に達しているか否かを検出する電圧検出部と；データ端に第２論理の論理信号が入力され、セット端に前記イネーブル信号の反転信号が入力され、リセット端に前記期間検出部から出力信号が入力され、クロック端に前記電圧検出部の出力信号が入力されるＤフリップフロップから成るオン／オフ制御部と；前記オン／オフ制御部の出力信号と前記電圧検出部の出力信号との論理積演算を行う論理積演算器と；前記論理積演算器の出力信号に基づいて、前記発光素子に対する駆動電流の供給可否を制御するスイッチと；を有して成り、前記カウンタ及び前記期間検出部のリセット端、並びに、前記電圧検出部のイネーブル端には、それぞれ、前記オン／オフ制御部の出力信号が入力されていることを特徴とする発光制御装置。
4. 光源となる発光素子と、該発光素子に駆動電流を供給する発光制御装置と、を有して成る表示装置であって、前記発光制御装置として、請求項１〜請求項３のいずれかに記載の発光制御装置を有して成ることを特徴とする表示装置。
5. 負荷に所定の駆動電流を供給する駆動制御装置であって、
   外部からの信号を入力するための入力端子と、前記信号の所定エッジが入力される毎に前記駆動電流の値を変更させる駆動電流制御手段と、前記信号が所定期間にわたって所定論理に維持されたときに、前記駆動電流制御手段を初期化して駆動電流が流れないようにする初期化手段と、を有して成ることを特徴とする駆動制御装置。
6. 電源電圧を監視する電源電圧監視回路を更に有し、
   電源投入後で電源電圧が所定電圧値に達したとき、前記入力端子が第１論理であれば前記駆動電流制御手段を制御して前記駆動電流が流れないようにし、第１論理とは異なる第２論理であれば前記駆動電流制御手段により設定されている電流値を維持することを特徴とする請求項５に記載の駆動制御装置。
7. 前記駆動電流制御手段は、信号の所定エッジが入力された回数をカウントするカウンタ回路と、該カウンタ回路の計数出力に応じた電流を流す定電流源回路と、を更に有し、所定エッジが入力される毎に前記駆動電流の値を増加させるとともに、所定エッジの入力が所定回数になれば前記駆動電流が流れないようにし、その後更に所定エッジが入力されると、再び所定エッジが入力される毎に前記電流値を増加させることを特徴とする請求項５に記載の駆動制御装置。
8. 前記初期化手段は、前記所定論理の期間を測定するための期間検出回路と、該期間検出回路にクロック信号を供給するための発振回路と、前記期間検出回路の出力によりリセットされるフリップフロップ回路と、を更に有し、所定期間になると前記期間検出回路の出力により前記駆動電流制御手段及び前記発振回路の動作を停止させることを特徴とする請求項５に記載の駆動制御装置。
9. 前記負荷は発光ダイオードであることを特徴とする請求項５に記載の駆動制御装置。
10. 外部からの制御信号を入力する１つの入力端子を有し、該入力端子に入力される制御信号に応じて出力状態が変化する制御装置であって、
    前記制御信号の所定エッジが入力される毎に出力状態を変更する出力設定手段と、前記制御信号が所定期間にわたって所定論理に維持されたときに、前記出力設定手段により指定されていた出力状態を初期化する初期化手段と、を有して成ることを特徴とする制御装置。

Images