JP3178385B2 - 論理回路の誤動作検出装置および表示装置 - Google Patents
論理回路の誤動作検出装置および表示装置Info
- Publication number
- JP3178385B2 JP3178385B2 JP26346197A JP26346197A JP3178385B2 JP 3178385 B2 JP3178385 B2 JP 3178385B2 JP 26346197 A JP26346197 A JP 26346197A JP 26346197 A JP26346197 A JP 26346197A JP 3178385 B2 JP3178385 B2 JP 3178385B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- logic circuit
- malfunction detection
- malfunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、周期性の信号を出
力する論理回路の誤動作を検出する装置およびこの装置
を用いた表示装置に関するものである。
力する論理回路の誤動作を検出する装置およびこの装置
を用いた表示装置に関するものである。
【０００２】
【従来の技術】ＣＰＵやノイズ試験機、クロック発生器
など、規則正しい周期性の信号を出力する論理回路にお
いて、出力信号のレベルのハイレベルとローレベルとが
入れ替わって逆転する場合、言い換えれば、論理が反転
する場合がある。この逆転は、論理回路の出力信号を利
用する装置に影響を与え障害を引き起こす場合がある。
など、規則正しい周期性の信号を出力する論理回路にお
いて、出力信号のレベルのハイレベルとローレベルとが
入れ替わって逆転する場合、言い換えれば、論理が反転
する場合がある。この逆転は、論理回路の出力信号を利
用する装置に影響を与え障害を引き起こす場合がある。
【０００３】図４は、論理回路から出力される周期性の
出力信号の状態を示す説明図である。図４（ａ）は正常
時の出力信号、図４（ｂ）はノイズ発生時の出力信号で
ある。図４（ａ）に示すように、正常時に論理回路から
出力されるデータ出力信号（ＤＡＴＡ）は、一定周期
（Ｔ）であって、ハイレベル（正論理として「１」で表
す）とローレベル（正論理として「０」で表す）が交互
に繰り返される。図４（ｂ）に示すように、ノイズ発生
後においては、周期性は維持されているが、ハイレベル
の期間とローレベルの期間とが逆転し、データ出力信号
の論理が反転した状態で出力し続ける場合がある。この
現象は、論理回路内部にトリガでトグル動作するフリッ
プフロップ等を採用しているため、ノイズ等でこのフリ
ップフロップ等がトリガされて論理回路が誤動作したた
めであると考えられる。
出力信号の状態を示す説明図である。図４（ａ）は正常
時の出力信号、図４（ｂ）はノイズ発生時の出力信号で
ある。図４（ａ）に示すように、正常時に論理回路から
出力されるデータ出力信号（ＤＡＴＡ）は、一定周期
（Ｔ）であって、ハイレベル（正論理として「１」で表
す）とローレベル（正論理として「０」で表す）が交互
に繰り返される。図４（ｂ）に示すように、ノイズ発生
後においては、周期性は維持されているが、ハイレベル
の期間とローレベルの期間とが逆転し、データ出力信号
の論理が反転した状態で出力し続ける場合がある。この
現象は、論理回路内部にトリガでトグル動作するフリッ
プフロップ等を採用しているため、ノイズ等でこのフリ
ップフロップ等がトリガされて論理回路が誤動作したた
めであると考えられる。
【０００４】図５は、従来のＶＦＤモジュールの概要ブ
ロック図である。図中、２１はインターフェース部、２
２はコントロールゲートアレイ、２３はＤＣ／ＤＣコン
バータ、２４はＲＡＭ、２５はアノードドライバ、２６
はグリッドドライバ、２７はグラフィックディスプレ
イ、２８はフィラメント、２９は後述する本発明の誤動
作検出回路の組み込み位置である。
ロック図である。図中、２１はインターフェース部、２
２はコントロールゲートアレイ、２３はＤＣ／ＤＣコン
バータ、２４はＲＡＭ、２５はアノードドライバ、２６
はグリッドドライバ、２７はグラフィックディスプレ
イ、２８はフィラメント、２９は後述する本発明の誤動
作検出回路の組み込み位置である。
【０００５】インターフェース部２１は、ホストコンピ
ュータ側とこのＶＦＤモジュール側とのインターフェー
スとなる回路部である。ホストコンピュータ側からクロ
ック信号（ＣＬＯＣＫ）の供給および各種の制御信号を
受取り、コントロールゲートアレイ２２に渡すととも
に、逆に割り込み制御信号（ＩＮＴ）をホストコンピュ
ータ側に送出して、ホストコンピュータとコントロール
ゲートアレイ２２との間でデータ信号（Ｄ０〜Ｄ７）を
転送する。インターフェース部２１は、また、ホストコ
ンピュータ側から電源の供給を受け、論理回路の各部に
論理レベルの電圧を供給するとともに、ＤＣ／ＤＣコン
バータ２３を介して、グラフィックディスプレイ２７を
駆動するためのアノード電圧（ｅｂｂ），グリッド電圧
（ｅｃｃ），フィラメント電圧（Ｅｆ）を、それぞれア
ノードドライバ２５，グリッドドライバ２６，フィラメ
ント２８に供給する。
ュータ側とこのＶＦＤモジュール側とのインターフェー
スとなる回路部である。ホストコンピュータ側からクロ
ック信号（ＣＬＯＣＫ）の供給および各種の制御信号を
受取り、コントロールゲートアレイ２２に渡すととも
に、逆に割り込み制御信号（ＩＮＴ）をホストコンピュ
ータ側に送出して、ホストコンピュータとコントロール
ゲートアレイ２２との間でデータ信号（Ｄ０〜Ｄ７）を
転送する。インターフェース部２１は、また、ホストコ
ンピュータ側から電源の供給を受け、論理回路の各部に
論理レベルの電圧を供給するとともに、ＤＣ／ＤＣコン
バータ２３を介して、グラフィックディスプレイ２７を
駆動するためのアノード電圧（ｅｂｂ），グリッド電圧
（ｅｃｃ），フィラメント電圧（Ｅｆ）を、それぞれア
ノードドライバ２５，グリッドドライバ２６，フィラメ
ント２８に供給する。
【０００６】コントロールゲートアレイ２２は、ランダ
ムアクセスメモリ（ＲＡＭ）２４とともに動作する論理
回路であって、データ信号（Ｄ０〜Ｄ７）のラインを通
して画像信号の供給を受け、アノード制御データ（ＡＤ
ＡＴＡ）をアノードドライバ２５に出力し、グリッド制
御データ（ＧＤＡＴＡ）をグリッドドライバ２６に出力
する。アノードドライバ２５およびグリッドドライバ２
６は、グラフィックディスプレイ２７のアノード電極お
よびグリッド電極をダイナミック駆動制御し、グラフィ
ックディスプレイ２７に画像を表示させる。
ムアクセスメモリ（ＲＡＭ）２４とともに動作する論理
回路であって、データ信号（Ｄ０〜Ｄ７）のラインを通
して画像信号の供給を受け、アノード制御データ（ＡＤ
ＡＴＡ）をアノードドライバ２５に出力し、グリッド制
御データ（ＧＤＡＴＡ）をグリッドドライバ２６に出力
する。アノードドライバ２５およびグリッドドライバ２
６は、グラフィックディスプレイ２７のアノード電極お
よびグリッド電極をダイナミック駆動制御し、グラフィ
ックディスプレイ２７に画像を表示させる。
【０００７】蛍光表示管（ＶＦＤ）を用いたグラフィッ
クディスプレイのＶＦＤモジュールにおいては、複数の
アノード電極および複数のグリッド電極をダイナミック
に駆動制御して発光すべき点を制御しながら画像を表示
している。その際、グリッド制御データ（ＧＤＡＴＡ）
のラインには、正常時には図４（ａ）に示したデータ出
力信号（ＤＡＴＡ）と同様な信号が出力される。グリッ
ド制御データ（ＧＤＡＴＡ）の出力信号は、ハイレベル
の期間がローレベルの期間よりも短いためデュティー比
は小さい。グリッド制御データ（ＧＤＡＴＡ）の出力信
号は、グリッドドライバ２６に供給され、高速のクロッ
クで順次遅延シフトしながら複数のグリッド電極に駆動
電圧を印加し、印加された駆動電圧のハイレベル期間に
おいてゲート電極が順次ＯＮ状態になるように走査す
る。例えば、グラフィックディスプレイ２７が一般のダ
イナミック駆動方式の場合には、グリッド電極を通常２
本ずつＯＮ状態にしながらグリッド電圧を走査して画像
を表示する。
クディスプレイのＶＦＤモジュールにおいては、複数の
アノード電極および複数のグリッド電極をダイナミック
に駆動制御して発光すべき点を制御しながら画像を表示
している。その際、グリッド制御データ（ＧＤＡＴＡ）
のラインには、正常時には図４（ａ）に示したデータ出
力信号（ＤＡＴＡ）と同様な信号が出力される。グリッ
ド制御データ（ＧＤＡＴＡ）の出力信号は、ハイレベル
の期間がローレベルの期間よりも短いためデュティー比
は小さい。グリッド制御データ（ＧＤＡＴＡ）の出力信
号は、グリッドドライバ２６に供給され、高速のクロッ
クで順次遅延シフトしながら複数のグリッド電極に駆動
電圧を印加し、印加された駆動電圧のハイレベル期間に
おいてゲート電極が順次ＯＮ状態になるように走査す
る。例えば、グラフィックディスプレイ２７が一般のダ
イナミック駆動方式の場合には、グリッド電極を通常２
本ずつＯＮ状態にしながらグリッド電圧を走査して画像
を表示する。
【０００８】電気的な悪環境下においては、グリッド制
御データ（ＧＤＡＴＡ）の出力信号が、図４（ｂ）のデ
ータ出力信号（ＤＡＴＡ）と同様になる場合がある。こ
のようなグリッド制御データ（ＧＤＡＴＡ）がグリッド
ドライバ２６に供給されると、レベルが逆転しているた
め、スタティック駆動のように多数のグリッド電極が同
時にＯＮとなる状態が続くことになり、複数の発光ドッ
トが同時発光してＤＣ／ＤＣコンバータ２３およびグリ
ッドドライバ２６が過負荷状態となり、ＶＦＤモジュー
ルに内蔵のフューズが断線するに至る場合がある。
御データ（ＧＤＡＴＡ）の出力信号が、図４（ｂ）のデ
ータ出力信号（ＤＡＴＡ）と同様になる場合がある。こ
のようなグリッド制御データ（ＧＤＡＴＡ）がグリッド
ドライバ２６に供給されると、レベルが逆転しているた
め、スタティック駆動のように多数のグリッド電極が同
時にＯＮとなる状態が続くことになり、複数の発光ドッ
トが同時発光してＤＣ／ＤＣコンバータ２３およびグリ
ッドドライバ２６が過負荷状態となり、ＶＦＤモジュー
ルに内蔵のフューズが断線するに至る場合がある。
【０００９】周期性の信号が出力されなくなったことを
検出するものとして、いわゆるウオッチドッグタイマー
が知られている。しかし、これは周期性を監視するもの
であって、上述したような信号レベルの逆転を検出でき
るものではない。
検出するものとして、いわゆるウオッチドッグタイマー
が知られている。しかし、これは周期性を監視するもの
であって、上述したような信号レベルの逆転を検出でき
るものではない。
【００１０】
【発明が解決しようとする課題】本発明は、上述した問
題点を解決するためになされたもので、周期性の信号を
出力する論理回路において、誤動作によるレベルの逆転
を検出する、論理回路の誤動作検出装置および、この誤
動作検出装置を用いた表示装置を提供することを目的と
するものである。
題点を解決するためになされたもので、周期性の信号を
出力する論理回路において、誤動作によるレベルの逆転
を検出する、論理回路の誤動作検出装置および、この誤
動作検出装置を用いた表示装置を提供することを目的と
するものである。
【００１１】
【課題を解決するための手段】本発明は、上記課題を解
決するために信号のレベルの逆転を検出することによっ
て、ノイズにより論理回路内部で生じる誤ったトグル動
作等による誤動作を検出することができる。
決するために信号のレベルの逆転を検出することによっ
て、ノイズにより論理回路内部で生じる誤ったトグル動
作等による誤動作を検出することができる。
【００１２】請求項１に記載の発明においては、第１お
よび第２のレベルを交互に出力し前記第１のレベルの時
間長が第１の所定時間以内である周期性の信号を出力す
る論理回路の誤動作検出装置であって、前記信号を入力
し、前記第１のレベルから前記第２のレベルへの反転を
検出して、前記信号の周期内で前記第１の所定時間を超
える第２の所定時間の経過を検出するタイマー手段を有
し、前記タイマー手段が前記第２の所定時間の経過を検
出するまでに前記信号のレベルが第１のレベルとなるこ
とを検出して誤動作検出信号を出力するものである。し
たがって、論理回路内部で生じる誤ったトグル動作等に
よる論理回路の誤動作を容易に検出することができる。
よび第２のレベルを交互に出力し前記第１のレベルの時
間長が第１の所定時間以内である周期性の信号を出力す
る論理回路の誤動作検出装置であって、前記信号を入力
し、前記第１のレベルから前記第２のレベルへの反転を
検出して、前記信号の周期内で前記第１の所定時間を超
える第２の所定時間の経過を検出するタイマー手段を有
し、前記タイマー手段が前記第２の所定時間の経過を検
出するまでに前記信号のレベルが第１のレベルとなるこ
とを検出して誤動作検出信号を出力するものである。し
たがって、論理回路内部で生じる誤ったトグル動作等に
よる論理回路の誤動作を容易に検出することができる。
【００１３】請求項２に記載の発明においては、第１お
よび第２のレベルを交互に出力し前記第１のレベルの時
間長が第１の所定時間以内である周期性の信号を出力す
る論理回路の誤動作検出装置であって、前記信号を入力
し、前記第２のレベルから前記第１のレベルへの反転を
検出して、前記信号の周期内で前記第１の所定時間を超
える第２の所定時間の経過を検出するタイマー手段を有
し、前記タイマー手段が前記第２の所定時間の経過を検
出したときに前記信号のレベルが第１のレベルであるこ
とを検出して誤動作検出信号を出力するものである。し
たがって、論理回路内部で生じる誤ったトグル動作等に
よる論理回路の誤動作を容易に検出することができる。
よび第２のレベルを交互に出力し前記第１のレベルの時
間長が第１の所定時間以内である周期性の信号を出力す
る論理回路の誤動作検出装置であって、前記信号を入力
し、前記第２のレベルから前記第１のレベルへの反転を
検出して、前記信号の周期内で前記第１の所定時間を超
える第２の所定時間の経過を検出するタイマー手段を有
し、前記タイマー手段が前記第２の所定時間の経過を検
出したときに前記信号のレベルが第１のレベルであるこ
とを検出して誤動作検出信号を出力するものである。し
たがって、論理回路内部で生じる誤ったトグル動作等に
よる論理回路の誤動作を容易に検出することができる。
【００１４】請求項３に記載の発明においては、ダイナ
ミック駆動される表示装置において、ダイナミック駆動
のための制御信号を出力する論理回路の誤動作検出装置
として請求項１、２のいずれか１項に記載の論理回路の
誤動作検出装置を用いたものである。したがって、ダイ
ナミック駆動のための制御信号を出力する論理回路の誤
動作を検出することができる。
ミック駆動される表示装置において、ダイナミック駆動
のための制御信号を出力する論理回路の誤動作検出装置
として請求項１、２のいずれか１項に記載の論理回路の
誤動作検出装置を用いたものである。したがって、ダイ
ナミック駆動のための制御信号を出力する論理回路の誤
動作を検出することができる。
【００１５】請求項４に記載の発明においては、請求項
３に記載の表示装置において、前記誤動作検出信号によ
り前記論理回路の動作を一時的にリセットするものであ
る。したがって、論理回路の誤動作によってダイナミッ
ク駆動ができなくなっても、すみやかに正常な表示状態
に復帰することができるとともに、表示用電源等が過負
荷になることを防止することができる。
３に記載の表示装置において、前記誤動作検出信号によ
り前記論理回路の動作を一時的にリセットするものであ
る。したがって、論理回路の誤動作によってダイナミッ
ク駆動ができなくなっても、すみやかに正常な表示状態
に復帰することができるとともに、表示用電源等が過負
荷になることを防止することができる。
【００１６】請求項５に記載の発明においては、請求項
４に記載の表示装置において、前記誤動作検出信号によ
り表示用電源を一時的にリセットするものである。した
がって、表示用電源等が過負荷になることを確実に防止
することができる。
４に記載の表示装置において、前記誤動作検出信号によ
り表示用電源を一時的にリセットするものである。した
がって、表示用電源等が過負荷になることを確実に防止
することができる。
【００１７】
【発明の実施の形態】図１は、本発明の誤動作検出装置
の実施の一形態のブロック図である。図中、１は論理回
路、２はワンショットマルチバイブレータ、３は時定数
回路、４はＮＡＮＤゲートである。この論理回路は、ハ
イレベル（正論理で表すと「１」）およびローレベル
（正論理で表すと「０」）が交互に出力される周期性の
出力信号（ＤＡＴＡ）（周期Ｔ）を出す。この実施の形
態の論理回路の誤動作検出装置は、この出力信号のレベ
ルの逆転を検出することにより、論理回路１の誤動作を
検出する装置である。ハイレベルの時間長（ａ）は、一
定であっても周期ごとに変動するものであってもよい
が、所定時間以内であることがあらかじめわかったもの
である。ワンショットマルチバイブレータ２は、外付け
の時定数回路３を備えたリトリガラブルワンショットマ
ルチバイブレータ（例えば、ＨＤ７４ＨＣ１２３）であ
り、その出力Ｑがハイレベルとなる動作時間長（ｂ）
は、信号（ＤＡＴＡ）の周期（Ｔ）内で、かつ、上述し
た時間長（ａ）を常に超える所定時間となるように設定
してある。
の実施の一形態のブロック図である。図中、１は論理回
路、２はワンショットマルチバイブレータ、３は時定数
回路、４はＮＡＮＤゲートである。この論理回路は、ハ
イレベル（正論理で表すと「１」）およびローレベル
（正論理で表すと「０」）が交互に出力される周期性の
出力信号（ＤＡＴＡ）（周期Ｔ）を出す。この実施の形
態の論理回路の誤動作検出装置は、この出力信号のレベ
ルの逆転を検出することにより、論理回路１の誤動作を
検出する装置である。ハイレベルの時間長（ａ）は、一
定であっても周期ごとに変動するものであってもよい
が、所定時間以内であることがあらかじめわかったもの
である。ワンショットマルチバイブレータ２は、外付け
の時定数回路３を備えたリトリガラブルワンショットマ
ルチバイブレータ（例えば、ＨＤ７４ＨＣ１２３）であ
り、その出力Ｑがハイレベルとなる動作時間長（ｂ）
は、信号（ＤＡＴＡ）の周期（Ｔ）内で、かつ、上述し
た時間長（ａ）を常に超える所定時間となるように設定
してある。
【００１８】論理回路１の出力信号（ＤＡＴＡ）は、ワ
ンショットマルチバイブレータ２の入力およびＮＡＮＤ
ゲート４の第１の入力に接続される。ワンショットマル
チバイブレータ２は入力の立ち下がり（ダウンエッジ）
で動作するもので、その出力はＮＡＮＤゲート４の第２
の入力に接続され、ＮＡＮＤゲート４から誤動作検出信
号Ａが出力される。
ンショットマルチバイブレータ２の入力およびＮＡＮＤ
ゲート４の第１の入力に接続される。ワンショットマル
チバイブレータ２は入力の立ち下がり（ダウンエッジ）
で動作するもので、その出力はＮＡＮＤゲート４の第２
の入力に接続され、ＮＡＮＤゲート４から誤動作検出信
号Ａが出力される。
【００１９】図２は、本発明の誤動作検出装置の実施の
一形態の説明図である。図２（ａ）は論理回路の正常動
作時の説明図、図２（ｂ）は論理回路の誤動作によるレ
ベル逆転時における説明図である。図中、１１は論理回
路の出力信号中のハイレベル区間、１２はワンショット
マルチバイブレータの出力パルス、１３は論理回路の出
力信号中のローレベル区間、１４は誤動作検出パルスで
ある。
一形態の説明図である。図２（ａ）は論理回路の正常動
作時の説明図、図２（ｂ）は論理回路の誤動作によるレ
ベル逆転時における説明図である。図中、１１は論理回
路の出力信号中のハイレベル区間、１２はワンショット
マルチバイブレータの出力パルス、１３は論理回路の出
力信号中のローレベル区間、１４は誤動作検出パルスで
ある。
【００２０】図２（ａ）に示す正常時に、ワンショット
マルチバイブレータ２は論理回路１の出力信号（ＤＡＴ
Ａ）中のハイレベル区間１１の立ち下がりによってトリ
ガされ、出力信号（Ｑ）中に出力パルス１２を発生す
る。この場合、ＮＡＮＤ回路４の出力（Ａ）からは、誤
動作検出パルス１４が発生しない。これに対し、図２
（ｂ）に示す誤動作時には、出力信号（ＤＡＴＡ）はハ
イレベルとローレベルとが逆転したものとなり、図２
（ａ）における出力信号（ＤＡＴＡ）中のハイレベル区
間１１がローレベル区間１３となる。したがって、ワン
ショットマルチバイブレータ２は出力信号（ＤＡＴＡ）
中のローレベル区間１３の最初の立ち下がりによってト
リガされ、出力信号（Ｑ）中に出力パルス１２を発生す
る。この場合、動作時間長（ｂ）は時間長（ａ）を超え
る長さであるため、ＮＡＮＤ回路４の論理演算によりそ
の出力（Ａ）にローレベルの誤動作検出パルス１４が発
生する。
マルチバイブレータ２は論理回路１の出力信号（ＤＡＴ
Ａ）中のハイレベル区間１１の立ち下がりによってトリ
ガされ、出力信号（Ｑ）中に出力パルス１２を発生す
る。この場合、ＮＡＮＤ回路４の出力（Ａ）からは、誤
動作検出パルス１４が発生しない。これに対し、図２
（ｂ）に示す誤動作時には、出力信号（ＤＡＴＡ）はハ
イレベルとローレベルとが逆転したものとなり、図２
（ａ）における出力信号（ＤＡＴＡ）中のハイレベル区
間１１がローレベル区間１３となる。したがって、ワン
ショットマルチバイブレータ２は出力信号（ＤＡＴＡ）
中のローレベル区間１３の最初の立ち下がりによってト
リガされ、出力信号（Ｑ）中に出力パルス１２を発生す
る。この場合、動作時間長（ｂ）は時間長（ａ）を超え
る長さであるため、ＮＡＮＤ回路４の論理演算によりそ
の出力（Ａ）にローレベルの誤動作検出パルス１４が発
生する。
【００２１】この誤動作検出パルス１４を論理回路１の
リセット（初期化）信号として用いると、レベル逆転が
回路素子の破壊によるものではないため、リセット解除
後には、信号のレベルおよび論理が正常状態に復旧す
る。また、論理回路１の出力を入力する利用装置側に対
しても、電源の一時的なリセットを行うなどにより論理
回路１の誤動作に対する保護動作を行うことができる。
リセット（初期化）信号として用いると、レベル逆転が
回路素子の破壊によるものではないため、リセット解除
後には、信号のレベルおよび論理が正常状態に復旧す
る。また、論理回路１の出力を入力する利用装置側に対
しても、電源の一時的なリセットを行うなどにより論理
回路１の誤動作に対する保護動作を行うことができる。
【００２２】上述した説明では、ワンショットマルチバ
イブレータ２を用いたが、ハイレベルからローレベルへ
の反転を検出して、所定周期（Ｔ）内であってハイレベ
ルの時間長（ａ）を常に超える所定時間長（ｂ）にわた
り所定のレベルを出力するタイマー手段であればどのよ
うな手段を用いてもよい。例えば、レベル反転の検出
後、高速のクロック信号をカウントするディジタルカウ
ンタであってもよい。レベル反転も、アナログ的な微分
回路による検出の他、論理回路１の信号出力回路とこれ
を遅延回路で僅かに遅延した出力との論理演算で検出し
たり、あるいは、高速のクロック信号で論理回路１の出
力信号をサンプリングしてその値が１から０に変化した
ことを判定して検出してもよい。そして、このタイマー
手段が所定時間長（ｂ）の経過を検出するまでに論理回
路１の出力信号のレベルがハイレベルとなることを検出
して誤動作検出パルス１４を発生するように論理演算を
行なえばよい。
イブレータ２を用いたが、ハイレベルからローレベルへ
の反転を検出して、所定周期（Ｔ）内であってハイレベ
ルの時間長（ａ）を常に超える所定時間長（ｂ）にわた
り所定のレベルを出力するタイマー手段であればどのよ
うな手段を用いてもよい。例えば、レベル反転の検出
後、高速のクロック信号をカウントするディジタルカウ
ンタであってもよい。レベル反転も、アナログ的な微分
回路による検出の他、論理回路１の信号出力回路とこれ
を遅延回路で僅かに遅延した出力との論理演算で検出し
たり、あるいは、高速のクロック信号で論理回路１の出
力信号をサンプリングしてその値が１から０に変化した
ことを判定して検出してもよい。そして、このタイマー
手段が所定時間長（ｂ）の経過を検出するまでに論理回
路１の出力信号のレベルがハイレベルとなることを検出
して誤動作検出パルス１４を発生するように論理演算を
行なえばよい。
【００２３】上述した論理回路の誤動作検出装置を用い
て、表示装置における誤動作検出および誤動作保護を行
うことができる。図５におけるＶＦＤモジュールの概要
ブロック図を例として説明する。上述した論理回路の誤
動作検出装置を、破線で示した誤動作検出回路２９の位
置に組み込み、コントロールゲートアレイ２２のグリッ
ド制御データ（ＧＤＡＴＡ）のラインに、図１に示した
誤動作検出装置を接続する。図中、ダイナミック駆動の
ための制御信号を出力するコントロールゲートアレイ２
２が図１の論理回路１に相当し、グリッド制御データ
（ＧＤＡＴＡ）が出力信号（ＤＡＴＡ）に相当する。そ
して、ＮＡＮＤ４の出力Ａをリセット信号としてコント
ロールゲートアレイ２２およびＤＣ／ＤＣコンバータの
ＲＥＳＥＴ（負論理）端子に接続する。
て、表示装置における誤動作検出および誤動作保護を行
うことができる。図５におけるＶＦＤモジュールの概要
ブロック図を例として説明する。上述した論理回路の誤
動作検出装置を、破線で示した誤動作検出回路２９の位
置に組み込み、コントロールゲートアレイ２２のグリッ
ド制御データ（ＧＤＡＴＡ）のラインに、図１に示した
誤動作検出装置を接続する。図中、ダイナミック駆動の
ための制御信号を出力するコントロールゲートアレイ２
２が図１の論理回路１に相当し、グリッド制御データ
（ＧＤＡＴＡ）が出力信号（ＤＡＴＡ）に相当する。そ
して、ＮＡＮＤ４の出力Ａをリセット信号としてコント
ロールゲートアレイ２２およびＤＣ／ＤＣコンバータの
ＲＥＳＥＴ（負論理）端子に接続する。
【００２４】図３は、本発明の表示装置の実施の一形態
における誤動作検出の説明図である。図３（ａ）は図１
に示した誤動作検出装置を用いた例の説明図であり、図
３（ｂ）は他の具体的構成の誤動作検出装置を用いた例
の説明図である。図３（ａ）において、ノイズが発生す
ると、グリッド制御データ（ＧＤＡＴＡ）のハイレベル
とローレベルとが逆転する。ノイズ発生後、グリッド制
御データ（ＧＤＡＴＡ）がハイレベルからローレベルに
反転すると、ワンショットマルチバイブレータ２の出力
（Ｑ）がハイレベルとなる。次に、グリッド制御データ
（ＧＤＡＴＡ）がローレベルからハイレベルに反転する
ときに、ＮＡＮＤ回路４の出力（Ａ）に誤動作検出パル
スが発生し、これをリセット信号とする。その結果、わ
ずかな時間の経過後にグリッド制御データ（ＧＤＡＴ
Ａ）は正常な初期状態に戻り、レベル逆転状態、すなわ
ち、論理の反転状態は解消する。
における誤動作検出の説明図である。図３（ａ）は図１
に示した誤動作検出装置を用いた例の説明図であり、図
３（ｂ）は他の具体的構成の誤動作検出装置を用いた例
の説明図である。図３（ａ）において、ノイズが発生す
ると、グリッド制御データ（ＧＤＡＴＡ）のハイレベル
とローレベルとが逆転する。ノイズ発生後、グリッド制
御データ（ＧＤＡＴＡ）がハイレベルからローレベルに
反転すると、ワンショットマルチバイブレータ２の出力
（Ｑ）がハイレベルとなる。次に、グリッド制御データ
（ＧＤＡＴＡ）がローレベルからハイレベルに反転する
ときに、ＮＡＮＤ回路４の出力（Ａ）に誤動作検出パル
スが発生し、これをリセット信号とする。その結果、わ
ずかな時間の経過後にグリッド制御データ（ＧＤＡＴ
Ａ）は正常な初期状態に戻り、レベル逆転状態、すなわ
ち、論理の反転状態は解消する。
【００２５】図３（ｂ）は、図１に示した誤動作検出装
置４の具体的構成を若干変更した場合の説明図である。
図１において、ワンショットマルチバイブレータ２の入
力に第１のインバータを介在させ、両者を合わせてロー
レベルからハイレベルへの反転で動作するものとし、ワ
ンショットマルチバイブレータ２の出力（Ｑ）に第２の
インバータを接続し、ＮＡＮＤ回路４は、論理回路の信
号出力（ＤＡＴＡ）と第２のインバータの出力（Ｐ）と
のＮＡＮＤ論理演算（出力Ｂ）を行うように変更したも
のである。なお、ワンショットマルチバイブレータ２に
反転出力（反転Ｑ）端子がある場合には、この反転出力
を用いれば第２のインバータを用いる必要はない。
置４の具体的構成を若干変更した場合の説明図である。
図１において、ワンショットマルチバイブレータ２の入
力に第１のインバータを介在させ、両者を合わせてロー
レベルからハイレベルへの反転で動作するものとし、ワ
ンショットマルチバイブレータ２の出力（Ｑ）に第２の
インバータを接続し、ＮＡＮＤ回路４は、論理回路の信
号出力（ＤＡＴＡ）と第２のインバータの出力（Ｐ）と
のＮＡＮＤ論理演算（出力Ｂ）を行うように変更したも
のである。なお、ワンショットマルチバイブレータ２に
反転出力（反転Ｑ）端子がある場合には、この反転出力
を用いれば第２のインバータを用いる必要はない。
【００２６】ノイズが発生すると、グリッド制御データ
（ＧＤＡＴＡ）がローレベルからハイレベルに反転す
る。ワンショットマルチバイブレータ２でこれを検出し
て所定時間長ｂが経過して第２のインバータの出力Ｐが
ローレベルからハイレベルに反転したときにグリッド制
御データ（ＧＤＡＴＡ）がハイレベルであることをＮＡ
ＮＤ論理演算（出力Ｂ）で判定して誤動作検出パルスを
出力する。したがって、この第２の構成によっても誤動
作を検出することが可能である。ただし、この変更例で
は、リセットされる回路側では、グリッド制御データ
（ＧＤＡＴＡ）がローレベルであるときに継続してリセ
ットをかけるのではなく、グリッド制御データ（ＧＤＡ
ＴＡ）がハイレベルからローレベルに反転したことをも
ってリセットをかけるようにする。
（ＧＤＡＴＡ）がローレベルからハイレベルに反転す
る。ワンショットマルチバイブレータ２でこれを検出し
て所定時間長ｂが経過して第２のインバータの出力Ｐが
ローレベルからハイレベルに反転したときにグリッド制
御データ（ＧＤＡＴＡ）がハイレベルであることをＮＡ
ＮＤ論理演算（出力Ｂ）で判定して誤動作検出パルスを
出力する。したがって、この第２の構成によっても誤動
作を検出することが可能である。ただし、この変更例で
は、リセットされる回路側では、グリッド制御データ
（ＧＤＡＴＡ）がローレベルであるときに継続してリセ
ットをかけるのではなく、グリッド制御データ（ＧＤＡ
ＴＡ）がハイレベルからローレベルに反転したことをも
ってリセットをかけるようにする。
【００２７】このように、グリッド制御データ（ＧＤＡ
ＴＡ）の信号の逆転を検出したときに、コントロールゲ
ートアレイ２２およびＤＣ／ＤＣコンバータ２３が一時
的にリセットされ、リセット解除後初期状態に戻る。コ
ントロールゲートアレイ２２内のフリップフロップやシ
フトレジスタは全てリセットされる。表示データは、Ｒ
ＡＭ２４に記憶されているため、リセットによって失わ
れることはない。ユーザがコントロールゲートアレイ２
２に特別な設定を行って表示途中に命令を与えて表示を
行うような場合には、初期状態に戻ってしまう。しか
し、このような場合は再度命令を与えるようにすればよ
い。
ＴＡ）の信号の逆転を検出したときに、コントロールゲ
ートアレイ２２およびＤＣ／ＤＣコンバータ２３が一時
的にリセットされ、リセット解除後初期状態に戻る。コ
ントロールゲートアレイ２２内のフリップフロップやシ
フトレジスタは全てリセットされる。表示データは、Ｒ
ＡＭ２４に記憶されているため、リセットによって失わ
れることはない。ユーザがコントロールゲートアレイ２
２に特別な設定を行って表示途中に命令を与えて表示を
行うような場合には、初期状態に戻ってしまう。しか
し、このような場合は再度命令を与えるようにすればよ
い。
【００２８】誤動作時および初期状態においては瞬間的
に画像が正常に表示されないが、視覚的にはほとんどわ
からない。回路的にリセットがかかり初期化されること
で、正常なダイナミック駆動がすみやかに回復し、正常
動作に復帰するのでフューズ交換等の付帯作業が不要と
なる。
に画像が正常に表示されないが、視覚的にはほとんどわ
からない。回路的にリセットがかかり初期化されること
で、正常なダイナミック駆動がすみやかに回復し、正常
動作に復帰するのでフューズ交換等の付帯作業が不要と
なる。
【００２９】上述した説明では、グリッド制御データ
（ＧＤＡＴＡ）を誤動作検出回路で監視したが、ダイナ
ミック駆動のためにグリッド電圧を制御する信号であれ
ば、どのような出力信号を監視してもよい。ダイナミッ
ク駆動のためのアノード制御データを同様に監視して
も、また、グリッド、アノード両制御データを監視する
ようにしてもよい。上述した説明では、既存のＶＦＤモ
ジュールに誤動作検出装置を組み込んだが、コントロー
ルゲートアレイ２２に誤動作検出装置を組み込んだり、
グリッドドライバ２６に誤動作検出装置を組み込んでも
よい。また、ハードウエアで誤動作検出機能を実現する
ようにしたが、マイクロコンピュータを用いて、同一の
機能をソフトウエアで実現するようにしてもよい。
（ＧＤＡＴＡ）を誤動作検出回路で監視したが、ダイナ
ミック駆動のためにグリッド電圧を制御する信号であれ
ば、どのような出力信号を監視してもよい。ダイナミッ
ク駆動のためのアノード制御データを同様に監視して
も、また、グリッド、アノード両制御データを監視する
ようにしてもよい。上述した説明では、既存のＶＦＤモ
ジュールに誤動作検出装置を組み込んだが、コントロー
ルゲートアレイ２２に誤動作検出装置を組み込んだり、
グリッドドライバ２６に誤動作検出装置を組み込んでも
よい。また、ハードウエアで誤動作検出機能を実現する
ようにしたが、マイクロコンピュータを用いて、同一の
機能をソフトウエアで実現するようにしてもよい。
【００３０】上述した説明では、表示装置の表示デバイ
スとして蛍光表示管を例示したが、蛍光表示管に限られ
ない。同様なダイナミック駆動を行う表示デバイスであ
れば、ＦＥＣ（電荷放出カソード）を使用したＦＥＤ
（電界放出ディスプレイ）、発光ダイオード、ガス放
電、液晶などでもよい。
スとして蛍光表示管を例示したが、蛍光表示管に限られ
ない。同様なダイナミック駆動を行う表示デバイスであ
れば、ＦＥＣ（電荷放出カソード）を使用したＦＥＤ
（電界放出ディスプレイ）、発光ダイオード、ガス放
電、液晶などでもよい。
【００３１】
【発明の効果】上述した説明から明らかなように、本発
明によれば、周期性の信号を出力する論理回路の誤動作
による論理の逆転を検出することができるという効果が
ある。この論理回路の誤動作検出装置をダイナミック駆
動される表示装置に用いることによって、すみやかに正
常な表示機能を回復することができるという効果があ
る。 論理回路の誤動作時に表示用電源等が過負荷にな
るような表示装置の場合、従来はフューズ断線となって
いたが、フューズ交換等の付帯作業が不要となり、フュ
ーズ交換を待たなければ表示装置自体の機能が復活しな
いというようなことがない。また、過負荷が問題となら
ない表示装置の場合でも、論理の反転による異常な表示
状態がリセットされて正常な表示状態に復旧させること
ができる。
明によれば、周期性の信号を出力する論理回路の誤動作
による論理の逆転を検出することができるという効果が
ある。この論理回路の誤動作検出装置をダイナミック駆
動される表示装置に用いることによって、すみやかに正
常な表示機能を回復することができるという効果があ
る。 論理回路の誤動作時に表示用電源等が過負荷にな
るような表示装置の場合、従来はフューズ断線となって
いたが、フューズ交換等の付帯作業が不要となり、フュ
ーズ交換を待たなければ表示装置自体の機能が復活しな
いというようなことがない。また、過負荷が問題となら
ない表示装置の場合でも、論理の反転による異常な表示
状態がリセットされて正常な表示状態に復旧させること
ができる。
【図１】本発明の誤動作検出装置の実施の一形態のブロ
ック図である。
ック図である。
【図２】本発明の誤動作検出装置の実施の一形態の説明
図である。
図である。
【図３】本発明の表示装置の実施の一形態における誤動
作検出の説明図である。
作検出の説明図である。
【図４】論理回路から出力される周期性の出力信号の状
態を示す説明図である。
態を示す説明図である。
【図５】従来のＶＦＤモジュールの概要ブロック図であ
る。
る。
１ 論理回路、２ ワンショットマルチバイブレータ、
３ 時定数回路、４ＮＡＮＤゲート、１４ 誤動作検出
パルス、２１ インターフェース部、２２コントロール
ゲートアレイ、２５ アノードドライバ、２６ グリッ
ドドライバ、２７ グラフィックディスプレイ、２８
フィラメント、２９ 誤動作検出回路の組み込み位置
３ 時定数回路、４ＮＡＮＤゲート、１４ 誤動作検出
パルス、２１ インターフェース部、２２コントロール
ゲートアレイ、２５ アノードドライバ、２６ グリッ
ドドライバ、２７ グラフィックディスプレイ、２８
フィラメント、２９ 誤動作検出回路の組み込み位置
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−158430（ＪＰ，Ａ) 特開 平７−248842（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 H03K 5/19 G06F 1/04 302
Claims (5)
- 【請求項１】 第１および第２のレベルを交互に出力し
前記第１のレベルの時間長が第１の所定時間以内である
周期性の信号を出力する論理回路の誤動作検出装置であ
って、前記信号を入力し、前記第１のレベルから前記第
２のレベルへの反転を検出して、前記信号の周期内で前
記第１の所定時間を超える第２の所定時間の経過を検出
するタイマー手段を有し、前記タイマー手段が前記第２
の所定時間の経過を検出するまでに前記信号のレベルが
第１のレベルとなることを検出して誤動作検出信号を出
力することを特徴とする論理回路の誤動作検出装置。 - 【請求項２】 第１および第２のレベルを交互に出力
し前記第１のレベルの時間長が第１の所定時間以内であ
る周期性の信号を出力する論理回路の誤動作検出装置で
あって、前記信号を入力し、前記第２のレベルから前記
第１のレベルへの反転を検出して、前記信号の周期内で
前記第１の所定時間を超える第２の所定時間の経過を検
出するタイマー手段を有し、前記タイマー手段が前記第
２の所定時間の経過を検出したときに前記信号のレベル
が第１のレベルであることを検出して誤動作検出信号を
出力することを特徴とする論理回路の誤動作検出装置。 - 【請求項３】 ダイナミック駆動される表示装置におい
て、ダイナミック駆動のための制御信号を出力する論理
回路の誤動作検出装置として請求項１、２のいずれか１
項に記載の論理回路の誤動作検出装置を用いたことを特
徴とする表示装置。 - 【請求項４】 前記誤動作検出信号により前記論理回路
の動作を一時的にリセットすることを特徴とする請求項
３に記載の表示装置。 - 【請求項５】 前記誤動作検出信号により表示用電源を
一時的にリセットすることを特徴とする請求項４に記載
の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26346197A JP3178385B2 (ja) | 1997-09-29 | 1997-09-29 | 論理回路の誤動作検出装置および表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26346197A JP3178385B2 (ja) | 1997-09-29 | 1997-09-29 | 論理回路の誤動作検出装置および表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11101856A JPH11101856A (ja) | 1999-04-13 |
| JP3178385B2 true JP3178385B2 (ja) | 2001-06-18 |
Family
ID=17389836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26346197A Expired - Fee Related JP3178385B2 (ja) | 1997-09-29 | 1997-09-29 | 論理回路の誤動作検出装置および表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178385B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102387285B1 (ko) * | 2021-07-02 | 2022-04-18 | 주식회사 청호정밀 | 침수 및 누수 감지장치 및 이를 이용하여 침수 및 누수 감지기능을 가지는 맨홀뚜껑 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4658314B2 (ja) * | 2000-12-18 | 2011-03-23 | 京セラ株式会社 | 液晶表示装置 |
| JP4600147B2 (ja) | 2005-05-20 | 2010-12-15 | エプソンイメージングデバイス株式会社 | 検査回路、電気光学装置および電子機器 |
-
1997
- 1997-09-29 JP JP26346197A patent/JP3178385B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102387285B1 (ko) * | 2021-07-02 | 2022-04-18 | 주식회사 청호정밀 | 침수 및 누수 감지장치 및 이를 이용하여 침수 및 누수 감지기능을 가지는 맨홀뚜껑 |
| WO2023277252A1 (ko) * | 2021-07-02 | 2023-01-05 | 주식회사 청호정밀 | 침수 및 누수 감지장치 및 이를 이용하여 침수 및 누수 감지기능을 가지는 맨홀뚜껑 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11101856A (ja) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5903260A (en) | Flat device and display driver with on/off power controller used to prevent damage to the LCD | |
| JP4981120B2 (ja) | タッチパネルでタッチイベントを検出する方法及び関連装置 | |
| US7825919B2 (en) | Source voltage removal detection circuit and display device including the same | |
| USRE40504E1 (en) | Display and display driver with on/off power controller used to prevent damage to the display | |
| TWI303022B (en) | Wake-up reset circuit | |
| JP5057790B2 (ja) | 制御装置、照明装置、表示装置 | |
| US7818593B2 (en) | Power conversation for devices on a shared bus using bus busy and free signals | |
| JP3178385B2 (ja) | 論理回路の誤動作検出装置および表示装置 | |
| JP2007256715A (ja) | 発光制御装置、表示装置、駆動制御装置、制御装置 | |
| JP2009104014A (ja) | 液晶駆動装置及びこれを用いた液晶表示装置 | |
| EP0430219A2 (en) | Method and system for controlling a resume process in a computer unit capable of connecting an expansion unit | |
| EP0915566A2 (en) | Reset circuit for flipflop | |
| US20070052873A1 (en) | Liquid crystal display apparatus detecting a freeze state | |
| KR100714210B1 (ko) | 제어회로 및 이것을 사용한 액정표시장치 | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| CN219143454U (zh) | 集成电路和控制芯片 | |
| KR100438534B1 (ko) | 팬 고장 검출장치 | |
| JP3058070B2 (ja) | 情報処理装置 | |
| JP2003114660A (ja) | 液晶表示装置 | |
| JP3107209B2 (ja) | 液晶表示装置 | |
| JP3225904B2 (ja) | 回路故障検出回路 | |
| KR100304991B1 (ko) | 이중화보드 절체회로 | |
| JP2000155554A (ja) | フラット表示装置及び表示体駆動装置 | |
| JP2000137503A (ja) | 制御装置 | |
| JP2014143490A (ja) | 負荷駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010313 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080413 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |