JP3225904B2 - 回路故障検出回路 - Google Patents
回路故障検出回路Info
- Publication number
- JP3225904B2 JP3225904B2 JP30494897A JP30494897A JP3225904B2 JP 3225904 B2 JP3225904 B2 JP 3225904B2 JP 30494897 A JP30494897 A JP 30494897A JP 30494897 A JP30494897 A JP 30494897A JP 3225904 B2 JP3225904 B2 JP 3225904B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- input
- output
- change point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、伝送装置及びその
他の電子装置の故障監視技術に関し、特に、信号線を増
やすことなく簡単に回路故障を検出するのに有効な回路
故障検出回路に関する。
他の電子装置の故障監視技術に関し、特に、信号線を増
やすことなく簡単に回路故障を検出するのに有効な回路
故障検出回路に関する。
【０００２】
【従来の技術】従来の回路断（故障）検出回路の一例を
図４に示す。この従来の回路断検出回路５では、パリテ
ィ演算部２１、パリティ検出部２２、書き込みリセット
信号を出力するＷＲ生成回路１２、読み出しリセット信
号を出力するＲＲ生成回路１５から構成されており、他
に外部メモリであるＲＡＭ２を有する。ｃｌｋ１０５は
この回路断検出回路５のクロック信号を示している。
図４に示す。この従来の回路断検出回路５では、パリテ
ィ演算部２１、パリティ検出部２２、書き込みリセット
信号を出力するＷＲ生成回路１２、読み出しリセット信
号を出力するＲＲ生成回路１５から構成されており、他
に外部メモリであるＲＡＭ２を有する。ｃｌｋ１０５は
この回路断検出回路５のクロック信号を示している。
【０００３】次に動作について説明する。まず、ＲＡＭ
２への書き込み動作に関して説明する。外部より入力デ
ータ１０１が入力されると、パリティ演算部２１にて入
力パリティ１２０が計算され、入力データ１０１の８本
と、入力パリティ１２０の１本の計９本が、ＦＰ（フレ
ームパルス）入力信号１０２に基づいて、ＷＲ生成回路
１２より出力されるＷＲパルス１２２のタイミングによ
りＲＡＭ２に入力される。
２への書き込み動作に関して説明する。外部より入力デ
ータ１０１が入力されると、パリティ演算部２１にて入
力パリティ１２０が計算され、入力データ１０１の８本
と、入力パリティ１２０の１本の計９本が、ＦＰ（フレ
ームパルス）入力信号１０２に基づいて、ＷＲ生成回路
１２より出力されるＷＲパルス１２２のタイミングによ
りＲＡＭ２に入力される。
【０００４】次に、ＲＡＭ２からの読み出しについて説
明する。ＲＡＭ２からは、出力データ１０３の８本と出
力パリティ１２１の１本が出力される。出力データ１０
３はパリティ検出部２２に入力され、パリティ演算を行
い、出力パリティ１２１と比較を行う。比較を行った結
果、誤りがあった場合には、故障検出信号１０４が故障
検出を示し、比較の結果誤りがない場合には、故障検出
信号１０４が故障無しを示す。
明する。ＲＡＭ２からは、出力データ１０３の８本と出
力パリティ１２１の１本が出力される。出力データ１０
３はパリティ検出部２２に入力され、パリティ演算を行
い、出力パリティ１２１と比較を行う。比較を行った結
果、誤りがあった場合には、故障検出信号１０４が故障
検出を示し、比較の結果誤りがない場合には、故障検出
信号１０４が故障無しを示す。
【０００５】
【発明が解決しようとする課題】第一の問題点は、デー
タの本数が８本の時に、パリティを付与するとデータ本
数は９本となり、ＲＡＭの入力が８本しかない場合には
使用できず、入力９本のＲＡＭを用意しなければならな
いことである。第二の問題点は、同容量のＲＡＭを作成
する場合、入力パリティー及び出力パリティーの分だけ
信号線数が多くなるので、規模が大きくなり、消費電力
も増大することである。本発明の目的は、使用するＲＡ
Ｍの入力端子数の制限等でパリティチェックが出来ない
場合に、有効利用できる回路断検出技術を提供すること
にある。本発明の他の目的は、信号線数を少なく、規模
を小さくして消費電力の低減を図ることである。
タの本数が８本の時に、パリティを付与するとデータ本
数は９本となり、ＲＡＭの入力が８本しかない場合には
使用できず、入力９本のＲＡＭを用意しなければならな
いことである。第二の問題点は、同容量のＲＡＭを作成
する場合、入力パリティー及び出力パリティーの分だけ
信号線数が多くなるので、規模が大きくなり、消費電力
も増大することである。本発明の目的は、使用するＲＡ
Ｍの入力端子数の制限等でパリティチェックが出来ない
場合に、有効利用できる回路断検出技術を提供すること
にある。本発明の他の目的は、信号線数を少なく、規模
を小さくして消費電力の低減を図ることである。
【０００６】
【課題を解決するための手段】請求項１に記載の発明の
要旨は、入力データの一部を反転して記憶手段に出力す
る監視ビット反転回路と、記憶手段から出力されるデー
タを復元して出力する監視ビット復元回路と、前記記憶
手段から出力されるデータの変化点を監視し、変化点が
ない場合に故障検出信号を出力する変化点検出回路と、
前記記憶手段及び前記監視ビット反転回路に対し入力デ
ータの書き込みリセット信号を出力するＷＲ生成回路
と、前記記憶手段及び前記監視ビット復元回路に対しデ
ータの読み出しリセット信号を出力するＲＲ生成回路と
を有し、前記監視ビット反転回路は前記入力データに対
して特定のビットを反転させる機能を有し、前記入力デ
ータは前記監視ビット反転回路により特定ビットが反転
され、第１のデータとして出力され、前記ＷＲ生成回路
はＦＰ入力信号により前記記憶手段のＷＲパルスを生成
・出力し、前記ＲＲ生成回路は前記記憶手段からのＲＲ
パルスを生成して前記記憶手段に出力し、前記記憶手段
からの第２のデータは前記監視ビット復元回路に入力さ
れ前記監視ビット反転回路により反転されたビットを元
に戻した後に出力データとして出力され、また、前記第
２のデータはデータの変化点を検出する前記変化点検出
回路に入力され、変化点がない場合に故障と判定し故障
検出信号が出力されるとともに、前記入力データが入力
されると前記監視ビット反転回路においてデータのある
点でデータを反転して当該ある点をＦＰの位置と仮定
し、前記記憶手段から出力される前記第２のデータに最
長でＦＰの周期で存在する前記変化点を検出し、当該変
化点がない場合には前記変化点検出回路においてこれを
検出し前記故障検出信号を出力することを特徴とする回
路故障検出回路に存する。
要旨は、入力データの一部を反転して記憶手段に出力す
る監視ビット反転回路と、記憶手段から出力されるデー
タを復元して出力する監視ビット復元回路と、前記記憶
手段から出力されるデータの変化点を監視し、変化点が
ない場合に故障検出信号を出力する変化点検出回路と、
前記記憶手段及び前記監視ビット反転回路に対し入力デ
ータの書き込みリセット信号を出力するＷＲ生成回路
と、前記記憶手段及び前記監視ビット復元回路に対しデ
ータの読み出しリセット信号を出力するＲＲ生成回路と
を有し、前記監視ビット反転回路は前記入力データに対
して特定のビットを反転させる機能を有し、前記入力デ
ータは前記監視ビット反転回路により特定ビットが反転
され、第１のデータとして出力され、前記ＷＲ生成回路
はＦＰ入力信号により前記記憶手段のＷＲパルスを生成
・出力し、前記ＲＲ生成回路は前記記憶手段からのＲＲ
パルスを生成して前記記憶手段に出力し、前記記憶手段
からの第２のデータは前記監視ビット復元回路に入力さ
れ前記監視ビット反転回路により反転されたビットを元
に戻した後に出力データとして出力され、また、前記第
２のデータはデータの変化点を検出する前記変化点検出
回路に入力され、変化点がない場合に故障と判定し故障
検出信号が出力されるとともに、前記入力データが入力
されると前記監視ビット反転回路においてデータのある
点でデータを反転して当該ある点をＦＰの位置と仮定
し、前記記憶手段から出力される前記第２のデータに最
長でＦＰの周期で存在する前記変化点を検出し、当該変
化点がない場合には前記変化点検出回路においてこれを
検出し前記故障検出信号を出力することを特徴とする回
路故障検出回路に存する。
【０００７】（作用） 本発明の回路断検出技術では、パリティチェックが行え
ない場合に、故障の検出を行うことができる。具体的に
は、データに強制的に変化点を付与し、検出部では、デ
ータに変化点があるかを監視し、変化点がなくなった場
合に故障と判定する。即ち、本発明では、データ信号に
監視用の制御ビットを付与することで監視を行っている
ために、新たに信号線を付与する必要性がない。
ない場合に、故障の検出を行うことができる。具体的に
は、データに強制的に変化点を付与し、検出部では、デ
ータに変化点があるかを監視し、変化点がなくなった場
合に故障と判定する。即ち、本発明では、データ信号に
監視用の制御ビットを付与することで監視を行っている
ために、新たに信号線を付与する必要性がない。
【０００８】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、図１〜図３を参照して説明する。図１は本発
明の実施の形態に係る回路故障（断）検出回路を示すブ
ロック図であり、図２は変化点検出回路の構成例である
モノマルチを示すブロック図、図３は同実施の形態に係
る回路断検出回路の動作タイムチャートである。なお、
これらの図において、従来の図４と基本的に同一構成要
素については同一符号を付してある。
について、図１〜図３を参照して説明する。図１は本発
明の実施の形態に係る回路故障（断）検出回路を示すブ
ロック図であり、図２は変化点検出回路の構成例である
モノマルチを示すブロック図、図３は同実施の形態に係
る回路断検出回路の動作タイムチャートである。なお、
これらの図において、従来の図４と基本的に同一構成要
素については同一符号を付してある。
【０００９】（構成の説明） 本実施の形態に係る回路断検出回路１は、図１に示すよ
うに、入力データ１０１の一部を反転してＲＡＭ（記憶
手段）２に出力する監視ビット反転回路１１と、記憶手
段２から出力されるデータ１０７を復元して出力する監
視ビット復元回路１３と、記憶手段２から出力されるデ
ータ１０７の変化点を監視し、変化点がない場合に故障
検出信号１０４を出力する変化点検出回路１４とを含
む。
うに、入力データ１０１の一部を反転してＲＡＭ（記憶
手段）２に出力する監視ビット反転回路１１と、記憶手
段２から出力されるデータ１０７を復元して出力する監
視ビット復元回路１３と、記憶手段２から出力されるデ
ータ１０７の変化点を監視し、変化点がない場合に故障
検出信号１０４を出力する変化点検出回路１４とを含
む。
【００１０】さらに、記憶手段２及び監視ビット反転回
路１１に対し、入力データ１０１の書き込みリセット信
号を出力するＷＲ生成回路１２と、記憶手段２及び監視
ビット復元回路１３に対し、データ１０７の読み出しリ
セット信号を出力するＲＲ生成回路１５とを有する。
路１１に対し、入力データ１０１の書き込みリセット信
号を出力するＷＲ生成回路１２と、記憶手段２及び監視
ビット復元回路１３に対し、データ１０７の読み出しリ
セット信号を出力するＲＲ生成回路１５とを有する。
【００１１】次いで、これらの詳細について説明する。
まず、監視ビット反転回路１１は、入力データ１０１に
対して特定のビットを反転する機能を有する。入力デー
タ１０１は監視ビット反転回路１１により特定ビットが
反転され、データ１０６として出力される。ＷＲ生成回
路１２はＦＰ（フレームパルス）入力信号１０２により
ＲＡＭ２のＷＲパルス１１０を生成・出力する。
まず、監視ビット反転回路１１は、入力データ１０１に
対して特定のビットを反転する機能を有する。入力デー
タ１０１は監視ビット反転回路１１により特定ビットが
反転され、データ１０６として出力される。ＷＲ生成回
路１２はＦＰ（フレームパルス）入力信号１０２により
ＲＡＭ２のＷＲパルス１１０を生成・出力する。
【００１２】ＲＲ生成回路１５はＲＡＭ２からのＲＲパ
ルス１１１を生成し、ＲＡＭ２に出力する。ＲＡＭ２か
らのデータ１０７は監視ビット復元回路１３に入力さ
れ、監視ビット反転回路１１により反転されたビットを
元に戻した後、出力データ１０３として出力する。ま
た、データ１０７はデータの変化点を検出する変化点検
出回路１４に入力され、変化点がない場合、故障と判定
し、故障検出信号１０４を出力する。
ルス１１１を生成し、ＲＡＭ２に出力する。ＲＡＭ２か
らのデータ１０７は監視ビット復元回路１３に入力さ
れ、監視ビット反転回路１１により反転されたビットを
元に戻した後、出力データ１０３として出力する。ま
た、データ１０７はデータの変化点を検出する変化点検
出回路１４に入力され、変化点がない場合、故障と判定
し、故障検出信号１０４を出力する。
【００１３】図２は、変化点検出回路１４の構成例であ
る。変化点検出回路１４を含むモノマルチ６にデータ１
０７を入力し、データ１０７に変化点がなければ故障検
出信号１０４が出力される。
る。変化点検出回路１４を含むモノマルチ６にデータ１
０７を入力し、データ１０７に変化点がなければ故障検
出信号１０４が出力される。
【００１４】（動作の説明） 次に、この回路断検出回路１の動作について説明する。
入力データ１０１が入力されると監視ビット反転回路１
１においてデータのある点でデータを反転する。このあ
る点をＦＰの位置と仮定する。このため、ＲＡＭ２から
出力されるデータ１０７には最長でＦＰの周期で変化点
が存在し、この変化点がない場合には変化点検出回路１
４においてこれを検出し、故障検出信号１０４を出力す
る。
入力データ１０１が入力されると監視ビット反転回路１
１においてデータのある点でデータを反転する。このあ
る点をＦＰの位置と仮定する。このため、ＲＡＭ２から
出力されるデータ１０７には最長でＦＰの周期で変化点
が存在し、この変化点がない場合には変化点検出回路１
４においてこれを検出し、故障検出信号１０４を出力す
る。
【００１５】動作タイムチャートを示す図３を参照して
説明すると、Ａ１が正常、Ａ２が異常な場合を示してい
る。一例として、入力データ１０１はａｌｌ”０”で、
ＦＰの”１”の位置でデータを反転することとし、変化
点を未検出の場合、即異常と判定する。
説明すると、Ａ１が正常、Ａ２が異常な場合を示してい
る。一例として、入力データ１０１はａｌｌ”０”で、
ＦＰの”１”の位置でデータを反転することとし、変化
点を未検出の場合、即異常と判定する。
【００１６】Ａ１に示すように、監視ビット反転回路１
１において、ＦＰ入力信号１０２が入力された時点で、
入力データ１０１を反転し、データ１０６が出力され、
ＲＡＭ２に書き込まれる。また、ＲＡＭ２から出力され
たデータ１０７は変化点検出回路１４に入力され、変化
点があるために故障検出信号の出力は故障無しとなる。
１において、ＦＰ入力信号１０２が入力された時点で、
入力データ１０１を反転し、データ１０６が出力され、
ＲＡＭ２に書き込まれる。また、ＲＡＭ２から出力され
たデータ１０７は変化点検出回路１４に入力され、変化
点があるために故障検出信号の出力は故障無しとなる。
【００１７】次に、異常時の動作をＡ２に示す。監視ビ
ット反転回路１１において、ＦＰ入力信号１０２が入力
された時点で、入力データ１０１を反転し、データ１０
６が出力され、ＲＡＭ２に書き込まれる。また、ＲＡＭ
２から出力されるデータが故障によって”０”の場合、
データ１０７が出力された後、変化点検出回路１４にて
変化点がない場合異常と判定し、故障検出信号１０４を
異常として出力する。
ット反転回路１１において、ＦＰ入力信号１０２が入力
された時点で、入力データ１０１を反転し、データ１０
６が出力され、ＲＡＭ２に書き込まれる。また、ＲＡＭ
２から出力されるデータが故障によって”０”の場合、
データ１０７が出力された後、変化点検出回路１４にて
変化点がない場合異常と判定し、故障検出信号１０４を
異常として出力する。
【００１８】
【発明の効果】第一の効果は、使用予定のＲＡＭにデー
タの本数分しかインタフェースがなく、ＲＡＭの監視が
出来ない場合に、監視が可能という点である。その理由
は、従来のようにＲＡＭの監視に必要としていた信号線
を別途に追加することなく監視できる方法を採用してい
るからである。
タの本数分しかインタフェースがなく、ＲＡＭの監視が
出来ない場合に、監視が可能という点である。その理由
は、従来のようにＲＡＭの監視に必要としていた信号線
を別途に追加することなく監視できる方法を採用してい
るからである。
【００１９】第二の効果は、同容量のＲＡＭを作成する
場合、信号線数が少ないので、規模が小さくでき、消費
電力が低減できるという点である。
場合、信号線数が少ないので、規模が小さくでき、消費
電力が低減できるという点である。
【図１】本発明に係る回路故障検出回路のブロック図で
ある。
ある。
【図２】本発明に係る変化点検出回路の構成例を示すブ
ロック図である。
ロック図である。
【図３】本発明に係る回路故障検出回路の動作タイムチ
ャートである。
ャートである。
【図４】従来例を示す回路故障検出回路のブロック図で
ある。
ある。
１ 回路断検出回路（回路故障検出回路） ２ ＲＡＭ（記憶手段） ５ 回路断検出回路（回路故障検出回路） １１ 監視ビット反転回路 １２ ＷＲ生成回路 １３ 監視ビット復元回路 １４ 変化点検出回路 １５ ＲＲ生成回路 ２１ パリティ演算部 ２２ パリティ検出部 １０１ 入力データ １０２ ＦＰ入力信号 １０３ 出力データ １０４ 故障検出信号 １０５ ｃｌｋ（クロック） １０６ データ １０７ データ １１０ ＷＲパルス １１１ ＲＲパルス １２０ 入力パイティ １２１ 出力パリティ １２２ ＷＲパルス
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−258598（ＪＰ，Ａ) 特開 平２−137185（ＪＰ，Ａ) 特開 平５−62498（ＪＰ，Ａ) 特開 平２−306500（ＪＰ，Ａ) 特開 平１−91400（ＪＰ，Ａ) 特開 平４−11400（ＪＰ，Ａ) 特開 平７−192495（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 G11C 29/00 651
Claims (1)
- 【請求項１】 入力データの一部を反転して記憶手段に
出力する監視ビット反転回路と、 記憶手段から出力されるデータを復元して出力する監視
ビット復元回路と、 前記記憶手段から出力されるデータの変化点を監視し、
変化点がない場合に故障検出信号を出力する変化点検出
回路と、 前記記憶手段及び前記監視ビット反転回路に対し入力デ
ータの書き込みリセット信号を出力するＷＲ生成回路
と、 前記記憶手段及び前記監視ビット復元回路に対しデータ
の読み出しリセット信号を出力するＲＲ生成回路とを有
し、 前記監視ビット反転回路は前記入力データに対して特定
のビットを反転させる機能を有し、 前記入力データは前記監視ビット反転回路により特定ビ
ットが反転され、第１のデータとして出力され、前記Ｗ
Ｒ生成回路はＦＰ入力信号により前記記憶手段のＷＲパ
ルスを生成・出力し、 前記ＲＲ生成回路は前記記憶手段からのＲＲパルスを生
成して前記記憶手段に出力し、前記記憶手段からの第２
のデータは前記監視ビット復元回路に入力され前記監視
ビット反転回路により反転されたビットを元に戻した後
に出力データとして出力され、また、前記第２のデータ
はデータの変化点を検出する前記変化点検出回路に入力
され、変化点がない場合に故障と判定し故障検出信号が
出力されるとともに、 前記入力データが入力されると前記監視ビット反転回路
においてデータのある点でデータを反転して当該ある点
をＦＰの位置と仮定し、前記記憶手段から出力される前
記第２のデータに最長でＦＰの周期で存在する前記変化
点を検出し、当該変化点がない場合には前記変化点検出
回路においてこれを検出し前記故障検出信号を出力する
ことを特徴とする回路故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30494897A JP3225904B2 (ja) | 1997-10-20 | 1997-10-20 | 回路故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30494897A JP3225904B2 (ja) | 1997-10-20 | 1997-10-20 | 回路故障検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11118890A JPH11118890A (ja) | 1999-04-30 |
| JP3225904B2 true JP3225904B2 (ja) | 2001-11-05 |
Family
ID=17939250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30494897A Expired - Fee Related JP3225904B2 (ja) | 1997-10-20 | 1997-10-20 | 回路故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3225904B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5279034B2 (ja) * | 2009-11-18 | 2013-09-04 | エヌイーシーコンピュータテクノ株式会社 | 故障検出回路 |
-
1997
- 1997-10-20 JP JP30494897A patent/JP3225904B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11118890A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3225904B2 (ja) | 回路故障検出回路 | |
| US5673419A (en) | Parity bit emulator with write parity bit checking | |
| JP3341745B2 (ja) | 電子ディスク装置の書き込み／読み出し制御方法及びその装置 | |
| JPS62242258A (ja) | 記憶装置 | |
| JP3036442B2 (ja) | メモリ監視方式 | |
| JP3281982B2 (ja) | データバッファ | |
| JPH0773114A (ja) | 宇宙用デジタル計算機のメモリ制御回路 | |
| JPH0689236A (ja) | ランダムアクセスメモリ監視回路 | |
| JP3196094B2 (ja) | メモリ監視装置 | |
| JP2820124B2 (ja) | 主記憶装置 | |
| JPS6314440B2 (ja) | ||
| JP2639360B2 (ja) | 並列型時分割タイムスロット入替回路監視方式 | |
| JPH08129510A (ja) | メモリデータ訂正装置 | |
| JPH04195351A (ja) | メモリシステム | |
| KR0122759B1 (ko) | 패리티 저장용 디램 에뮬레이션 회로 | |
| SU951406A1 (ru) | Запоминающее устройство с самоконтролем | |
| JP2978649B2 (ja) | メモリスイッチ監視方式 | |
| JPH02310752A (ja) | メモリ素子のアドレスチェック方式 | |
| JPH07160591A (ja) | メモリ監視方式 | |
| JPH0612273A (ja) | データメモリ監視方式 | |
| JPS6373437A (ja) | パリテイ回路検査方式 | |
| JPH11161559A (ja) | パリティチェック機能付き記憶装置 | |
| JPS60116052A (ja) | 不良デ−タ修復方式 | |
| JPH10124402A (ja) | メモリチェック回路 | |
| JPS62166401A (ja) | 電子計算機の多重化システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |