JP2009104014A - 液晶駆動装置及びこれを用いた液晶表示装置 - Google Patents

液晶駆動装置及びこれを用いた液晶表示装置 Download PDF

Info

Publication number
JP2009104014A
JP2009104014A JP2007277160A JP2007277160A JP2009104014A JP 2009104014 A JP2009104014 A JP 2009104014A JP 2007277160 A JP2007277160 A JP 2007277160A JP 2007277160 A JP2007277160 A JP 2007277160A JP 2009104014 A JP2009104014 A JP 2009104014A
Authority
JP
Japan
Prior art keywords
liquid crystal
power supply
signal
supply voltage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007277160A
Other languages
English (en)
Other versions
JP5118939B2 (ja
Inventor
Yoshiyuki Nakatani
善之 中谷
Takanobu Nakajima
崇順 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007277160A priority Critical patent/JP5118939B2/ja
Priority to CNA2008101868942A priority patent/CN101452687A/zh
Priority to US12/256,656 priority patent/US20090153538A1/en
Publication of JP2009104014A publication Critical patent/JP2009104014A/ja
Application granted granted Critical
Publication of JP5118939B2 publication Critical patent/JP5118939B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】本発明は、電源オフに際して確実に液晶セルの電荷を放電することが可能な液晶駆動装置、及び、これを用いた液晶表示装置を提供することを目的とする。
【解決手段】本発明に係る液晶駆動装置１は、電源電圧Ｖｃｃ１を駆動電圧とし、電源電圧Ｖｃｃ１よりも高い電源電圧Ｖｃｃ２を監視して、これが所定の閾値を下回っているか否かを示すモニタ信号Ｓａを生成する電源監視部２１と；電源電圧Ｖｃｃ１を駆動電圧とし、モニタ信号Ｓａ（図２では、モニタ信号Ｓａと外部リセット信号Ｓｂとの論理積演算信号Ｓｃ）に応じてリセットリクエスト信号Ｓｄを生成するロジック部１１と；電源電圧Ｖｃｃ２を駆動電圧とし、リセットリクエスト信号Ｓｄに応じてリセット信号ＥＮを生成するリセット信号生成部２２と；電源電圧Ｖｃｃ２を駆動電圧とし、リセット信号ＥＮに応じて液晶セルの放電処理を行うドライバ部１３、１４と；を有して成る。
【選択図】図２

Description

本発明は、液晶セルの駆動制御を行う液晶駆動装置、及び、これを用いた液晶表示装置に関するものである。
近年、パーソナルコンピュータや携帯電話端末の表示手段として、液晶表示装置が広く一般に用いられている。
なお、液晶表示装置やその電源装置に関連する従来技術の一例としては、下記の特許文献１、２を挙げることができる。
特開平９−１６００００号公報 特開平５−２２４６２１号公報
ところで、液晶表示装置のドライバＩＣには、図４に示すように、ロジック回路系（ロジック部１００）を駆動するための第１電源電圧Ｖｃｃ１（例えば１．８［Ｖ］）と、アナログ回路系（リセット信号生成部２００やドライバ部３００など）を駆動するための第２電源電圧Ｖｃｃ２（例えば２．８［Ｖ］）が供給されており、液晶表示装置の電源オフ時には、リセット信号生成部２００から出力されるリセット信号ＥＮをトリガとして、ドライバ部３００による液晶セルの放電処理が行われていた。このようなシーケンスによれば、液晶セルに蓄積された電荷を放電した後に、液晶表示装置の動作を停止することができるので、液晶表示パネルに意図しないライン表示を生じることはない。
しかしながら、液晶表示装置の動作中に電池が取り外された場合など、通常とは異なるシーケンスで電源がオフされた場合、従来のドライバＩＣでは、リセット信号生成部２００からドライバ部３００に対してリセット信号ＥＮを送出する前に、アナログ回路系を駆動するための第２電源電圧Ｖｃｃ２がアナログ回路系の最低動作保証電圧（アナログ回路系の正常動作を保証することができる最低電圧）を下回ってしまい、リセット信号生成部２００が動作不能となるおそれがあった。このような状態に陥ってしまうと、従来のドライバＩＣでは、ドライバ部３００による液晶セルの放電処理を実施することができないため、液晶表示装置の動作が停止された後も、液晶セルに意図しない電荷が残留したままとなり、これが液晶表示パネルに意図しないライン表示を生じる原因となっていた。
本発明は、上記問題点に鑑み、電源オフに際して確実に液晶セルの電荷を放電することが可能な液晶駆動装置、及び、これを用いた液晶表示装置を提供することを目的とする。
上記の目的を達成するために、本発明に係る液晶駆動装置は、第１電源電圧を駆動電圧とし、第１電源電圧よりも高い第２電源電圧を監視して、これが所定の閾値を下回っているか否かを示すモニタ信号を生成する電源監視部と；第１電源電圧を駆動電圧とし、前記モニタ信号に応じてリセットリクエスト信号を生成するロジック部と；第２電源電圧を駆動電圧とし、前記リセットリクエスト信号に応じてリセット信号を生成するリセット信号生成部と；第２電源電圧を駆動電圧とし、前記リセット信号に応じて液晶セルの放電処理を行うドライバ部と；を有して成る構成（第１の構成）とされている。
なお、上記第１の構成から成る液晶駆動装置において、前記電源監視部は、アノードが第２電源電圧の印加端に接続されたダイオードと、ソースが第１電源電圧の印加端に接続され、ゲートが前記ダイオードのカソードに接続されたＰチャネル型電界効果トランジスタと、を有して成り、前記Ｐチャネル型電界効果トランジスタのドレイン電圧に応じて前記モニタ信号の論理変遷を行う構成（第２の構成）にするとよい。
また、上記第１または第２の構成から成る液晶駆動装置は、前記モニタ信号と外部リセット信号との論理演算信号を生成する論理ゲート部を有して成り、前記ロジック部は、前記論理演算信号に応じて前記リセットリクエスト信号を生成する構成（第３の構成）にするとよい。
また、本発明に係る液晶表示装置は、複数の走査線と複数の信号線との間に液晶セルを挟持して成る液晶表示パネルと、前記液晶セルの駆動制御を行う上記第１〜第３いずれかの構成から成る液晶駆動装置と、を有して成る構成（第４の構成）とされている。
本発明によれば、電源オフに際して確実に液晶セルの電荷を放電することができる。
以下では、本発明を液晶表示装置に適用した場合を例に挙げて、詳細な説明を行う。
図１は、本発明に係る液晶表示装置の一実施形態を示す図である。
図１に示すように、本実施形態の液晶表示装置は、液晶駆動装置１と、その駆動対象である液晶表示パネル２と、を有して成る。
液晶駆動装置１は、液晶表示パネル２の液晶セルを駆動する容量負荷駆動装置であり、ロジック部１１と、メモリ部１２と、セグメントドライバ部１３と、コモンドライバ部１４と、電源部１５と、を集積化して成る半導体装置である。
ロジック部１１は、映像信号や制御信号の入力を受け、液晶表示の制御に必要な各種信号（データ信号やコモン選択信号等を含む）をセグメントドライバ部１３及びコモンドライバ部１４に供給する手段であり、データレジスタ、コマンドデコーダ、ＭＰＵ［Micro Processing Unit］インターフェイス、コントロールレジスタ、アドレスカウンタ、タイミングジェネレータなどを有して成る（いずれも不図示）。
メモリ部１２は、ロジック部１１で生成されたセグメント制御信号を一旦格納し、これを適宜読み出してセグメントドライバ部１３に送出するバッファ手段である。
セグメントドライバ部１３は、ロジック部１１から入力されるデータ信号（延いては、装置外部から入力される映像信号）に応じてセグメント駆動信号Ｘ１〜Ｘｍを生成し、これらを液晶表示パネル１の各信号線（液晶セルの各一端）に供給する手段である。
コモンドライバ部１４は、ロジック部１１から入力されるコモン選択信号に応じてコモン駆動信号Ｙ１〜Ｙｎを生成し、これらを液晶表示パネル１の各走査線（液晶セルの各他端）に供給する手段である。
電源部１５は、装置外部から第１電源電圧Ｖｃｃ１（主としてロジック回路系を駆動するための電源電圧であり、例えば１．８［Ｖ］）と、第２電源電圧Ｖｃｃ２（主としてアナログ回路系を駆動するための電源電圧であり、例えば２．８［Ｖ］）の入力を受けて、ロジック部１１、メモリ部１２、セグメントドライバ部１３、及び、コモンドライバ部１４にそれぞれ電力供給を行う手段である。なお、電源部１５には、第１電源電圧Ｖｃｃ１や第２電源電圧Ｖｃｃ２の供給ラインに平滑キャパシタが接続されており、液晶表示装置の電源オフ時において、第１電源電圧Ｖｃｃ１及び第２電源電圧Ｖｃｃ２は、上記した平滑キャパシタの放電に伴って、その電圧レベルが徐々に低下していく。
液晶表示パネル２は、複数の信号線（セグメント信号線）とこれに直交する複数の走査線（コモン信号線）との各交点にそれぞれ液晶セルを挟持して成る単純マトリクス型（ＳＴＮ［Super Twisted Nematic］型）の液晶表示パネルであり、各液晶セルの両端間に電圧をかけることで液晶分子の向きを変え、光の透過を制御することによって、任意の文字や画像を表示するものである。
次に、液晶表示装置の電源オフ時における液晶セルの放電処理について説明する。
図２は、液晶セルの放電処理を実現するためのブロック図である。
図２に示すように、本実施形態の液晶駆動装置１は、液晶セルの放電処理に関連する回路ブロックとして、先出の図１で示した回路ブロック１１〜１５のほかに、アナログ電源監視部２０と、論理積演算器２１と、リセット信号生成部２２と、を有して成る。
アナログ電源監視部２０は、第１電源電圧Ｖｃｃ１を駆動電圧とし、第１電源電圧Ｖｃｃ１よりも高い第２電源電圧Ｖｃｃ２を監視して、これが所定の閾値（アナログ回路系の最低動作保証電圧よりも高い任意の電圧値）を下回っているか否かを示すモニタ信号Ｓａを生成する手段である。なお、モニタ信号Ｓａは、例えば、第２電源電圧Ｖｃｃ２が所定の閾値を下回っていればローレベルとなり、下回っていなければハイレベルとなる２値信号である。アナログ電源監視部２０の内部構成及び動作については、後ほど詳述する。
論理積演算器２１は、モニタ信号Ｓａと外部リセット信号Ｓｂとの論理積演算信号Ｓｃを生成する論理ゲート部である。すなわち、論理積演算信号Ｓｃは、モニタ信号Ｓａと外部リセット信号Ｓｂが共にハイレベルである場合にのみハイレベルとなり、その余の場合にはローレベルとなる２値信号である。
ロジック部１１は、第１電源電圧Ｖｃｃ１を駆動電圧とし、先述した諸機能を実現するほか、論理積演算信号Ｓｃに応じてリセットリクエスト信号Ｓｄを生成する手段である。なお、ロジック部１１は、論理積演算信号Ｓｃの立下がりエッジをトリガとして、リセットリクエスト信号Ｓｄの送出を行う。
リセット信号生成部２２は、第２電源電圧Ｖｃｃ２を駆動電圧とし、リセットリクエスト信号Ｓｄに応じてリセット信号ＥＮを生成する手段である。
セグメントドライバ部１３及びコモンドライバ部１４は、第２電源電圧Ｖｃｃ２を駆動電圧とし、先述した諸機能を実現するほか、リセット信号ＥＮに応じて液晶セル（図２では不図示）の放電処理を行う手段である。
上記構成から成る液晶駆動装置１において、ロジック部１１は、外部リセット信号Ｓｂがローレベルとされた場合だけでなく、アナログ電源監視部２０にて第２電源電圧Ｖｃｃ２が所定の閾値を下回ったことが検出され、モニタ信号Ｓａがローレベルとされた場合にも、リセット信号生成部２２に対してリセットリクエスト信号Ｓｄを送出する。
従って、液晶表示装置の動作中に電池が取り外された場合など、通常とは異なるシーケンスで電源がオフされたとしても、第２電源電圧Ｖｃｃ２がアナログ回路系の最低動作保証電圧を下回る前に、リセット信号生成部２２からセグメントドライバ部１３及びコモンドライバ部１４に対してリセット信号ＥＮを送出し、液晶セルに蓄積された電荷を確実に放電した後に、液晶表示装置の動作を停止することが可能となるので、液晶表示パネル２に意図しないライン表示を生じるおそれがなくなる。
なお、液晶表示装置の電源オフに伴い、第２電源電圧Ｖｃｃ２だけでなく、第１電源電圧Ｖｃｃ１も当然に低下するが、第２電源電圧Ｖｃｃ２がアナログ回路系の最低動作保証電圧を下回る前であれば、第１電源電圧Ｖｃｃ１もロジック回路系の最低動作保証電圧を下回ることはないと考えられるので、上記のリセット動作に支障が生じることはない。また、第１電源電圧Ｖｃｃ１が第２電源電圧Ｖｃｃ２よりも先に低下した場合でも、第２電源電圧Ｖｃｃ２が最低動作保証電圧を下回らない領域では、ロジック部１１からのリセットリクエスト信号Ｓｄがローレベルとなってリセットがかかるため、回路に問題が生じることはない。
次に、アナログ電源監視部２０の内部構成及び動作について、詳細な説明を行う。
図３は、アナログ電源監視部２０の一構成例を示すブロック図である。
図３に示すように、本構成例のアナログ電源監視部２０は、ダイオードＤ１と、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ１及びＰ２と、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１〜Ｎ５と、を有して成る。
ダイオードＤ１のアノードは、第２電源電圧Ｖｃｃ２の印加端に接続されている。ダイオードＤ１のカソードは、トランジスタＮ１のドレインに接続されている。トランジスタＮ１のソースは、トランジスタＮ２のドレインに接続されている。トランジスタＮ２のソースは、接地端に接続されている。トランジスタＮ１、Ｎ２のゲートは、いずれもダイオードＤ１のカソードに接続されている。トランジスタＮ１、Ｎ２のバックゲートは、いずれも接地端に接続されている。
トランジスタＰ１のソース及びバックゲートは、いずれも第１電源電圧Ｖｃｃ１の印加端に接続されている。トランジスタＰ１のゲートは、ダイオードＤ１のカソードに接続されている。トランジスタＰ１のドレインは、トランジスタＮ３のドレインに接続されている。トランジスタＮ３のソースは、トランジスタＮ４のドレインに接続されている。トランジスタＮ４のソースは、接地端に接続されている。トランジスタＮ３、Ｎ４のゲートはいずれもトランジスタＰ１のドレインに接続されている。トランジスタＮ３、Ｎ４のバックゲートは、いずれも接地端に接続されている。
トランジスタＰ２のソース及びバックゲートは、いずれも第１電源電圧Ｖｃｃ１の印加端に接続されている。トランジスタＰ２のゲートは、トランジスタＰ１のドレインに接続されている。トランジスタＰ２のドレインは、トランジスタＮ５のドレインに接続される一方、モニタ信号Ｓａの出力端として、論理積演算器２１（図３では不図示）の入力端にも接続されている。トランジスタＮ５のソース及びバックゲートは、接地端に接続されている。トランジスタＮ５のゲートは、トランジスタＰ１のドレインに接続されている。
上記構成から成るアナログ電源監視部２０において、トランジスタＰ１のゲートには、第２電源電圧Ｖｃｃ２よりもダイオードＤ１の順方向降下電圧Ｖｆ（約０．６［Ｖ］）だけ低い電圧（Ｖｃｃ２−Ｖｆ）が印加されており、液晶表示装置の電源オン時には、第２電源電圧Ｖｃｃ２が２．８［Ｖ］に維持されるので、トランジスタＰ１のゲート電圧は、約２．２［Ｖ］に維持される。一方、トランジスタＰ１のソースには、第１電源電圧Ｖｃｃ１が印加されており、液晶表示装置の電源オン時には、第１電源電圧Ｖｃｃ１が１．８［Ｖ］に維持されるので、トランジスタＰ１のソース電圧も１．８［Ｖ］に維持される。
従って、液晶表示装置の電源オン時には、トランジスタＰ１のゲート電圧がソース電圧よりも高くなるため、トランジスタＰ１はオフとなり、トランジスタＰ１のドレイン電圧は、トランジスタＮ３、Ｎ４を介してローレベルとなる。その結果、トランジスタＰ２がオンとなり、トランジスタＮ５がオフとなるので、モニタ信号Ｓａはハイレベルとなる。
一方、液晶表示装置の動作中に電池が取り外された場合など、通常とは異なるシーケンスで電源がオフされたことに伴って、第２電源電圧Ｖｃｃ２が低下し、トランジスタＰ１のゲート電圧（Ｖｃｃ２−Ｖｆ）がトランジスタＰ１のソース電圧Ｖｃｃ１よりもトランジスタＰ１のオンスレッショルド電圧Ｖｔｈ（約０．６［Ｖ］）だけ低くなると、トランジスタＰ１がオンとなり、トランジスタＰ１のドレイン電圧は、第１電源電圧Ｖｃｃ１に吊られてハイレベルとなる。その結果、トランジスタＰ２がオフとなり、トランジスタＮ５がオンとなるので、モニタ信号Ｓａはローレベルとなる。
なお、ダイオードＤ１を用いず、第２電源電圧Ｖｃｃ２をトランジスタＰ１のゲートに直接印加する構成では、トランジスタＰ１がオフからオンに転じる時点で、第２電源電圧Ｖｃｃ２がアナログ回路系の最低動作保証電圧を下回っているおそれがあるため、液晶セルの放電処理を確実に行うためには、図３に示した回路構成を採用することが望ましい。
このように、上記構成から成るアナログ電源監視部２０であれば、ダイオードＤ１の順方向降下電圧Ｖｆを利用することにより、第２電源電圧Ｖｃｃ２が実使用範囲よりも大幅に低下した場合であって、かつ、第２電源電圧Ｖｃｃ２がアナログ回路系の最低動作保証電圧を下回る前に、モニタ信号Ｓａの論理をハイレベルからローレベルに変遷させることができるので、液晶表示装置の電源オフに際して、ノイズなどの影響を受けることなく、確実に液晶セルの放電処理を実行することが可能となる。
なお、上記の実施形態では、本発明を単純マトリクス型の液晶表示パネルを駆動する液晶表示装置に適用した場合を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他形式の液晶表示パネルを駆動する液晶表示装置はもちろん、その他の機器に搭載される電源装置全般についても、本発明を適用することが可能である。
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
例えば、上記実施形態では、モニタ信号Ｓａと外部リセット信号Ｓｂの論理演算信号を生成する論理ゲート部として、論理積演算器２１を用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、その余の論理ゲート部を用いてもよいし、或いは、モニタ信号Ｓａをロジック部１１に直接入力する構成としても構わない。
本発明は、例えば、電池駆動の液晶駆動装置において、電源オフ時の意図しないライン表示を防止する上で有用な技術である。
は、本発明に係る液晶表示装置の一実施形態を示すブロック図である。 は、液晶セルの放電処理を実現するためのブロック図である。 は、アナログ電源監視部２０の一構成例を示すブロック図である。 は、液晶駆動装置の一従来例を示すブロック図である。
符号の説明
１ 液晶駆動装置（容量負荷駆動装置）
１１ ロジック部
１２ メモリ部
１３ セグメントドライバ部
１４ コモンドライバ部
１５ 電源部
２０ アナログ電源監視部
２１ 論理積演算器
２２ リセット信号生成部
２ 液晶表示パネル
Ｄ１ ダイオード
Ｐ１、Ｐ２ Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｎ１〜Ｎ５ Ｎチャネル型ＭＯＳ電界効果トランジスタ

Claims (4)

  1. 第１電源電圧を駆動電圧とし、第１電源電圧よりも高い第２電源電圧を監視して、これが所定の閾値を下回っているか否かを示すモニタ信号を生成する電源監視部と；
    第１電源電圧を駆動電圧とし、前記モニタ信号に応じてリセットリクエスト信号を生成するロジック部と；
    第２電源電圧を駆動電圧とし、前記リセットリクエスト信号に応じてリセット信号を生成するリセット信号生成部と；
    第２電源電圧を駆動電圧とし、前記リセット信号に応じて液晶セルの放電処理を行うドライバ部と；
    を有して成ることを特徴とする液晶駆動装置。
  2. 前記電源監視部は、アノードが第２電源電圧の印加端に接続されたダイオードと、ソースが第１電源電圧の印加端に接続され、ゲートが前記ダイオードのカソードに接続されたＰチャネル型電界効果トランジスタと、を有して成り、前記Ｐチャネル型電界効果トランジスタのドレイン電圧に応じて前記モニタ信号の論理変遷を行うことを特徴とする請求項１に記載の液晶駆動装置。
  3. 前記モニタ信号と外部リセット信号との論理演算信号を生成する論理ゲート部を有して成り、前記ロジック部は、前記論理演算信号に応じて前記リセットリクエスト信号を生成することを特徴とする請求項１または請求項２に記載の液晶駆動装置。
  4. 複数の走査線と複数の信号線との間に液晶セルを挟持して成る液晶表示パネルと、前記液晶セルの駆動制御を行う請求項１〜請求項３のいずれかに記載の液晶駆動装置と、を有して成ることを特徴とする液晶表示装置。
JP2007277160A 2007-10-25 2007-10-25 液晶駆動装置及びこれを用いた液晶表示装置 Expired - Fee Related JP5118939B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007277160A JP5118939B2 (ja) 2007-10-25 2007-10-25 液晶駆動装置及びこれを用いた液晶表示装置
CNA2008101868942A CN101452687A (zh) 2007-10-25 2008-10-23 液晶驱动装置和使用其的液晶显示装置
US12/256,656 US20090153538A1 (en) 2007-10-25 2008-10-23 Liquid crystal driving device, and liquid crystal display device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007277160A JP5118939B2 (ja) 2007-10-25 2007-10-25 液晶駆動装置及びこれを用いた液晶表示装置

Publications (2)

Publication Number Publication Date
JP2009104014A true JP2009104014A (ja) 2009-05-14
JP5118939B2 JP5118939B2 (ja) 2013-01-16

Family

ID=40705730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007277160A Expired - Fee Related JP5118939B2 (ja) 2007-10-25 2007-10-25 液晶駆動装置及びこれを用いた液晶表示装置

Country Status (3)

Country Link
US (1) US20090153538A1 (ja)
JP (1) JP5118939B2 (ja)
CN (1) CN101452687A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014041949A1 (ja) * 2012-09-12 2014-03-20 シャープ株式会社 液晶表示装置
US8872859B2 (en) 2010-02-18 2014-10-28 Samsung Electronics Co., Ltd. Liquid crystal panel driving method, and source driver and liquid crystal display apparatus using the method
WO2018230452A1 (ja) * 2017-06-16 2018-12-20 シャープ株式会社 液晶表示装置およびその駆動方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016170303A (ja) * 2015-03-13 2016-09-23 シナプティクス・ジャパン合同会社 半導体装置及び電子機器
KR102400194B1 (ko) 2015-10-12 2022-05-18 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
TWI560673B (en) * 2015-12-02 2016-12-01 Au Optronics Corp Power supply circuit and driving method of display panel
CN106548761B (zh) * 2017-01-17 2019-01-18 京东方科技集团股份有限公司 一种显示面板的显示控制电路、显示控制方法及相关装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08154334A (ja) * 1994-11-28 1996-06-11 Sanyo Electric Co Ltd 電源電圧検出回路
JP2000305637A (ja) * 1999-04-22 2000-11-02 Nec Ic Microcomput Syst Ltd 電源監視回路
JP2003255026A (ja) * 2002-03-06 2003-09-10 Matsushita Electric Ind Co Ltd 電位検知回路を備えた半導体集積回路及び信号送受信システム
JP2004226597A (ja) * 2003-01-22 2004-08-12 Sony Corp 液晶表示装置
JP2004335871A (ja) * 2003-05-09 2004-11-25 Sharp Corp 集積回路の試験方法ならびに集積回路および液晶駆動装置
JP2005030818A (ja) * 2003-07-09 2005-02-03 Fujitsu Ten Ltd 電圧監視回路
JP2005043698A (ja) * 2003-07-23 2005-02-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2005049651A (ja) * 2003-07-29 2005-02-24 Iiyama Corp 表示装置
JP2006078680A (ja) * 2004-09-08 2006-03-23 Kyocera Mita Corp 液晶表示装置及び画像形成装置
JP2006105810A (ja) * 2004-10-06 2006-04-20 Sanyo Electric Co Ltd 電圧検出回路
JP2006211297A (ja) * 2005-01-28 2006-08-10 Yokogawa Electric Corp 電圧監視回路
JP2007212689A (ja) * 2006-02-08 2007-08-23 Toshiba Matsushita Display Technology Co Ltd 液晶表示素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206567B1 (ko) * 1995-09-07 1999-07-01 윤종용 박막 트랜지스터 액정표시장치의 화면 지움 회로와 그 구동방법
KR100430095B1 (ko) * 1998-09-15 2004-07-27 엘지.필립스 엘시디 주식회사 액정표시장치의잔상제거장치및그방법
KR100405026B1 (ko) * 2000-12-22 2003-11-07 엘지.필립스 엘시디 주식회사 액정표시장치
TWI230371B (en) * 2003-10-09 2005-04-01 Toppoly Optoelectronics Corp Circuit for clearing after image
KR100539264B1 (ko) * 2004-05-15 2005-12-27 삼성전자주식회사 전원 전압 제거 감지 회로 및 디스플레이 장치
US7679595B2 (en) * 2004-07-30 2010-03-16 Tpo Displays Corp. Image sticking prevention circuit for display device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08154334A (ja) * 1994-11-28 1996-06-11 Sanyo Electric Co Ltd 電源電圧検出回路
JP2000305637A (ja) * 1999-04-22 2000-11-02 Nec Ic Microcomput Syst Ltd 電源監視回路
JP2003255026A (ja) * 2002-03-06 2003-09-10 Matsushita Electric Ind Co Ltd 電位検知回路を備えた半導体集積回路及び信号送受信システム
JP2004226597A (ja) * 2003-01-22 2004-08-12 Sony Corp 液晶表示装置
JP2004335871A (ja) * 2003-05-09 2004-11-25 Sharp Corp 集積回路の試験方法ならびに集積回路および液晶駆動装置
JP2005030818A (ja) * 2003-07-09 2005-02-03 Fujitsu Ten Ltd 電圧監視回路
JP2005043698A (ja) * 2003-07-23 2005-02-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2005049651A (ja) * 2003-07-29 2005-02-24 Iiyama Corp 表示装置
JP2006078680A (ja) * 2004-09-08 2006-03-23 Kyocera Mita Corp 液晶表示装置及び画像形成装置
JP2006105810A (ja) * 2004-10-06 2006-04-20 Sanyo Electric Co Ltd 電圧検出回路
JP2006211297A (ja) * 2005-01-28 2006-08-10 Yokogawa Electric Corp 電圧監視回路
JP2007212689A (ja) * 2006-02-08 2007-08-23 Toshiba Matsushita Display Technology Co Ltd 液晶表示素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872859B2 (en) 2010-02-18 2014-10-28 Samsung Electronics Co., Ltd. Liquid crystal panel driving method, and source driver and liquid crystal display apparatus using the method
WO2014041949A1 (ja) * 2012-09-12 2014-03-20 シャープ株式会社 液晶表示装置
WO2018230452A1 (ja) * 2017-06-16 2018-12-20 シャープ株式会社 液晶表示装置およびその駆動方法
US11112628B2 (en) 2017-06-16 2021-09-07 Sharp Kabushiki Kaisha Liquid crystal display device including common electrode control circuit

Also Published As

Publication number Publication date
CN101452687A (zh) 2009-06-10
US20090153538A1 (en) 2009-06-18
JP5118939B2 (ja) 2013-01-16

Similar Documents

Publication Publication Date Title
JP5118939B2 (ja) 液晶駆動装置及びこれを用いた液晶表示装置
US7825919B2 (en) Source voltage removal detection circuit and display device including the same
US9728152B2 (en) Shift register with multiple discharge voltages
JP5213181B2 (ja) 放電回路及びこれを備えた表示装置
US8933919B2 (en) Liquid crystal panel driving circuit for display stabilization
US9306572B2 (en) Output buffer, gate electrode driving circuit and method for controlling the same
US20110199397A1 (en) Liquid crystal panel driving method, and source driver and liquid crystal display apparatus using the method
US20110292005A1 (en) Display apparatus and method for eliminating ghost thereof
JP6730835B2 (ja) 過電流検出回路
US8368683B2 (en) Power-off control circuit and liquid crystal display panel comprising the same
US10497302B2 (en) Display driving device and display device including the same
JP2006201760A (ja) 表示装置の駆動回路及び駆動方法
US10504478B2 (en) Semiconductor device having shifted operation voltages in different modes and electronic apparatus thereof
US9281818B2 (en) Interface circuit, and semiconductor device and liquid crystal display device including the same
KR101493487B1 (ko) 구동 장치, 이를 포함하는 액정표시장치 및 이의 구동방법
KR101247502B1 (ko) 화상 안정화를 위한 액정패널 구동 회로
KR20080010581A (ko) 플라즈마 표시 장치 및 그의 전원 오프 시퀀스 방법
US7453290B2 (en) Supply voltage removal detecting circuit, display device and method for removing latent image
JP4599912B2 (ja) 液晶表示装置
KR101338628B1 (ko) 방전회로 및 이를 구비한 표시장치
JP2004133124A (ja) 制御回路及びこれを用いた液晶表示装置
JP2010175681A (ja) 液晶表示装置および電子機器
KR102465513B1 (ko) 표시 장치
US20080017881A1 (en) Power supplying and discharging circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees