JP6730835B2 - 過電流検出回路 - Google Patents

過電流検出回路 Download PDF

Info

Publication number
JP6730835B2
JP6730835B2 JP2016076436A JP2016076436A JP6730835B2 JP 6730835 B2 JP6730835 B2 JP 6730835B2 JP 2016076436 A JP2016076436 A JP 2016076436A JP 2016076436 A JP2016076436 A JP 2016076436A JP 6730835 B2 JP6730835 B2 JP 6730835B2
Authority
JP
Japan
Prior art keywords
driving device
load
overcurrent
clock signal
load driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016076436A
Other languages
English (en)
Other versions
JP2017189027A (ja
Inventor
大樹 竹内
大樹 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016076436A priority Critical patent/JP6730835B2/ja
Priority to US15/479,780 priority patent/US10249225B2/en
Priority to EP17164969.2A priority patent/EP3229229B1/en
Publication of JP2017189027A publication Critical patent/JP2017189027A/ja
Application granted granted Critical
Publication of JP6730835B2 publication Critical patent/JP6730835B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Description

本発明は、過電流検出回路に関する。
画素回路とゲートドライバがガラス基板に直接実装されるタイプの液晶表示パネルでは、薄膜トランジスタを用いてゲートドライバを動作させるため、高い電圧をゲートドライバに供給する必要がある。このため、信号のレベル変換（電圧振幅の拡大）を行うレベルシフタをゲートドライバの前段に設ける。
ゲートドライバの前段に設けられるレベルシフタは、容量性負荷である液晶画素を駆動する。このため、レベルシフタの出力電圧がローレベルからハイレベルに切り換わるときにレベルシフタから容量性負荷に向かって充電電流が流れ、レベルシフタの出力電圧がハイレベルからローレベルに切り換わるときに容量性負荷からレベルシフタに向かって放電電流が流れる。
したがって、容量性負荷駆動用レベルシフタの過電流を検出する場合には、容量性負荷の充放電電流と、容量性負荷に異常が発生したことに起因する過電流とを区別する必要がある。容量性負荷駆動用レベルシフタの過電流を検出する一般的な過電流検出回路は、ＲＣフィルタによって上記の区別を実現している。
図７は、容量性負荷駆動用レベルシフタ及びその過電流を検出する一般的な過電流検出回路の構成を示す図である。
容量性負荷駆動用レベルシフタは、レベルシフタドライバＤ１と、Ｐチャネル型ＭＯＳトランジスタＱ１と、Ｎチャネル型ＭＯＳトランジスタＱ２とによって構成される。レベルシフタドライバＤ１は、パルス信号である入力電圧ＶＩＮを受け取り、入力電圧ＶＩＮの反転論理値を取る第１ゲート信号Ｇ１及びＧ２を生成し、第１ゲート信号Ｇ１をＭＯＳトランジスタＱ１に供給し、第２ゲート信号Ｇ２をＭＯＳトランジスタＱ２に供給する。これにより、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２は相補的にオンとオフを繰り返す。
ＭＯＳトランジスタＱ１のソースにはオン電圧ＶＯＮが印加され、ＭＯＳトランジスタＱ２のソースにはオン電圧ＶＯＮよりも低電圧であるオフ電圧ＶＯＦＦが印加される。したがって、ＭＯＳトランジスタＱ１のドレインとＭＯＳトランジスタＱ２のドレインとの接続ノードに発生する出力電圧ＶＯＵＴは、入力電圧ＶＩＮと同一論理値を取り且つ電圧振幅がオン電圧ＶＯＮとオフ電圧ＶＯＦＦとの差に等しい信号になる。出力電圧ＶＯＵＴは、コンデンサＣ１と抵抗Ｒ１とによって構成される容量性負荷に供給される。
一般的な過電流検出回路は、基準電圧源１０１と、コンパレータ１０２と、ＲＣフィルタ１０３とによって構成される。基準電圧源１０１は、過電流検出レベルＬＶＯＣＰに対応する基準電圧ＶＲＥＦを生成してコンパレータ１０２に出力する。コンパレータ１０２は、ＭＯＳトランジスタＱ１のドレイン−ソース間電圧ＶＤＳと基準電圧ＶＲＥＦとを比較する。ただし、コンパレータ１０２は、入力電圧ＶＩＮがローレベルである期間と入力電圧ＶＩＮがローレベルからハイレベルに切り換わった時点からマスク期間が経過する迄の間とにおいて、上記の比較動作を行わない。マスク期間の長さは、ＲＣフィルタ１０３の時定数によって決まる。なお、ＭＯＳトランジスタＱ１がオン状態であるときに、ＭＯＳトランジスタＱ１のドレイン−ソース間電圧ＶＤＳはＭＯＳトランジスタＱ１を流れる電流ＩＤＳに比例する。
ＭＯＳトランジスタＱ１のドレイン−ソース間電圧ＶＤＳが基準電圧ＶＲＥＦよりも大きいことがコンパレータ１０２の比較動作によって検出された場合、コンパレータ１０２から出力される比較結果信号に応じてレベルシフタドライバＤ１の動作が停止する。これにより、過電流保護がかかる。
特開平１１−１６８８２９号公報
ＭＯＳトランジスタＱ１を流れる電流ＩＤＳは、図８及び図９に示すように、入力電圧ＶＩＮがローレベルからハイレベルに切り換わった時点すなわちマスク期間の開始時点において容量性負荷の充電電流により最も大きくなり、その後容量性負荷の充電電流の減少に伴って徐々に小さくなる。
そのため、マスク期間の終了時点が過電流の検出ポイントＤＰとなり、図８のように過電流の検出ポイントＤＰにおいてＭＯＳトランジスタＱ１を流れる電流ＩＤＳが過電流検出レベルＬＶＯＣＰ以下である場合に過電流が検出されず、図９のように過電流の検出ポイントＤＰにおいてＭＯＳトランジスタＱ１を流れる電流ＩＤＳが過電流検出レベルＬＶＯＣＰより大きい場合に過電流が検出される。
しかしながら、ＲＣフィルタ１０３の時定数はばらつきが大きく、過電流の検出ポイントＤＰはＲＣフィルタ１０３の時定数のばらつきによってばらつく。このため、一般的な過電流検出回路は、容量性負荷に異常が発生したことに起因する過電流を精度良く検出することができなかった。
なお、特許文献１で開示されている過電流制御部は、抵抗とコンデンサによって構成された時定数回路を用いて電源投入後の所定時間が経過する迄は過電流検出を行わないようにしている。このため、特許文献１で開示されている過電流制御部も上述した一般的な過電流検出回路と同様に、容量性負荷に異常が発生したことに起因する過電流を精度良く検出することができなかった。
本発明は、上記の状況に鑑み、容量性負荷に異常が発生したことに起因する過電流を精度良く検出することができる過電流検出回路を提供することを目的とする。
本明細書中に開示されている過電流検出回路は、容量性負荷に印加する電圧をハイレベルとローレベルとに切り換えて前記容量性負荷を駆動する負荷駆動装置の過電流を検出する過電流検出回路であって、クロック信号を生成するクロック信号生成部と、前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量と所定値とを比較する比較部と、前記負荷駆動装置が前記容量性負荷にハイレベルの電圧を印加している期間において、前記クロック信号と前記比較部の比較結果とに基づいて前記負荷駆動装置が過電流状態であるか否かを判定する判定部とを備える構成（第１の構成）である。
また上記第１の構成の過電流検出回路において、前記判定部は、前記負荷駆動装置が前記容量性負荷にハイレベルの電圧を印加している一の連続した期間における第１区間の前記クロック信号のクロック回数に基づいて前記負荷駆動装置が過電流状態であるか否かを判定し、前記第１区間では、前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量が所定値以上である構成（第２の構成）にしてもよい。
また上記第１又は第２の構成の過電流検出回路において、前記判定部は、前記負荷駆動装置が前記容量性負荷にハイレベルの電圧を印加している一の連続した期間における第２区間の前記クロック信号のクロック回数に基づいて前記負荷駆動装置が過電流状態であるか否かを判定し、前記第２区間では、前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量が所定値未満である構成（第３の構成）にしてもよい。
また上記第３の構成の過電流検出回路において、前記判定部は、前記第１区間の前記クロック信号のクロック回数と前記第２区間の前記クロック信号のクロック回数との比率に基づいて前記負荷駆動装置が過電流状態であるか否かを判定する構成（第４の構成）にしてもよい。
また上記第１の構成の過電流検出回路において、前記判定部は、前記負荷駆動装置が前記容量性負荷にハイレベルの電圧を印加している一の連続した期間における前記クロック信号の所定番目のクロックの立ち上がり時点又は立ち下がり時点での前記比較部の比較結果に基づいて前記負荷駆動装置が過電流状態であるか否かを判定する構成（第５の構成）にしてもよい。
本明細書中に開示されている他の過電流検出回路は、容量性負荷に印加する電圧をハイレベルとローレベルとに切り換えて前記容量性負荷を駆動する負荷駆動装置の過電流を検出する過電流検出回路であって、クロック信号を生成するクロック信号生成部と、前記容量性負荷が前記負荷駆動装置に供給する電流に応じた物理量と所定値とを比較する比較部と、前記負荷駆動装置が前記容量性負荷にローレベルの電圧を印加している期間において、前記クロック信号と前記比較部の比較結果とに基づいて前記負荷駆動装置が過電流状態であるか否かを判定する判定部とを備える構成（第６の構成）である。
また上記第６の構成の過電流検出回路において、前記判定部は、前記負荷駆動装置が前記容量性負荷にローレベルの電圧を印加している一の連続した期間における第１区間の前記クロック信号のクロック回数に基づいて前記負荷駆動装置が過電流状態であるか否かを判定し、前記第１区間では、前記容量性負荷が前記負荷駆動装置に供給する電流に応じた物理量が所定値以上である構成（第７の構成）にしてもよい。
また上記第６又は第７の構成の過電流検出回路において、前記判定部は、前記負荷駆動装置が前記容量性負荷にローレベルの電圧を印加している一の連続した期間における第２区間の前記クロック信号のクロック回数に基づいて前記負荷駆動装置が過電流状態であるか否かを判定し、前記第２区間では、前記容量性負荷が前記負荷駆動装置に供給する電流に応じた物理量が所定値未満である構成（第８の構成）にしてもよい。
また上記第８の構成の過電流検出回路において、前記判定部は、前記第１区間の前記クロック信号のクロック回数と前記第２区間の前記クロック信号のクロック回数との比率に基づいて前記負荷駆動装置が過電流状態であるか否かを判定する構成（第９の構成）にしてもよい。
また上記第６の構成の過電流検出回路において、前記判定部は、前記負荷駆動装置が前記容量性負荷にローレベルの電圧を印加している一の連続した期間における前記クロック信号の所定番目のクロックの立ち上がり時点又は立ち下がり時点での前記比較部の比較結果に基づいて前記負荷駆動装置が過電流状態であるか否かを判定する構成（第１０の構成）にしてもよい。
また上記第１〜第１０いずれかの構成の過電流検出回路において、前記比較部の比較結果を保持する保持部を備え、前記負荷駆動装置が過電流状態であるという前記比較部の比較結果を２以上の所定数前記保持部が保持したことによって前記負荷駆動装置の過電流を検出し、前記負荷駆動装置が過電流状態であるという前記比較部の比較結果を２以上の所定数前記保持部が保持していないときは前記負荷駆動装置の過電流を検出しない構成（第１１の構成）にしてもよい。
本明細書中に開示されている過電流検出機能付き負荷駆動装置は、容量性負荷を駆動する負荷駆動装置と、前記負荷駆動装置の過電流を検出する上記第１〜第１１いずれかの構成の過電流検出回路とを備える構成（第１２の構成）である。
また上記第１２の構成の過電流検出機能付き負荷駆動装置において、前記負荷駆動装置は、第１パルス信号を入力し、前記第１パルス信号よりも電圧振幅が大きい第２パルス信号を生成して出力するレベルシフタである構成（第１３の構成）にしてもよい。
本明細書中に開示されている液晶表示装置は、ゲートドライバを内蔵した液晶表示パネルと、前記ゲートドライバに出力信号を供給するレベルシフタを有する上記第８の構成の過電流検出機能付き負荷駆動装置とを備える構成（第１４の構成）である。
本明細書中に開示されている過電流検出回路によれば、容量性負荷に異常が発生したことに起因する過電流を精度良く検出することができる。
過電流検出機能付きレベルシフタの一構成例を示す図 過電流検出機能付きレベルシフタの他の構成例を示す図 過電流検出機能付きレベルシフタの更に他の構成例を示す図 容量性負荷に異常が発生していない場合の電流波形を示す図 容量性負荷に異常が発生している場合の電流波形を示す図 液晶テレビの一構成例を示すブロック図 表示部の一構成例を示すブロック図 液晶テレビの正面図 液晶テレビの側面図 液晶テレビの背面図 レベルシフタ及び一般的な過電流検出回路の構成を示す図 容量性負荷に異常が発生していない場合の電流波形を示す図 容量性負荷に異常が発生している場合の電流波形を示す図
＜過電流検出機能付きレベルシフタ＞
図１Ａは過電流検出機能付きレベルシフタの一構成例を示す図である。図１Ａに示す過電流検出機能付きレベルシフタは、容量性負荷駆動用レベルシフタと、過電流検出回路とによって構成される。
容量性負荷駆動用レベルシフタは、レベルシフタドライバＤ１と、Ｐチャネル型ＭＯＳトランジスタＱ１と、Ｎチャネル型ＭＯＳトランジスタＱ２とによって構成されており、図７に示した容量性負荷駆動用レベルシフタと同一の構成であるため、詳細な説明を省略する。なお、図１Ａでは出力電圧ＶＯＵＴの電圧振幅を入圧電圧ＶＩＮの電圧振幅より大きくしている場合の入圧電圧ＶＩＮ及び出力電圧ＶＯＵＴの波形を図示しているが、オン電圧ＶＯＮ及びオフ電圧ＶＯＦＦの各設定値を調整することにより、出力電圧ＶＯＵＴの電圧振幅を入圧電圧ＶＩＮの電圧振幅より小さくすることも可能である。また、オン電圧ＶＯＮ及びオフ電圧ＶＯＦＦの各設定値を調整することにより、出力電圧ＶＯＵＴと入圧電圧ＶＩＮの電圧振幅を同一にして、出力電圧ＶＯＵＴと入圧電圧ＶＩＮのハイレベルの値を互いに異なるようにし、出力電圧ＶＯＵＴと入圧電圧ＶＩＮのローレベルの値を互いに異なるようにすることも可能である。
過電流検出回路は、基準電圧源１と、クロック信号生成部２と、コンパレータ３と、演算部４と、ロジックインタフェイス部５と、ＥＥＰＲＯＭ［Electrically Erasable Programmable Read-Only Memory］６と、出力バッファ７とによって構成される。
基準電圧源１は、過電流検出レベルＬＶＯＣＰに対応する基準電圧ＶＲＥＦを生成してコンパレータ３に出力する。クロック信号生成部２は、入力電圧ＶＩＮよりも周波数が高いクロック信号ＣＫを生成し、そのクロック信号ＣＫをコンパレータ３及び演算部４に出力する。
コンパレータ３は、入力電圧ＶＩＮ及びクロック信号ＣＫに基づいて、入力電圧ＶＩＮがハイレベルである期間（Ｐチャネル型ＭＯＳトランジスタＱ１がオン状態である期間）において、クロック信号ＣＫの立ち上がりタイミングでＭＯＳトランジスタＱ１のドレイン−ソース間電圧ＶＤＳと基準電圧ＶＲＥＦとを比較し、その比較結果を演算部４に出力する。なお、ＭＯＳトランジスタＱ１がオン状態であるときに、ＭＯＳトランジスタＱ１のドレイン−ソース間電圧ＶＤＳはＭＯＳトランジスタＱ１を流れる電流ＩＤＳに比例する。
演算部４は、入力電圧ＶＩＮ及びクロック信号ＣＫに基づいて、入力電圧ＶＩＮがハイレベルである期間（Ｐチャネル型ＭＯＳトランジスタＱ１がオン状態である期間）において、クロック信号ＣＫの立ち上がりタイミングでコンパレータ３の比較結果を受け取る。
演算部４は、入力電圧ＶＩＮがハイレベルである一の連続した期間（Ｐチャネル型ＭＯＳトランジスタＱ１がオン状態である一の連続した期間）におけるフェイル期間のクロック信号ＣＫのクロック回数をカウントする。フェイル期間は、ＭＯＳトランジスタＱ１のドレイン−ソース間電圧ＶＤＳが基準電圧ＶＲＥＦ以上であるという比較結果が得られている期間である。
演算部４は、入力電圧ＶＩＮがハイレベルである一の連続した期間（Ｐチャネル型ＭＯＳトランジスタＱ１がオン状態である一の連続した期間）におけるパス期間のクロック信号ＣＫのクロック回数もカウントする。パス期間は、ＭＯＳトランジスタＱ１のドレイン−ソース間電圧ＶＤＳが基準電圧ＶＲＥＦ未満であるという比較結果が得られている期間である。
ＭＯＳトランジスタＱ１を流れる電流ＩＤＳは、図２及び図３に示すように、入力電圧ＶＩＮがローレベルからハイレベルに切り換わった時点すなわちＰチャネル型ＭＯＳトランジスタＱ１がオン状態である一の連続した期間の開始時点において容量性負荷の充電電流により最も大きくなり、その後容量性負荷の充電電流の減少に伴って徐々に小さくなる。
そのため、容量性負荷に異常が発生したことに起因する過電流が流れていない場合は、図２に示すようにフェイル期間のクロック信号ＣＫのクロック回数（図２に示す例では２回）が少なくなりパス期間のクロック信号ＣＫのクロック回数（図２に示す例では１４回）が多くなる。これに対して、容量性負荷に異常が発生したことに起因する過電流が流れている場合は、図３に示すようにフェイル期間のクロック信号ＣＫのクロック回数（図３に示す例では１６回）が多くなりパス期間のクロック信号ＣＫのクロック回数（図３に示す例では０回）が少なくなる。また、パス期間はフェイル期間の後でしか現れない。
したがって、演算部４は、例えば下記（１）〜（４）のいずれかの判定基準に従って、容量性負荷に異常が発生したことに起因する過電流が流れているか否かを判定すればよい。
（１）フェイル期間のクロック信号ＣＫのクロック回数が第１閾値以上である場合に過電流が流れていると判定する。
（２）パス期間のクロック信号ＣＫのクロック回数が第２閾値以下である場合に過電流が流れていると判定する。
（３）フェイル期間のクロック信号ＣＫのクロック回数に対するパス期間のクロック信号ＣＫのクロック回数の比率が第３閾値以下である場合に過電流が流れていると判定する。
（４）Ｐチャネル型ＭＯＳトランジスタＱ１がオン状態である一の連続した期間におけるクロック信号ＣＫの所定番目のクロックの立ち上がり時点で、ＭＯＳトランジスタＱ１のドレイン−ソース間電圧ＶＤＳが基準電圧ＶＲＥＦ以上であれば過電流が流れていると判定する。
本構成例の過電流検出機能付きレベルシフタにおいて上記（１）〜（３）のいずれかの判定基準を用いると、複数のポイントでの比較結果を用いて判定が行われるので、過電流の検出ポイントＤＰのみの比較結果を用いて判定が行われる図７に示す過電流検出回路よりも過電流の検出精度が高くなる。
本構成例の過電流検出機能付きレベルシフタにおいて上記（４）の判定基準を用いると、一のポイントでの比較結果を用いて判定が行われることになるが、クロック信号によって一のポイントが決まるため、ＲＣフィルタの時定数によって決まる過電流の検出ポイントＤＰよりもポイント位置のばらつきが小さくなり、図７に示す過電流検出回路よりも過電流の検出精度が高くなる。
例えば本構成例の過電流検出機能付きレベルシフタを液晶テレビに搭載する場合に液晶テレビのモデルに応じて容量性負荷の容量値が変わることがある。しかしながら、本構成例の過電流検出機能付きレベルシフタでは、上記（１）〜（４）の判定基準で用いられるパラメータ（第１閾値等）の設定値を変更することで、容量性負荷の容量値の変更に容易に対応することができる。すなわち、本構成例の過電流検出機能付きレベルシフタは、容量性負荷に異常が発生したことに起因する過電流が流れているか否かの判定に対する冗長性が高い。例えば、上記（１）〜（４）の判定基準で用いられるパラメータ（第１閾値等）の設定値をＥＥＰＲＯＭ６に記憶させておき、Ｉ２Ｃなどのバスを用いて外部からロジックインタフェイス部を介して上記（１）〜（４）の判定基準で用いられるパラメータ（第１閾値等）の設定値を書き換えるようにしてもよい。
演算部４は、下記（１）〜（４）のいずれかの判定基準に従って実行された判定の結果を演算部４内のレジスタに保持し、過電流が流れているという判定結果が２以上の所定数に達したときに初めて過電流を検出することが望ましい。過電流が流れているという判定結果が１回得られただけで過電流を検出することもできるが、この場合はノイズ等による過電流の誤検出が生じる可能性がある。なお、上記の過電流が流れているという判定結果が２以上の所定数に達するという条件は、例えば、過電流が流れていないという判定結果を挟むこと無く過電流が流れているという判定結果が連続して所定数に達した場合としてもよく、所定数（例えば３回）より多い回数（例えば５回）の連続した判定結果群において、過電流が流れているという判定結果が所定数（例えば３回）以上得られた場合としてもよい。
演算部４は、過電流を検出した場合に下記（i）〜（iii）の処理を少なくとも一つ行うようにすればよい。
（i）レベルシフタドライバＤ１の動作を停止させる。これにより、過電流保護がかかる。
（i i）過電流を検出したことを知らせる信号を出力バッファ７を介して外部に出力する。
（iii）過電流を検出したことをロジックインタフェイス部５を介してＥＥＰＲＯＭ６に記憶させる。
また、例えば上記（１）〜（４）のいずれかの判定基準で用いたフェイル期間のクロック信号ＣＫのクロック回数等をログデータとしてＥＥＰＲＯＭ６に記憶させてもよい。このログデータを解析することにより、過電流の検出に至らない段階でも徐々に過電流に近づいている傾向があることを検出すること等が可能になる。
＜液晶テレビへの適用＞
図４は、上記の過電流検出機能付きレベルシフタを搭載した液晶テレビの一構成例を示すブロック図である。また、図５は、液晶テレビが搭載する表示部の概略構成例を示す図である。
本構成例の液晶テレビＡは、チューナ部Ａ１と、デコーダ部Ａ２と、表示部Ａ３と、スピーカ部Ａ４と、操作部Ａ５と、インタフェイス部Ａ６と、制御部Ａ７と、電源部Ａ８と、を有する。
表示部Ａ３は、タイミングコントローラ１１と、過電流検出機能付きレベルシフタ群１２と、ゲートドライバ１３及び液晶画素アレイ１４を内蔵する液晶表示パネル１５と、ソースドライバ１６と、を有する。ゲートドライバ１３及び液晶画素アレイ１４は液晶表示パネル１５のガラス基板に直接実装される。
液晶画素アレイ１４は、複数のデータ線と、複数のデータ線と直交するように配置される複数の走査線と、データ線および走査線の交点にマトリクス状に配置された複数の画素回路とを備える。ゲートドライバ１３は、液晶画素アレイ１４の複数の走査線を順次選択する。ソースドライバ１６は、階調電圧（発光階調に応じたアナログ電圧）を液晶画素アレイ１４の各データ線に印加して液晶画素アレイ１４の各データ線を駆動する。
タイミングコントローラ１１は、ゲートドライバ１３及びソースドライバ１６の各動作のタイミングを制御する。液晶画素アレイ１４の各画素回路は、液晶層を有しており、対応する走査線によって選択されているときに、対応するデータ線に印加される階調電圧に応じて液晶層の透光度を可変する。
タイミングコントローラ１１とゲートドライバ１３との間には、過電流検出機能付きレベルシフタ群１２が設けられている。過電流検出機能付きレベルシフタ群１２は、上記の過電流検出機能付きレベルシフタを液晶画素アレイ１４の走査線と同数備える。タイミングコントローラ１１は、過電流検出機能付きレベルシフタ群１２内の各レベルシフタに順次パルス信号を供給する。タイミングコントローラ１１から過電流検出機能付きレベルシフタ群１２に出力されるパルス信号は、例えば０Ｖと３．３Ｖとの間でパルス駆動される信号である。一方、過電流検出機能付きレベルシフタ群１２からゲートドライバ１３に出力されるパルス信号は、例えば−１２Ｖと３０Ｖとの間でパルス駆動される信号である。
すなわち、過電流検出機能付きレベルシフタ群１２内の各レベルシフタは、入力したパルス信号（入力電圧ＶＩＮに相当するパルス信号）よりも電圧振幅が大きいパルス信号（出力電圧ＶＯＵＴに相当するパルス信号）を出力する。
また、図６Ａ〜図６Ｃは、それぞれ、過電流検出機能付きレベルシフタを搭載した液晶テレビの正面図、側面図、及び、背面図である。
チューナ部Ａ１は、液晶テレビＡに外部接続されるアンテナＡ０で受信された受信信号から所望チャンネルの放送信号を選局する。
デコーダ部Ａ２は、チューナＡ１で選局された放送信号から映像信号と音声信号を生成する。また、デコーダ部Ａ２は、インタフェイス部Ａ６からの外部入力信号に基づいて、映像信号と音声信号を生成する機能も備えている。
表示部Ａ３は、デコーダ部Ａ２で生成された映像信号を映像として出力する。
スピーカ部Ａ４は、デコーダ部Ａ２で生成された音声信号を音声として出力する。
操作部Ａ５は、ユーザ操作を受け付けるヒューマンインタフェイスの一つである。操作部Ａ５としては、ボタン、スイッチ、リモートコントローラなどを用いることができる。
インタフェイス部Ａ６は、外部デバイス（光ディスクプレーヤやハードディスクドライブなど）から外部入力信号を受け付けるフロントエンドである。
制御部Ａ７は、上記各部Ａ１〜Ａ６の動作を統括的に制御する。制御部Ａ７としては、ＣＰＵ［Central Processing Unit］などを用いることができる。
電源部Ａ８は、上記各部Ａ１〜Ａ７に電力供給を行う。
＜その他の変形例＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
上述した実施形態では、クロック信号ＣＫの立ち上がりタイミングでのコンパレータ３の比較結果に基づいて過電流の検出を行ったが、クロック信号ＣＫの立ち下がりタイミングでのコンパレータ３の比較結果に基づいて過電流の検出を行ってもよい。
上述した実施形態では、過電流検出機能付きレベルシフタを液晶テレビに適用したが、パーソナルコンピュータの液晶モニタなどの他の液晶表示装置に適用してもよい。
また上述した実施形態では、過電流検出回路をレベルシフタに適用したが、容量性負荷を駆動する他の負荷駆動装置に適用してもよい。
また上述した実施形態では、ＭＯＳトランジスタＱ１を流れる電流に関して過電流を検出したが、図１Ｂに示す構成にして、入力電圧ＶＩＮがローレベルである期間（ＭＯＳトランジスタＱ２がオン状態である期間）において、コンパレータ３がＭＯＳトランジスタＱ２のドレイン−ソース間電圧と基準電圧ＶＲＥＦとを比較し、その比較結果を演算部４が受け取るようにしてもよい。図１Ｂに示す構成では、上述した実施形態での入力電圧ＶＩＮがハイレベルである期間における動作が、入力電圧ＶＩＮがローレベルである期間における動作に変わるけれども動作自体の基本的な内容は変わらないため、ここでは詳細な説明を省略する。図１Ｂに示す構成によると、ＭＯＳトランジスタＱ２を流れる電流に関して過電流を検出することになる。
なお、図１Ａに示す構成と図１Ｂに示す構成を組み合わせて実施することも可能である。この場合、過電流検出回路は、入力電圧ＶＩＮがハイレベルである期間においてＭＯＳトランジスタＱ１を流れる電流に関して過電流を検出し、入力電圧ＶＩＮがローレベルである期間においてＭＯＳトランジスタＱ２を流れる電流に関して過電流を検出する。また、図１Ａに示す構成と図１Ｂに示す構成を単純に組み合わせても良いが、図１Ｃに示す構成のようにコンパレータ３とＭＯＳトランジスタＱ１及びＱ２との間にスイッチＳＷ１を設けてもよい。スイッチＳＷ１は、入力電圧ＶＩＮがハイレベルである期間においてＭＯＳトランジスタＱ１のドレイン及びソースをコンパレータ３の接続先として選択し、入力電圧ＶＩＮがローレベルである期間においてＭＯＳトランジスタＱ２のドレイン及びソースをコンパレータ３の接続先として選択する。
このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
本発明は、あらゆる分野（家電分野、自動車分野、産業機械分野など）で用いられる容量性負荷を駆動する負荷駆動装置の過電流検出に利用することが可能である。
１ 基準電圧源
２ クロック信号生成部
３ コンパレータ
４ 演算部
５ ロジックインタフェイス部
６ ＥＥＰＲＯＭ
７ 出力バッファ
１１ タイミングコントローラ
１２ 過電流検出機能付きレベルシフタ群
１３ ゲートドライバ
１４ 液晶画素アレイ
１５ 液晶表示パネル
１６ ソースドライバ
Ａ 液晶テレビ
Ａ０ アンテナ
Ａ１ チューナ部
Ａ２ デコーダ部
Ａ３ 表示部
Ａ４ スピーカ部
Ａ５ 操作部
Ａ６ インタフェイス部
Ａ７ 制御部
Ａ８ 電源部
Ｃ１ コンデンサ
Ｄ１ レベルシフタドライバ
Ｑ１、Ｑ２ ＭＯＳトランジスタ
Ｒ１ 抵抗
ＳＷ１ スイッチ

Claims (19)

  1. 容量性負荷に印加する電圧をハイレベルとローレベルとに切り換えて前記容量性負荷を駆動する負荷駆動装置の過電流を検出する過電流検出回路であって、
    クロック信号を生成するクロック信号生成部と、
    前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量と所定値とを比較し、前記クロック信号に同期して比較結果を出力する比較部と、
    前記負荷駆動装置が前記容量性負荷にハイレベルの電圧を印加している期間において、前記クロック信号と前記比較部の前記比較結果とに基づいて前記負荷駆動装置が過電流状態である判定する判定部とを備える過電流検出回路。
  2. 前記比較部は、前記クロック信号の立ち上がりタイミングで前記比較結果を出力する請求項１に記載の過電流検出回路。
  3. 前記比較部は、前記クロック信号の立ち下がりタイミングで前記比較結果を出力する請求項１に記載の過電流検出回路。
  4. 前記判定部は、前記負荷駆動装置が前記容量性負荷にハイレベルの電圧を印加している一の連続した期間における第１区間の前記クロック信号のクロック回数に基づいて前記負荷駆動装置が過電流状態であるか否かを判定し、
    前記第１区間では、前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量が所定値以上である請求項１〜３のいずれか一項に記載の過電流検出回路。
  5. 容量性負荷に印加する電圧をハイレベルとローレベルとに切り換えて前記容量性負荷を駆動する負荷駆動装置の過電流を検出する過電流検出回路であって、
    クロック信号を生成するクロック信号生成部と、
    前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量と所定値とを比較する比較部と、
    前記負荷駆動装置が前記容量性負荷にハイレベルの電圧を印加している期間において、前記クロック信号と前記比較部の比較結果とに基づいて前記負荷駆動装置が過電流状態であるか否かを判定する判定部とを備え、
    前記判定部は、前記負荷駆動装置が前記容量性負荷にハイレベルの電圧を印加している一の連続した期間における第２区間の前記クロック信号のクロック回数に基づいて前記負荷駆動装置が過電流状態であるか否かを判定し、
    前記第２区間では、前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量が所定値未満である過電流検出回路。
  6. 容量性負荷に印加する電圧をハイレベルとローレベルとに切り換えて前記容量性負荷を駆動する負荷駆動装置の過電流を検出する過電流検出回路であって、
    クロック信号を生成するクロック信号生成部と、
    前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量と所定値とを比較する比較部と、
    前記負荷駆動装置が前記容量性負荷にハイレベルの電圧を印加している期間において、前記クロック信号と前記比較部の比較結果とに基づいて前記負荷駆動装置が過電流状態であるか否かを判定する判定部とを備え、
    前記判定部は、前記期間における第１区間の前記クロック信号のクロック回数と前記期間における第２区間の前記クロック信号のクロック回数との比率に基づいて前記負荷駆動装置が過電流状態であるか否かを判定するとともに、
    前記第１区間では、前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量が所定値以上であり、前記第２区間では、前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量が所定値未満である過電流検出回路。
  7. 容量性負荷に印加する電圧をハイレベルとローレベルとに切り換えて前記容量性負荷を駆動する負荷駆動装置の過電流を検出する過電流検出回路であって、
    クロック信号を生成するクロック信号生成部と、
    前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量と所定値とを比較する比較部と、
    前記負荷駆動装置が前記容量性負荷にハイレベルの電圧を印加している期間において、前記クロック信号と前記比較部の比較結果とに基づいて前記負荷駆動装置が過電流状態であるか否かを判定する判定部とを備え、
    前記判定部は、前記負荷駆動装置が前記容量性負荷にハイレベルの電圧を印加している一の連続した期間における前記クロック信号の所定番目のクロックの立ち上がり時点又は立ち下がり時点での前記比較部の比較結果に基づいて前記負荷駆動装置が過電流状態であるか否かを判定する過電流検出回路。
  8. 容量性負荷に印加する電圧をハイレベルとローレベルとに切り換えて前記容量性負荷を駆動する負荷駆動装置の過電流を検出する過電流検出回路であって、
    クロック信号を生成するクロック信号生成部と、
    前記容量性負荷が前記負荷駆動装置に供給する電流に応じた物理量と所定値とを比較し、前記クロック信号に同期して比較結果を出力する比較部と、
    前記負荷駆動装置が前記容量性負荷にローレベルの電圧を印加している期間において、前記クロック信号と前記比較部の前記比較結果とに基づいて前記負荷駆動装置が過電流状態であるか否かを判定する判定部とを備えることを特徴とする過電流検出回路。
  9. 前記比較部は、前記クロック信号の立ち上がりタイミングで前記比較結果を出力する請求項８に記載の過電流検出回路。
  10. 前記比較部は、前記クロック信号の立ち下がりタイミングで前記比較結果を出力する請求項８に記載の過電流検出回路。
  11. 前記判定部は、前記負荷駆動装置が前記容量性負荷にローレベルの電圧を印加している一の連続した期間における第１区間の前記クロック信号のクロック回数に基づいて前記負荷駆動装置が過電流状態であるか否かを判定し、
    前記第１区間では、前記容量性負荷が前記負荷駆動装置に供給する電流に応じた物理量が所定値以上である請求項８〜１０のいずれか一項に記載の過電流検出回路。
  12. 容量性負荷に印加する電圧をハイレベルとローレベルとに切り換えて前記容量性負荷を駆動する負荷駆動装置の過電流を検出する過電流検出回路であって、
    クロック信号を生成するクロック信号生成部と、
    前記容量性負荷が前記負荷駆動装置に供給する電流に応じた物理量と所定値とを比較する比較部と、
    前記負荷駆動装置が前記容量性負荷にローレベルの電圧を印加している期間において、前記クロック信号と前記比較部の比較結果とに基づいて前記負荷駆動装置が過電流状態であるか否かを判定する判定部とを備え、
    前記判定部は、前記負荷駆動装置が前記容量性負荷にローレベルの電圧を印加している一の連続した期間における第２区間の前記クロック信号のクロック回数に基づいて前記負荷駆動装置が過電流状態であるか否かを判定し、
    前記第２区間では、前記容量性負荷が前記負荷駆動装置に供給する電流に応じた物理量が所定値未満である過電流検出回路。
  13. 容量性負荷に印加する電圧をハイレベルとローレベルとに切り換えて前記容量性負荷を駆動する負荷駆動装置の過電流を検出する過電流検出回路であって、
    クロック信号を生成するクロック信号生成部と、
    前記容量性負荷が前記負荷駆動装置に供給する電流に応じた物理量と所定値とを比較する比較部と、
    前記負荷駆動装置が前記容量性負荷にローレベルの電圧を印加している期間において、前記クロック信号と前記比較部の比較結果とに基づいて前記負荷駆動装置が過電流状態であるか否かを判定する判定部とを備え、
    前記判定部は、前記期間における第１区間の前記クロック信号のクロック回数と前記期間における第２区間の前記クロック信号のクロック回数との比率に基づいて前記負荷駆動装置が過電流状態であるか否かを判定し、
    前記第１区間では、前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量が所定値以上であり、前記第２区間では、前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量が所定値未満である過電流検出回路。
  14. 容量性負荷に印加する電圧をハイレベルとローレベルとに切り換えて前記容量性負荷を駆動する負荷駆動装置の過電流を検出する過電流検出回路であって、
    クロック信号を生成するクロック信号生成部と、
    前記容量性負荷が前記負荷駆動装置に供給する電流に応じた物理量と所定値とを比較する比較部と、
    前記負荷駆動装置が前記容量性負荷にローレベルの電圧を印加している期間において、前記クロック信号と前記比較部の比較結果とに基づいて前記負荷駆動装置が過電流状態であるか否かを判定する判定部とを備え、
    前記判定部は、前記負荷駆動装置が前記容量性負荷にローレベルの電圧を印加している一の連続した期間における前記クロック信号の所定番目のクロックの立ち上がり時点又は立ち下がり時点での前記比較部の比較結果に基づいて前記負荷駆動装置が過電流状態であるか否かを判定する過電流検出回路。
  15. 容量性負荷に印加する電圧をハイレベルとローレベルとに切り換えて前記容量性負荷を駆動する負荷駆動装置の過電流を検出する過電流検出回路であって、
    クロック信号を生成するクロック信号生成部と、
    前記負荷駆動装置が前記容量性負荷に供給する電流に応じた物理量と所定値とを比較する比較部と、
    前記負荷駆動装置が前記容量性負荷にハイレベルの電圧を印加している期間において、前記クロック信号と前記比較部の比較結果とに基づいて前記負荷駆動装置が過電流状態であるか否かを判定する判定部とを備え、
    前記比較部の比較結果を保持する保持部を備え、
    前記負荷駆動装置が過電流状態であるという前記比較部の比較結果を２以上の所定数前記保持部が保持したことによって前記負荷駆動装置の過電流を検出し、
    前記負荷駆動装置が過電流状態であるという前記比較部の比較結果を２以上の所定数前記保持部が保持していないときは前記負荷駆動装置の過電流を検出しない過電流検出回路。
  16. 容量性負荷に印加する電圧をハイレベルとローレベルとに切り換えて前記容量性負荷を駆動する負荷駆動装置の過電流を検出する過電流検出回路であって、
    クロック信号を生成するクロック信号生成部と、
    前記容量性負荷が前記負荷駆動装置に供給する電流に応じた物理量と所定値とを比較する比較部と、
    前記負荷駆動装置が前記容量性負荷にローレベルの電圧を印加している期間において、前記クロック信号と前記比較部の比較結果とに基づいて前記負荷駆動装置が過電流状態であるか否かを判定する判定部とを備え、
    前記比較部の比較結果を保持する保持部を備え、
    前記負荷駆動装置が過電流状態であるという前記比較部の比較結果を２以上の所定数前記保持部が保持したことによって前記負荷駆動装置の過電流を検出し、
    前記負荷駆動装置が過電流状態であるという前記比較部の比較結果を２以上の所定数前記保持部が保持していないときは前記負荷駆動装置の過電流を検出しない過電流検出回路。
  17. 容量性負荷を駆動する負荷駆動装置と、
    前記負荷駆動装置の過電流を検出する請求項１〜１６のいずれか一項に記載の過電流検出回路とを備えることを特徴とする過電流検出機能付き負荷駆動装置。
  18. 前記負荷駆動装置は、第１パルス信号を入力し、前記第１パルス信号よりも電圧振幅が大きい第２パルス信号を生成して出力するレベルシフタである請求項１７に記載の過電流検出機能付き負荷駆動装置。
  19. ゲートドライバを内蔵した液晶表示パネルと、
    前記ゲートドライバに出力信号を供給するレベルシフタを有する請求項１８に記載の過電流検出機能付き負荷駆動装置とを備えることを特徴とする液晶表示装置。
JP2016076436A 2016-04-06 2016-04-06 過電流検出回路 Active JP6730835B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016076436A JP6730835B2 (ja) 2016-04-06 2016-04-06 過電流検出回路
US15/479,780 US10249225B2 (en) 2016-04-06 2017-04-05 Overcurrent detection circuit
EP17164969.2A EP3229229B1 (en) 2016-04-06 2017-04-05 Overcurrent detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016076436A JP6730835B2 (ja) 2016-04-06 2016-04-06 過電流検出回路

Publications (2)

Publication Number Publication Date
JP2017189027A JP2017189027A (ja) 2017-10-12
JP6730835B2 true JP6730835B2 (ja) 2020-07-29

Family

ID=58632141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016076436A Active JP6730835B2 (ja) 2016-04-06 2016-04-06 過電流検出回路

Country Status (3)

Country Link
US (1) US10249225B2 (ja)
EP (1) EP3229229B1 (ja)
JP (1) JP6730835B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777107B2 (en) * 2017-10-31 2020-09-15 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, testing method and display apparatus
TWI668932B (zh) * 2018-02-14 2019-08-11 友達光電股份有限公司 過電流保護系統和過電流保護方法
KR102540096B1 (ko) * 2018-03-06 2023-06-07 삼성디스플레이 주식회사 단락 검출 회로 및 이를 포함하는 표시 장치
KR102524598B1 (ko) * 2018-07-11 2023-04-24 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
US10837988B2 (en) * 2018-08-31 2020-11-17 Chongqing Hkc Optoelectronics Technology Co., Ltd. Correction method, correction device, and display device
CN110085188B (zh) * 2019-05-05 2021-10-08 京东方科技集团股份有限公司 显示面板的电平转换装置及其控制方法和显示面板
JP7400370B2 (ja) 2019-11-13 2023-12-19 Ｔｏｐｐａｎホールディングス株式会社 異常検出手段、異常検出方法、および、異常検出プログラム
US20240019885A1 (en) * 2022-07-18 2024-01-18 Stmicroelectronics S.R.L. Time based predictive maintenance for capacitive loads in factory automation applications
CN115201554B (zh) * 2022-09-16 2023-01-13 中车工业研究院(青岛)有限公司 一种空载过流检测电路以及空载过流检测系统

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04190619A (ja) * 1990-11-22 1992-07-09 Seiko Epson Corp プリンタ装置
US5481178A (en) * 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
JPH099483A (ja) * 1995-06-22 1997-01-10 Mitsubishi Electric Corp 電源装置
JPH11168829A (ja) 1997-12-02 1999-06-22 Hioki Ee Corp 電源装置
KR100442862B1 (ko) * 2001-06-26 2004-08-02 삼성전자주식회사 디지털적으로 제어되는 적응형 드라이버 및 신호 구동 방법
JP2004260776A (ja) * 2003-02-28 2004-09-16 Matsushita Electric Ind Co Ltd 容量性負荷駆動回路および液晶表示装置
TW200525869A (en) * 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
CN102097938A (zh) * 2004-08-30 2011-06-15 美国芯源系统股份有限公司 控制dc/dc开关式电压调节器中短路电流的方法和设备
JP4811852B2 (ja) * 2005-08-29 2011-11-09 ルネサスエレクトロニクス株式会社 スイッチング電源と半導体集積回路
US7482795B2 (en) * 2006-07-27 2009-01-27 International Rectifier Corporation Pre-bias protection circuit for converter
JP4997891B2 (ja) * 2006-09-15 2012-08-08 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法
WO2008065941A1 (fr) * 2006-11-30 2008-06-05 Rohm Co., Ltd. Circuit électronique
JP5076536B2 (ja) * 2007-02-16 2012-11-21 富士通セミコンダクター株式会社 直流−直流変換回路、直流−直流変換制御回路および直流−直流変換制御方法
JP2008245262A (ja) * 2007-02-27 2008-10-09 Fuji Electric Device Technology Co Ltd 負荷駆動回路、負荷駆動回路を有するドライバｉｃおよびドライバｉｃを有するプラズマディスプレイパネル
JP5104145B2 (ja) * 2007-09-13 2012-12-19 富士電機株式会社 スイッチング電源
JP2009106115A (ja) * 2007-10-24 2009-05-14 Fuji Electric Device Technology Co Ltd ブートストラップ回路及び該回路を用いる降圧コンバータ
WO2009056903A1 (en) * 2007-10-30 2009-05-07 Freescale Semiconductor, Inc. Overcurent protection circuit, integrated circuit, apparatus and computer program product
JP5309683B2 (ja) * 2008-05-13 2013-10-09 株式会社リコー 降圧型スイッチングレギュレータ
US7884583B2 (en) * 2008-06-30 2011-02-08 Infineon Technologies Austria Ag Speed recognition for half bridge control
US7932703B2 (en) * 2008-07-02 2011-04-26 Texas Instruments Incorporated System and method for switch mode power supply delay compensation
US20100001704A1 (en) * 2008-07-07 2010-01-07 Advanced Analogic Technologies, Inc. Programmable Step-Down Switching Voltage Regulators with Adaptive Power MOSFETs
JP4613986B2 (ja) * 2008-07-28 2011-01-19 日本テキサス・インスツルメンツ株式会社 スイッチング電源装置
US8159204B2 (en) * 2008-09-29 2012-04-17 Active-Semi, Inc. Regulating current output from a buck converter without external current sensing
DE102009012767B4 (de) * 2009-03-12 2013-05-23 Texas Instruments Deutschland Gmbh Geschaltete Spannungsversorgung mit Stromabtastung
US20120049829A1 (en) * 2009-05-19 2012-03-01 Rohm Co., Ltd. Power Supply Apparatus and Electronic Device Provided With Same
GB0912745D0 (en) * 2009-07-22 2009-08-26 Wolfson Microelectronics Plc Improvements relating to DC-DC converters
US8866499B2 (en) * 2009-08-27 2014-10-21 Analog Devices, Inc. System and method for measuring capacitance
KR20110037367A (ko) * 2009-10-06 2011-04-13 페어차일드코리아반도체 주식회사 스위치 구동 회로 및 구동 방법
JP5618733B2 (ja) * 2009-12-09 2014-11-05 ローム株式会社 半導体装置及びこれを用いたスイッチングレギュレータ
JP5535766B2 (ja) * 2010-05-27 2014-07-02 ラピスセミコンダクタ株式会社 タイマー回路
JP5703671B2 (ja) * 2010-10-05 2015-04-22 富士通セミコンダクター株式会社 電源コントローラ、および電子機器
US8330505B2 (en) * 2011-03-31 2012-12-11 Analog Devices, Inc. Protection circuit for driving capacitive loads
US8842225B2 (en) * 2012-05-14 2014-09-23 Rohm Co., Ltd. Switching power supply device
JP6076630B2 (ja) * 2012-07-11 2017-02-08 ローム株式会社 ドライバ回路
US8917076B2 (en) * 2012-08-10 2014-12-23 Monolithic Power Systems, Inc. Off-line regulator with pass device and associated method
JP2014050308A (ja) * 2012-09-04 2014-03-17 Ricoh Co Ltd スイッチングレギュレータとその制御方法
JP6039327B2 (ja) * 2012-09-14 2016-12-07 リコー電子デバイス株式会社 スイッチング電源装置
US9048734B2 (en) * 2013-03-01 2015-06-02 Analog Devices Global Negative current protection system for low side switching converter FET
JP2016001822A (ja) * 2014-06-12 2016-01-07 富士電機株式会社 負荷駆動回路
JP6191592B2 (ja) * 2014-12-25 2017-09-06 オンキヨー＆パイオニアテクノロジー株式会社 保護装置
JP2016141104A (ja) * 2015-02-04 2016-08-08 セイコーエプソン株式会社 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動回路の制御方法
CN107005234B (zh) * 2015-06-16 2020-09-22 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
EP3229229B1 (en) 2019-06-12
EP3229229A1 (en) 2017-10-11
US20170294154A1 (en) 2017-10-12
JP2017189027A (ja) 2017-10-12
US10249225B2 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
JP6730835B2 (ja) 過電流検出回路
JP6043087B2 (ja) 画像安定化のための液晶パネル駆動回路
US7825919B2 (en) Source voltage removal detection circuit and display device including the same
US8686985B2 (en) Active liquid crystal display drivers and duty cycle operation
US20080084371A1 (en) Liquid crystal display for preventing residual image phenomenon and related method thereof
JP2006201760A (ja) 表示装置の駆動回路及び駆動方法
KR20110007529A (ko) 소스 드라이버 및 이를 구비하는 디스플레이 장치
US20080048719A1 (en) Level shift circuit
JP2007147959A (ja) Ｌｃｄパネルの駆動回路
US9143090B2 (en) Output voltage stabilization circuit of display device driving circuit
WO2016075727A1 (ja) 半導体装置及びその制御方法
JP5118939B2 (ja) 液晶駆動装置及びこれを用いた液晶表示装置
JP6216129B2 (ja) ゲートドライバ回路及び表示装置
KR101247502B1 (ko) 화상 안정화를 위한 액정패널 구동 회로
US8139057B2 (en) Supply voltage removal detecting circuit, display device and method for removing latent image
JP4757915B2 (ja) 表示装置
KR101205706B1 (ko) 화상 안정화를 위한 액정패널 구동 회로
JP2007195345A (ja) Ｄｃ−ｄｃコンバータ
US11081079B2 (en) Display device and driving circuit of display device
JP4724486B2 (ja) 駆動用電源回路
JP2010175681A (ja) 液晶表示装置および電子機器
TW201432657A (zh) 基於資料的液晶顯示器源極驅動器的預充電方法
JP2005331949A (ja) 電源電圧除去感知回路及びディスプレイ装置
JPH08179272A (ja) 液晶駆動用電源回路
KR20070078869A (ko) 데이터 출력 장치 및 데이터 출력 강도 제어 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200703

R150 Certificate of patent or registration of utility model

Ref document number: 6730835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250