JP5118939B2

JP5118939B2 - 液晶駆動装置及びこれを用いた液晶表示装置

Info

Publication number: JP5118939B2
Application number: JP2007277160A
Authority: JP
Inventors: 善之中谷; 崇順中嶋
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2007-10-25
Filing date: 2007-10-25
Publication date: 2013-01-16
Anticipated expiration: 2027-10-25
Also published as: US20090153538A1; JP2009104014A; CN101452687A

Description

本発明は、液晶セルの駆動制御を行う液晶駆動装置、及び、これを用いた液晶表示装置に関するものである。

近年、パーソナルコンピュータや携帯電話端末の表示手段として、液晶表示装置が広く一般に用いられている。

なお、液晶表示装置やその電源装置に関連する従来技術の一例としては、下記の特許文献１、２を挙げることができる。
特開平９−１６００００号公報特開平５−２２４６２１号公報

ところで、液晶表示装置のドライバＩＣには、図４に示すように、ロジック回路系（ロジック部１００）を駆動するための第１電源電圧Ｖｃｃ１（例えば１．８［Ｖ］）と、アナログ回路系（リセット信号生成部２００やドライバ部３００など）を駆動するための第２電源電圧Ｖｃｃ２（例えば２．８［Ｖ］）が供給されており、液晶表示装置の電源オフ時には、リセット信号生成部２００から出力されるリセット信号ＥＮをトリガとして、ドライバ部３００による液晶セルの放電処理が行われていた。このようなシーケンスによれば、液晶セルに蓄積された電荷を放電した後に、液晶表示装置の動作を停止することができるので、液晶表示パネルに意図しないライン表示を生じることはない。

しかしながら、液晶表示装置の動作中に電池が取り外された場合など、通常とは異なるシーケンスで電源がオフされた場合、従来のドライバＩＣでは、リセット信号生成部２００からドライバ部３００に対してリセット信号ＥＮを送出する前に、アナログ回路系を駆動するための第２電源電圧Ｖｃｃ２がアナログ回路系の最低動作保証電圧（アナログ回路系の正常動作を保証することができる最低電圧）を下回ってしまい、リセット信号生成部２００が動作不能となるおそれがあった。このような状態に陥ってしまうと、従来のドライバＩＣでは、ドライバ部３００による液晶セルの放電処理を実施することができないため、液晶表示装置の動作が停止された後も、液晶セルに意図しない電荷が残留したままとなり、これが液晶表示パネルに意図しないライン表示を生じる原因となっていた。

本発明は、上記問題点に鑑み、電源オフに際して確実に液晶セルの電荷を放電することが可能な液晶駆動装置、及び、これを用いた液晶表示装置を提供することを目的とする。

上記の目的を達成するために、本発明に係る液晶駆動装置は、第１電源電圧を駆動電圧とし、第１電源電圧よりも高い第２電源電圧を監視して、これが所定の閾値を下回っているか否かを示すモニタ信号を生成する電源監視部と；第１電源電圧を駆動電圧とし、前記モニタ信号に応じてリセットリクエスト信号を生成するロジック部と；第２電源電圧を駆動電圧とし、前記リセットリクエスト信号に応じてリセット信号を生成するリセット信号生成部と；第２電源電圧を駆動電圧とし、前記リセット信号に応じて液晶セルの放電処理を行うドライバ部と；を有して成る構成（第１の構成）とされている。

なお、上記第１の構成から成る液晶駆動装置において、前記電源監視部は、アノードが第２電源電圧の印加端に接続されたダイオードと、ソースが第１電源電圧の印加端に接続され、ゲートが前記ダイオードのカソードに接続されたＰチャネル型電界効果トランジスタと、を有して成り、前記Ｐチャネル型電界効果トランジスタのドレイン電圧に応じて前記モニタ信号の論理変遷を行う構成（第２の構成）にするとよい。

また、上記第１または第２の構成から成る液晶駆動装置は、前記モニタ信号と外部リセット信号との論理演算信号を生成する論理ゲート部を有して成り、前記ロジック部は、前記論理演算信号に応じて前記リセットリクエスト信号を生成する構成（第３の構成）にするとよい。

また、本発明に係る液晶表示装置は、複数の走査線と複数の信号線との間に液晶セルを挟持して成る液晶表示パネルと、前記液晶セルの駆動制御を行う上記第１〜第３いずれかの構成から成る液晶駆動装置と、を有して成る構成（第４の構成）とされている。

本発明によれば、電源オフに際して確実に液晶セルの電荷を放電することができる。

以下では、本発明を液晶表示装置に適用した場合を例に挙げて、詳細な説明を行う。

図１は、本発明に係る液晶表示装置の一実施形態を示す図である。

図１に示すように、本実施形態の液晶表示装置は、液晶駆動装置１と、その駆動対象である液晶表示パネル２と、を有して成る。

液晶駆動装置１は、液晶表示パネル２の液晶セルを駆動する容量負荷駆動装置であり、ロジック部１１と、メモリ部１２と、セグメントドライバ部１３と、コモンドライバ部１４と、電源部１５と、を集積化して成る半導体装置である。

ロジック部１１は、映像信号や制御信号の入力を受け、液晶表示の制御に必要な各種信号（データ信号やコモン選択信号等を含む）をセグメントドライバ部１３及びコモンドライバ部１４に供給する手段であり、データレジスタ、コマンドデコーダ、ＭＰＵ［Micro Processing Unit］インターフェイス、コントロールレジスタ、アドレスカウンタ、タイミングジェネレータなどを有して成る（いずれも不図示）。

メモリ部１２は、ロジック部１１で生成されたセグメント制御信号を一旦格納し、これを適宜読み出してセグメントドライバ部１３に送出するバッファ手段である。

セグメントドライバ部１３は、ロジック部１１から入力されるデータ信号（延いては、装置外部から入力される映像信号）に応じてセグメント駆動信号Ｘ１〜Ｘｍを生成し、これらを液晶表示パネル１の各信号線（液晶セルの各一端）に供給する手段である。

コモンドライバ部１４は、ロジック部１１から入力されるコモン選択信号に応じてコモン駆動信号Ｙ１〜Ｙｎを生成し、これらを液晶表示パネル１の各走査線（液晶セルの各他端）に供給する手段である。

電源部１５は、装置外部から第１電源電圧Ｖｃｃ１（主としてロジック回路系を駆動するための電源電圧であり、例えば１．８［Ｖ］）と、第２電源電圧Ｖｃｃ２（主としてアナログ回路系を駆動するための電源電圧であり、例えば２．８［Ｖ］）の入力を受けて、ロジック部１１、メモリ部１２、セグメントドライバ部１３、及び、コモンドライバ部１４にそれぞれ電力供給を行う手段である。なお、電源部１５には、第１電源電圧Ｖｃｃ１や第２電源電圧Ｖｃｃ２の供給ラインに平滑キャパシタが接続されており、液晶表示装置の電源オフ時において、第１電源電圧Ｖｃｃ１及び第２電源電圧Ｖｃｃ２は、上記した平滑キャパシタの放電に伴って、その電圧レベルが徐々に低下していく。

液晶表示パネル２は、複数の信号線（セグメント信号線）とこれに直交する複数の走査線（コモン信号線）との各交点にそれぞれ液晶セルを挟持して成る単純マトリクス型（ＳＴＮ［Super Twisted Nematic］型）の液晶表示パネルであり、各液晶セルの両端間に電圧をかけることで液晶分子の向きを変え、光の透過を制御することによって、任意の文字や画像を表示するものである。

次に、液晶表示装置の電源オフ時における液晶セルの放電処理について説明する。

図２は、液晶セルの放電処理を実現するためのブロック図である。

図２に示すように、本実施形態の液晶駆動装置１は、液晶セルの放電処理に関連する回路ブロックとして、先出の図１で示した回路ブロック１１〜１５のほかに、アナログ電源監視部２０と、論理積演算器２１と、リセット信号生成部２２と、を有して成る。

アナログ電源監視部２０は、第１電源電圧Ｖｃｃ１を駆動電圧とし、第１電源電圧Ｖｃｃ１よりも高い第２電源電圧Ｖｃｃ２を監視して、これが所定の閾値（アナログ回路系の最低動作保証電圧よりも高い任意の電圧値）を下回っているか否かを示すモニタ信号Ｓａを生成する手段である。なお、モニタ信号Ｓａは、例えば、第２電源電圧Ｖｃｃ２が所定の閾値を下回っていればローレベルとなり、下回っていなければハイレベルとなる２値信号である。アナログ電源監視部２０の内部構成及び動作については、後ほど詳述する。

論理積演算器２１は、モニタ信号Ｓａと外部リセット信号Ｓｂとの論理積演算信号Ｓｃを生成する論理ゲート部である。すなわち、論理積演算信号Ｓｃは、モニタ信号Ｓａと外部リセット信号Ｓｂが共にハイレベルである場合にのみハイレベルとなり、その余の場合にはローレベルとなる２値信号である。

ロジック部１１は、第１電源電圧Ｖｃｃ１を駆動電圧とし、先述した諸機能を実現するほか、論理積演算信号Ｓｃに応じてリセットリクエスト信号Ｓｄを生成する手段である。なお、ロジック部１１は、論理積演算信号Ｓｃの立下がりエッジをトリガとして、リセットリクエスト信号Ｓｄの送出を行う。

リセット信号生成部２２は、第２電源電圧Ｖｃｃ２を駆動電圧とし、リセットリクエスト信号Ｓｄに応じてリセット信号ＥＮを生成する手段である。

セグメントドライバ部１３及びコモンドライバ部１４は、第２電源電圧Ｖｃｃ２を駆動電圧とし、先述した諸機能を実現するほか、リセット信号ＥＮに応じて液晶セル（図２では不図示）の放電処理を行う手段である。

上記構成から成る液晶駆動装置１において、ロジック部１１は、外部リセット信号Ｓｂがローレベルとされた場合だけでなく、アナログ電源監視部２０にて第２電源電圧Ｖｃｃ２が所定の閾値を下回ったことが検出され、モニタ信号Ｓａがローレベルとされた場合にも、リセット信号生成部２２に対してリセットリクエスト信号Ｓｄを送出する。

従って、液晶表示装置の動作中に電池が取り外された場合など、通常とは異なるシーケンスで電源がオフされたとしても、第２電源電圧Ｖｃｃ２がアナログ回路系の最低動作保証電圧を下回る前に、リセット信号生成部２２からセグメントドライバ部１３及びコモンドライバ部１４に対してリセット信号ＥＮを送出し、液晶セルに蓄積された電荷を確実に放電した後に、液晶表示装置の動作を停止することが可能となるので、液晶表示パネル２に意図しないライン表示を生じるおそれがなくなる。

なお、液晶表示装置の電源オフに伴い、第２電源電圧Ｖｃｃ２だけでなく、第１電源電圧Ｖｃｃ１も当然に低下するが、第２電源電圧Ｖｃｃ２がアナログ回路系の最低動作保証電圧を下回る前であれば、第１電源電圧Ｖｃｃ１もロジック回路系の最低動作保証電圧を下回ることはないと考えられるので、上記のリセット動作に支障が生じることはない。また、第１電源電圧Ｖｃｃ１が第２電源電圧Ｖｃｃ２よりも先に低下した場合でも、第２電源電圧Ｖｃｃ２が最低動作保証電圧を下回らない領域では、ロジック部１１からのリセットリクエスト信号Ｓｄがローレベルとなってリセットがかかるため、回路に問題が生じることはない。

次に、アナログ電源監視部２０の内部構成及び動作について、詳細な説明を行う。

図３は、アナログ電源監視部２０の一構成例を示すブロック図である。

図３に示すように、本構成例のアナログ電源監視部２０は、ダイオードＤ１と、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ１及びＰ２と、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１〜Ｎ５と、を有して成る。

ダイオードＤ１のアノードは、第２電源電圧Ｖｃｃ２の印加端に接続されている。ダイオードＤ１のカソードは、トランジスタＮ１のドレインに接続されている。トランジスタＮ１のソースは、トランジスタＮ２のドレインに接続されている。トランジスタＮ２のソースは、接地端に接続されている。トランジスタＮ１、Ｎ２のゲートは、いずれもダイオードＤ１のカソードに接続されている。トランジスタＮ１、Ｎ２のバックゲートは、いずれも接地端に接続されている。

トランジスタＰ１のソース及びバックゲートは、いずれも第１電源電圧Ｖｃｃ１の印加端に接続されている。トランジスタＰ１のゲートは、ダイオードＤ１のカソードに接続されている。トランジスタＰ１のドレインは、トランジスタＮ３のドレインに接続されている。トランジスタＮ３のソースは、トランジスタＮ４のドレインに接続されている。トランジスタＮ４のソースは、接地端に接続されている。トランジスタＮ３、Ｎ４のゲートはいずれもトランジスタＰ１のドレインに接続されている。トランジスタＮ３、Ｎ４のバックゲートは、いずれも接地端に接続されている。

トランジスタＰ２のソース及びバックゲートは、いずれも第１電源電圧Ｖｃｃ１の印加端に接続されている。トランジスタＰ２のゲートは、トランジスタＰ１のドレインに接続されている。トランジスタＰ２のドレインは、トランジスタＮ５のドレインに接続される一方、モニタ信号Ｓａの出力端として、論理積演算器２１（図３では不図示）の入力端にも接続されている。トランジスタＮ５のソース及びバックゲートは、接地端に接続されている。トランジスタＮ５のゲートは、トランジスタＰ１のドレインに接続されている。

上記構成から成るアナログ電源監視部２０において、トランジスタＰ１のゲートには、第２電源電圧Ｖｃｃ２よりもダイオードＤ１の順方向降下電圧Ｖｆ（約０．６［Ｖ］）だけ低い電圧（Ｖｃｃ２−Ｖｆ）が印加されており、液晶表示装置の電源オン時には、第２電源電圧Ｖｃｃ２が２．８［Ｖ］に維持されるので、トランジスタＰ１のゲート電圧は、約２．２［Ｖ］に維持される。一方、トランジスタＰ１のソースには、第１電源電圧Ｖｃｃ１が印加されており、液晶表示装置の電源オン時には、第１電源電圧Ｖｃｃ１が１．８［Ｖ］に維持されるので、トランジスタＰ１のソース電圧も１．８［Ｖ］に維持される。

従って、液晶表示装置の電源オン時には、トランジスタＰ１のゲート電圧がソース電圧よりも高くなるため、トランジスタＰ１はオフとなり、トランジスタＰ１のドレイン電圧は、トランジスタＮ３、Ｎ４を介してローレベルとなる。その結果、トランジスタＰ２がオンとなり、トランジスタＮ５がオフとなるので、モニタ信号Ｓａはハイレベルとなる。

一方、液晶表示装置の動作中に電池が取り外された場合など、通常とは異なるシーケンスで電源がオフされたことに伴って、第２電源電圧Ｖｃｃ２が低下し、トランジスタＰ１のゲート電圧（Ｖｃｃ２−Ｖｆ）がトランジスタＰ１のソース電圧Ｖｃｃ１よりもトランジスタＰ１のオンスレッショルド電圧Ｖｔｈ（約０．６［Ｖ］）だけ低くなると、トランジスタＰ１がオンとなり、トランジスタＰ１のドレイン電圧は、第１電源電圧Ｖｃｃ１に吊られてハイレベルとなる。その結果、トランジスタＰ２がオフとなり、トランジスタＮ５がオンとなるので、モニタ信号Ｓａはローレベルとなる。

なお、ダイオードＤ１を用いず、第２電源電圧Ｖｃｃ２をトランジスタＰ１のゲートに直接印加する構成では、トランジスタＰ１がオフからオンに転じる時点で、第２電源電圧Ｖｃｃ２がアナログ回路系の最低動作保証電圧を下回っているおそれがあるため、液晶セルの放電処理を確実に行うためには、図３に示した回路構成を採用することが望ましい。

このように、上記構成から成るアナログ電源監視部２０であれば、ダイオードＤ１の順方向降下電圧Ｖｆを利用することにより、第２電源電圧Ｖｃｃ２が実使用範囲よりも大幅に低下した場合であって、かつ、第２電源電圧Ｖｃｃ２がアナログ回路系の最低動作保証電圧を下回る前に、モニタ信号Ｓａの論理をハイレベルからローレベルに変遷させることができるので、液晶表示装置の電源オフに際して、ノイズなどの影響を受けることなく、確実に液晶セルの放電処理を実行することが可能となる。

なお、上記の実施形態では、本発明を単純マトリクス型の液晶表示パネルを駆動する液晶表示装置に適用した場合を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他形式の液晶表示パネルを駆動する液晶表示装置はもちろん、その他の機器に搭載される電源装置全般についても、本発明を適用することが可能である。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

例えば、上記実施形態では、モニタ信号Ｓａと外部リセット信号Ｓｂの論理演算信号を生成する論理ゲート部として、論理積演算器２１を用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、その余の論理ゲート部を用いてもよいし、或いは、モニタ信号Ｓａをロジック部１１に直接入力する構成としても構わない。

本発明は、例えば、電池駆動の液晶駆動装置において、電源オフ時の意図しないライン表示を防止する上で有用な技術である。

は、本発明に係る液晶表示装置の一実施形態を示すブロック図である。は、液晶セルの放電処理を実現するためのブロック図である。は、アナログ電源監視部２０の一構成例を示すブロック図である。は、液晶駆動装置の一従来例を示すブロック図である。

符号の説明

１液晶駆動装置（容量負荷駆動装置）
１１ロジック部
１２メモリ部
１３セグメントドライバ部
１４コモンドライバ部
１５電源部
２０アナログ電源監視部
２１論理積演算器
２２リセット信号生成部
２液晶表示パネル
Ｄ１ダイオード
Ｐ１、Ｐ２Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｎ１〜Ｎ５Ｎチャネル型ＭＯＳ電界効果トランジスタ

Claims

第１電源電圧を駆動電圧とし、第１電源電圧よりも高い第２電源電圧を監視して、これが所定の閾値を下回っているか否かを示すモニタ信号を生成する電源監視部と；
第１電源電圧を駆動電圧とし、前記モニタ信号に応じてリセットリクエスト信号を生成するロジック部と；
第２電源電圧を駆動電圧とし、前記リセットリクエスト信号に応じてリセット信号を生成するリセット信号生成部と；
第２電源電圧を駆動電圧とし、前記リセット信号に応じて液晶セルの放電処理を行うドライバ部と；
を有して成り、
前記電源監視部は、
アノードが第２電源電圧の印加端に接続されたダイオードと、
ソース及びバックゲートが第１電源電圧の印加端に接続され、ゲートが前記ダイオードのカソードに接続された第１Ｐチャネル型電界効果トランジスタと、
ソース及びバックゲートが第１電源電圧の印加端に接続され、ゲートが第１Ｐチャネル型電界効果トランジスタのドレインに接続され、ソースが前記モニタ信号の出力端に接続された第２Ｐチャネル型電界効果トランジスタと、
ドレイン及びゲートが前記ダイオードのカソードに接続され、バックゲートが接地端に接続された第１Ｎチャネル型電界効果トランジスタと、
ドレインが第１Ｎチャネル型電界効果トランジスタのソースに接続され、ゲートが前記ダイオードのカソードに接続され、ソース及びバックゲートが接地端に接続された第２Ｎチャネル型電界効果トランジスタと、
ドレイン及びゲートが第１Ｐチャネル型電界効果トランジスタのドレインに接続され、バックゲートが接地端に接続された第３Ｎチャネル型電界効果トランジスタと、
ドレインが第３Ｎチャネル型電界効果トランジスタのソースに接続され、ゲートが第１Ｐチャネル型電界効果トランジスタのドレインに接続され、ソース及びバックゲートが接地端に接続された第４Ｎチャネル型電界効果トランジスタと、
ドレインが前記モニタ信号の出力端に接続され、ゲートが第１Ｐチャネル型電界効果トランジスタのドレインに接続され、ソース及びバックゲートが接地端に接続された第５Ｎチャネル型電界効果トランジスタと、
を有して成り、前記第１Ｐチャネル型電界効果トランジスタのドレイン電圧に応じて前記モニタ信号の論理変遷を行うことを特徴とする液晶駆動装置。
前記電源監視部と前記ロジック部との間に設けられて、外部リセット信号が第１論理レベルであるときには、前記電源監視部から前記ロジック部に前記モニタ信号をスルー出力する一方、前記外部リセット信号が第２論理レベルであるときには、前記電源監視部での監視結果に依ることなく前記ロジック部に入力される前記モニタ信号を第２電源電圧が所定の閾値を下回っているときの論理レベルに固定する論理ゲート部を有して成ることを特徴とする請求項１に記載の液晶駆動装置。
複数の走査線と複数の信号線との間に液晶セルを挟持して成る液晶表示パネルと、前記液晶セルの駆動制御を行う請求項１または請求項２に記載の液晶駆動装置と、を有して成ることを特徴とする液晶表示装置。