JP4089908B2

JP4089908B2 - 液晶表示装置及び画像形成装置

Info

Publication number: JP4089908B2
Application number: JP2004261428A
Authority: JP
Inventors: 純也与田
Original assignee: Kyocera Mita Corp
Current assignee: Kyocera Document Solutions Inc
Priority date: 2004-09-08
Filing date: 2004-09-08
Publication date: 2008-05-28
Anticipated expiration: 2024-09-08
Also published as: JP2006078680A

Description

本発明は、液晶表示装置に関し、特に、ファクシミリ・プリンタ・複合機などの画像形成装置が備える液晶表示装置に関する。

ファクシミリ・プリンタ・複合機などの画像形成装置は、ＬＣＤ（Liquid Crystal Display）と呼ばれる液晶表示装置を備えている。この液晶表示装置は、２枚のガラス板の間に特殊な液体を封入し、電圧をかけることによって液晶分子の向きを変え、光の透過率を増減させることで像を表示する構造になっている。

このような液晶表示装置においては、画像形成装置の電源を降圧して、ＬＣＤを動作させるＩＣ用の電源（以下「ＬＣＤ用信号電源」という）を生成するのが一般的である。このようにすれば、画像形成装置の電源をオフにすることで、液晶表示装置の電源もオフにすることができる。

ところで、液晶分子の向きを変えるための電源（以下「液晶表示用電源」という）の電圧としては、ＬＣＤ用信号電源より高い電圧が必要となる。このため、一般的には、安価なチャージポンプ式の昇圧回路などでＬＣＤ用信号電源を昇圧して液晶表示用電源を生成するという手法がとられている。

しかしながら、チャージポンプ式の昇圧回路を用いた構成によると、画像形成装置の電源をオフにした際、液晶表示装置の表示に残像が生じることがあった。これは、チャージポンプ式の昇圧回路に蓄積された電荷がディスチャージされるまでに暫く時間がかかるために起こる現象である。

その対策として、従来から様々な技術が提案されている（特許文献１等）。なかでも最も安価で簡易的な手法として、ディスチャージ用のリセット端子を液晶表示ユニットに設ける手法が知られている。これによれば、ＬＣＤ用信号電源が所定値以下の電圧になったことを検知したとき、ディスチャージ用のリセット端子をオンにする。これによって、ＬＣＤを動作させるＩＣが駆動している間に、チャージポンプ式の昇圧回路に蓄積された電荷をディスチャージさせることができる。

この点、図４を用いて更に詳しく説明する。

Ｓ１は、画像形成装置の電源（以下「メイン電源」という）の電圧波形である。Ｓ２は、ＬＣＤ用信号電源の電圧波形である。Ｓ３は、ディスチャージ用のリセット端子から出力される信号の電圧波形である。Ｓ４は、液晶表示用電源の電圧波形である。

メイン電源をオフにした時点（Ｐ１１参照）においては、メイン電源の電圧は５Ｖであり、また、ＬＣＤ用信号電源の電圧は３．３Ｖである。メイン電源をオフにしたら、ＬＣＤ用信号電源の電圧が降下を始め、このＬＣＤ用信号電源が２．９Ｖ以下になったことを検知したとき（Ｐ１２参照）、ディスチャージ用のリセット端子をオンにする。これによって、チャージポンプ式の昇圧回路に蓄積された電荷のディスチャージが始まる。ＬＣＤ用信号電源が所定値以下の電圧になったら（Ｐ１３参照）、ＬＣＤを動作させるＩＣが駆動しなくなり、チャージポンプ式の昇圧回路に蓄積された電荷のディスチャージが終わる（Ｐ１４参照）。

以上のように、ディスチャージ用のリセット端子を液晶表示ユニットに設ける手法を採用すれば、図４にＴ１として表した時間だけ、チャージポンプ式の昇圧回路に蓄積された電荷をディスチャージさせることができる。
特開２０００−５０５６５号公報

上記したように、従来技術によると、図４にＴ１として表した時間だけ、チャージポンプ式の昇圧回路に蓄積された電荷をディスチャージさせることができる。しかしながら、この時間Ｔ１が短い場合は、電荷を十分にディスチャージさせることができず、液晶表示装置の表示に残像が生じる問題を解決することはできなかった。

本発明は、上記従来の事情に基づいて提案されたものであって、十分なディスチャージ時間を確保することによって、液晶表示装置の表示に残像が生じる問題を解決することを目的とする。

本発明は、上記目的を達成するために以下の手段を採用している。

すなわち、本発明は、メイン電源を降圧してＬＣＤ用信号電源を生成するとともに、該ＬＣＤ用信号電源を昇圧して液晶表示用電源を生成する液晶表示装置を前提としている。そして、このような液晶表示装置において、上記メイン電源が所定値以下の電圧になったことを検知したとき、上記液晶表示用電源にリセットをかけるパワーオフリセット回路を備えたことを特徴とする。このようにすれば、電荷を十分にディスチャージさせることができ、液晶表示装置の表示に残像が生じる問題を解決することができる。

また、本発明では、上記パワーオフリセット回路を電源立ち下げ時に用い、該パワーオフリセット回路とは別のパワーオンリセット回路を電源立ち上げ時に用いるようにしている。このように電源オン時と電源オフ時とで別個のリセット回路を用いる構成にすれば、リセットに係る検知電圧及びタイミングをそれぞれ別個に設定することができる。

本発明によれば、メイン電源が所定値以下の電圧になったことを検知したとき、液晶表示用電源にリセットをかけるようにしているので、電荷を十分にディスチャージさせることができ、液晶表示装置の表示に残像が生じる問題を解決することができる。

以下、本発明の実施の形態を図面にしたがって詳細に説明する。

図１は、本発明を適用した液晶表示装置の要部の概略構成図である。

液晶表示ユニット４０にはＬＣＤ用信号電源（3.3V）を入力し、このＬＣＤ用信号電源（3.3V）をチャージポンプ式の昇圧回路４１で昇圧して液晶表示用電源（13.2V）を生成する。ディスチャージ用のリセット端子（/RES(LCD)）は、それを制御しているＣＰＵ３０のポートに接続し、このＣＰＵ３０のリセット端子（/RES(CPU)）はパワーオンリセット回路２０に接続する。このパワーオンリセット回路２０は、ＬＣＤ用信号電源（3.3V）が２．９Ｖ以上になったことを検知したとき、ＣＰＵ３０のリセット端子（/RES(CPU)）をオンにするようになっている。

既に説明したように、従来技術によると、ＬＣＤ用信号電源（3.3V）が２．９Ｖ以下になるまでは、ディスチャージ用のリセット端子（/RES(LCD)）をオンにすることができない。このため、電荷を十分にディスチャージさせることができず、液晶表示装置の表示に残像が生じる場合があった。

そこで、本発明では、メイン電源（5.0V）が４．２Ｖ以下になったことを検知したとき、液晶表示用電源にリセットをかけるパワーオフリセット回路１０を備えた。ここでいう「液晶表示用電源にリセットをかける」とは、具体的には、ディスチャージ用のリセット端子（/RES(LCD)）をオンにすることを意味する。このようにすれば、電荷を十分にディスチャージさせることができ、液晶表示装置の表示に残像が生じる問題を解決することができる。

この点、図２を用いて更に詳しく説明する。

図４と同様、Ｓ１は、メイン電源の電圧波形であり、Ｓ２は、ＬＣＤ用信号電源の電圧波形であり、Ｓ３は、ディスチャージ用のリセット端子から出力される信号の電圧波形であり、Ｓ４は、液晶表示用電源の電圧波形である。また、メイン電源をオフにした時点（Ｐ１参照）においては、メイン電源の電圧は５Ｖであり、ＬＣＤ用信号電源の電圧は３．３Ｖである。

メイン電源をオフにしたら、ＬＣＤ用信号電源の電圧が降下を始める点は既に説明した通りである。従来は、このＬＣＤ用信号電源が２．９Ｖ以下になったことを検知したとき、ディスチャージ用のリセット端子をオンにすることとしていた。

しかしながら、図２を見てもわかるように、ＬＣＤ用信号電源の電圧が降下を始めるタイミングは、メイン電源の電圧が降下を始めるタイミングよりも若干遅い。これは、メイン電源を降圧することによってＬＣＤ用信号電源を生成しているからである。

本発明では、この点に着目し、メイン電源が４．２Ｖ以下になったことを検知したとき（Ｐ２参照）、ディスチャージ用のリセット端子をオンにすることとした。このようにすれば、ＬＣＤを動作させるＩＣが駆動しなくなるまでに（Ｐ３参照）、チャージポンプ式の昇圧回路に蓄積された電荷を十分にディスチャージさせることができる（Ｐ４参照）。すなわち、十分なディスチャージ時間Ｔ２を確保することが可能となった。

図３は、電源オン時と電源オフ時のタイミングチャートである。

（Ａ）はメイン電源、（Ｂ）は／ＲＥＳ（ＰＯＷＥＲＯＦＦ）、（Ｃ）はＬＣＤ用信号電源、（Ｄ）は／ＲＥＳ（ＣＰＵ）、（Ｅ）は／ＲＥＳ（ＬＣＤ）の波形を表している。／ＲＥＳ（ＰＯＷＥＲＯＦＦ）とは、本発明で追加したパワーオフリセット回路１０からの出力信号である。

電源オン時については、（Ｃ）及び（Ｄ）に示すように、ＬＣＤ用信号電源の電圧が２．９Ｖ以上になったことをパワーオンリセット回路２０が検知してから所定時間（６９ｍｓ）が経過した後、ＲＥＳ（ＣＰＵ）が立ち上がるようになっている。一方、電源オフ時については、（Ａ）及び（Ｂ）に示すように、メイン電源の電圧が４．２Ｖ以下になったことをパワーオフリセット回路１０が検知したとき、／ＲＥＳ（ＰＯＷＥＲＯＦＦ）が立ち下がるようになっている。

そこで、／ＲＥＳ（ＬＣＤ）の立ち上げタイミングについては、（Ｄ）及び（Ｅ）に示すように、／ＲＥＳ（ＣＰＵ）の立ち上げタイミングと同期させた。一方、／ＲＥＳ（ＬＣＤ）の立ち下げタイミングについては、／ＲＥＳ（ＰＯＷＥＲＯＦＦ）の立ち下げタイミングと同期させた。このようにすれば、電源オン時については従来と同様に機能させることができ、一方、電源オフ時については、本発明で追加したパワーオフリセット回路１０を有効にすることができる。

以上のように、本発明によれば、メイン電源が所定値以下の電圧になったことを検知したとき、液晶表示用電源にリセットをかけるようにしているので、電荷を十分にディスチャージさせることができ、液晶表示装置の表示に残像が生じる問題を解決することができる。また、電源オン時と電源オフ時とで別個のリセット回路を用いるようにしているので、リセットに係る検知電圧及びタイミングをそれぞれ別個に設定できるというメリットもある。しかも、この設定内容はハードウェアで調整することができるので、ソフトウェア的な負荷がない。加えて、本発明は、ディスチャージ用のリセット端子を液晶表示ユニットに設けるという最も安価で簡易的な構成について適用することができるので、コスト的にも有利である。

本発明は、残像が生じる問題をかかえる液晶表示装置に適用することができ、例えば、ファクシミリ・プリンタ・複合機などの画像形成装置が備える液晶表示装置に適用することができる。

本発明を適用した液晶表示装置の要部の概略構成図本発明における電圧波形図本発明における電源オン時と電源オフ時のタイミングチャート従来における電圧波形図

符号の説明

１０パワーオフリセット回路
２０パワーオンリセット回路
３０ＣＰＵ
４０液晶表示ユニット
４１昇圧回路
Ｓ１メイン電源の電圧波形
Ｓ２ＬＣＤ用信号電源の電圧波形
Ｓ３ディスチャージ用のリセット端子から出力される信号の電圧波形
Ｓ４液晶表示用電源の電圧波形

Claims

メイン電源を降圧してＬＣＤ用信号電源を生成するとともに、該ＬＣＤ用信号電源を昇圧して液晶表示用電源を生成する液晶表示装置において、
上記メイン電源が所定値以下の電圧になったことを検知したとき、上記液晶表示用電源にリセットをかけるパワーオフリセット回路を備えたことを特徴とする液晶表示装置。
上記パワーオフリセット回路を電源立ち下げ時に用い、該パワーオフリセット回路とは別のパワーオンリセット回路を電源立ち上げ時に用いる請求項１に記載の液晶表示装置。
請求項１又は請求項２に記載の液晶表示装置を備えた画像形成装置。