JP2010066632A - 液晶パネル用ドライバ電源回路 - Google Patents

Abstract

【課題】液晶パネルの駆動には、各種のドライバ電源が必要であり、かつ、それらの電源の立ち上がり立下りの順序を守る必要があった。そのため、必要以上にドライバ電源から電流を流し、消費電力が増大する原因となっており、これを低減する電源装置を提供することを目的とする。
【解決手段】高電圧のＶＧＨの供給を映像データのある期間のみとし、映像データが無い区間には供給を停止するとともに、その間はＶＧＨの負荷となる回路を切り離し、映像データの供給開始と同時に高速にＶＧＨを立ち上げることにより低消費電力化を図るものである。
【選択図】図１

Description

本発明は、液晶パネルを用いて映像情報を表示する液晶パネル用ドライバ電源回路に関する。

液晶表示装置２７は、図１４に示すように、液晶パネル１と、それを駆動させるためのゲートドライバ回路２とソースドライバ回路３、それらドライバ回路のタイミングを制御するタイミングコントロール回路２６、映像データの階調を液晶パネルの階調に合わせるγ補正回路９、そして、ドライバ回路などに電源を供給する基準電圧供給回路２５とから成り立っている。

そして、基準電圧供給回路２５は、ソースドライバ回路３に対して、駆動用電源ＶＤＤ３．３ボルトおよびＶＧＥＮ ５ボルトを出力している。

また、基準電圧供給回路２５は、ゲートドライバ回路２に対し、駆動電圧ＶＤＤ ３．３ボルトおよび高電圧ＶＧＨ １５ボルト及びマイナス電圧ＶＧＬ ―５ボルトを出力している。

そして、液晶表示装置２７の起動では、ソースドライバ回路３に対し、駆動電圧ＶＤＤ３．３ボルトの入力前に、映像データやＶＧＥＮ ５ボルトが入力したり、また、ゲートドライバ２に対し、駆動電圧ＶＤＤ ３．３ボルトの入力の前にＶＧＨ １５ボルトが入力したりした場合には、各部品が誤動作したり、故障するためこれらの電源を供給する場合にはそれらを供給するタイミングを調整する必要がある。

すなわち、起動時には、図１５に示すように、最初に駆動電圧ＶＤＤ ３．３ボルトを立ち上げ。その後に、映像データを入力し、そして、ゲートドライバ回路２の出力部に対し、マイナス電圧ＶＧＬ −５ボルトが出力し、その後にソースドライバ回路３に対し、ＶＧＥＮ ５ボルトが出力される。その後に、ゲートドライバ回路２に対し、高電圧ＶＧＨ １５ボルトが出力される。

そして、表示を終了する場合には、電源電圧をオフする前にゲートドライバ回路２に高電圧ＶＧＨ １５ボルトの供給を停止し、その後にソースドライバ回路３に対しＶＧＥＮ ５ボルトの供給を停止する。そして、ゲートドライバ回路２に対してマイナス電圧 ―５ボルトの供給を停止し、映像データを停止した後、最後に駆動電圧ＶＤＤ ３．３ボルトの供給を停止していた。

また、特許文献１には、各電圧が所定の順番で立ち上がる液晶表示装置が記載されている。
特開２００７−６５１３５号公報

しかしながら、上記の駆動電圧は液晶表示装置が映像データを表示する間、常に供給されているが、映像データはブランキング期間があるため、常には必要とせず、無駄な消費電力を費やしていた。

本発明は、このような状況を鑑みてなされたものであり、不要な駆動電源への供給を省くことが出来、低消費電力な液晶パネル用ドライバ電源回路を提供することを目的とする。

上記目的を達成するため、本発明の液晶パネル用ドライバ電源回路は、複数のゲート線と複数のソース線を用いて画像を表示する液晶パネルと、前記ゲート線と前記ソース線を駆動するドライバ回路と、該ドライバ回路を駆動するために必要な複数の電圧レベルを供給する基準電圧供給回路と各ドライバ回路、基準電圧供給回路へ供給する信号のタイミングを調整するタイミングコントロール回路とを備え、前記タイミングコントロール回路に入力される映像データの有無により、前記ドライバ回路を駆動するための基準電圧をオン／オフすることを特徴とする。

さらに本発明の液晶パネル用ドライバ電源回路は、前記基準電圧供給回路にて複数基準電圧を生成するために、元となる単一電源よりそれぞれの基準電圧を直接生成することを特徴とする。
さらに本発明の液晶パネル用ドライバ電源回路は、映像データの無い期間が長い垂直ブランキング期間において基準電圧の低下を防止するために、基準電圧をドライバ回路に接続するか否かを切り替えることを特徴とする。

本発明によれば、液晶表示装置において、不要な駆動電源への供給を省くことが出来、低消費電力な液晶パネル用ドライバ電源回路を可能にすることが出来る。

本発明を実施するための最良の形態を説明する。

図１は、本発明が含まれる液晶表示装置７の一実施形態を示すブロック図である。

液晶表示装置７は、液晶パネル１とタイミングコントロール回路４と、電源回路６と基準電圧供給回路５と、γ補正回路９とソースドライバ回路３と、ゲートドライバ回路２とＶＧＨスイッチ８とからなる。

液晶表示装置７には、映像データと操作パネル（図示せず）等からの各種制御信号がタイミングコントロール回路４に入力される。

タイミングコントロール回路４では、基準電圧供給回路５に基準電圧を起動したり、終了したりするＶＧＨ＿ＣＴＬ、ＶＧＬ＿ＣＴＬ、ＶＳＨ＿ＣＴＬなどの制御信号を供給したり、γ補正回路９に対して、ソース線に送る画像データを送ったり、ゲートドライバ回路２に対して、画像データからゲート線から制御信号を送るタイミング信号を作成したり、ＶＧＨスイッチ８に対して画像データが存在する期間はロウとなり、画像データが存在しない期間にはハイとなるＶＧＨ＿ＣＴＬ信号を供給したりする。

電源回路６は、基準電圧供給回路５で液晶パネル１を駆動するために必要な各種電圧を生成するための基となるＶｉｎ電圧（１２ボルト）を供給する。

基準電圧供給回路５では、ゲートドライバ回路２やソースドライバ回路３で液晶パネル１を駆動するための各種電圧をタイミングコントロール回路４からの制御信号に基づき生成する。

γ補正回路９では、液晶１５の透過特性（後述）に合わせるためにソースドライバ回路３から出力するソース線（後述）に供給する映像データの階調を変換する。

ソースドライバ回路３では液晶パネル１のソース線に供給する映像データを生成する。ゲートドライバ回路２では液晶パネル１のゲート線（後述）に供給する制御信号を生成する。

ＶＧＨスイッチ８は、映像データが存在する期間のみＶＧＨをゲートドライバ回路２へ供給するとともに、映像データの無い期間が長い垂直のブランキング期間においてはゲートドライバ回路２の入力端子の電位を保持する。

このような回路によって構成された液晶表示装置７において、液晶パネル１はたとえば、図２のようになっており、バックライト（図示せず）からの光を偏光フィルター１１で光の回転角を制限して特定方向に振動する光だけを透過させる。

次のガラス基盤１２では透明電極１３の電荷が他の部分に、漏れないように絶縁するとともに、偏光フィルター１１からの光を透過させる。

透明電極１３ではガラス基盤１２を通ってきた光を通過させるとともに、ある一定の電位に保つ。

配向膜１４では接した液晶１５の分子の長手方向をほぼガラス基盤１２と平行となるように作用する。これにより界面を接する液晶１５の分子はガラス基盤１２上で横になり、一定の方向に並べる。

液晶１５はねじれ配向されており、透明電極１３、透明電極１７との電位差により光学的な特性を変化させ、図３に示すように、透明電極１３からの光の透過量を変える。すなわち、印加電圧が低い状態では光を透過するが、印加電圧が高くなると光の透過量が減少する。

配向膜１６でも液晶１５の分子の方向をガラス基盤１９と平行となるように作用する。

透明電極１７では後述するようにソースドライバ回路３からの信号、ゲートドライバ回路２からの信号により映像データを液晶１５に伝える。

カラーフィルター１８では透過した光に対してＲ（赤）Ｇ（緑）Ｂ（青）のそれぞれのフィルターをかけて着色する。

偏光フィルター２０では偏光フィルター１１と互いに直交して配置されており、液晶１５が無ければ、光を透過しないが、液晶１５があることにより光の振動方向が液晶１５の分子の配向方向に追従して９０度回転する。その結果、透明電極１３、透明電極１７間に電位が無い状態では、光の振動方向は偏光フィルター２０と一致して光は透過する。液晶１５に透明電極１３、透明電極１７を通して電圧を加えると、配向膜１４、配向膜１６でガラス基盤１２、ガラス基盤１９に対して長手方向を平行に配置されていた液晶１５が長手方向を垂直になろうとする。これにより液晶１５のねじれ構造が弱まり、液晶１５に入射した光が回転しにくくなる。そのため、偏光フィルター２０で光が吸収され透過しにくくなる。

このような構造の液晶パネル１の各画素は図４のように透明電極１７上に配置されている。そして、ソースドライバ回路３からのソース線２１とゲートドライバ回路２からのゲート線２２が直交している。さらに、交差部付近にＴＦＴスイッチ２３、そして、囲まれた領域に画素電極２４が存在する。そして、液晶パネル１全体としては、図５に示すようにマトリクスが構成されている。

ＴＦＴスイッチ２３は、ゲート線２２が高電位のときに導通（オン）状態、低電位の時には非導通（オフ）状態のスイッチとなる。すなわち、ゲート線２２が高電位（１５ボルト）になると、ＴＦＴスイッチ２３のゲート付近にマイナス電荷が引き寄せられ、このとき、ソースとドレイン間に電位差が存在すると電子が移動し、電流が流れる。このようにしてソース線２１からの映像データが画素電極２４に与えられる。この状態が導通状態であり、ＴＦＴスイッチ２３がオンとなる。

逆にゲート線２２を低電位（−５ボルト）にするとＴＦＴスイッチ２３のゲート付近に引き寄せられた電子が無くなり、ソースとドレイン間に電位差があっても電流が流れず非導通状態となり、ＴＦＴスイッチ２３がオフとなる。

ソースドライバ回路３は各ソース線２１を駆動するドライバであり、ゲートドライバ回路２は各ゲート線２２を駆動するドライバである。そして、タイミングコントロール回路４は、外部からの供給される映像データを受け取って、ソースドライバ回路３へ出力したり、タイミングを合わせるためのゲート線２２の信号を出力している。

この様子を示すと、図６のようになる。各ゲート線２２はＴＦＴスイッチ２３を順次、ゲートの高電圧でオンし、ソース線２１を通じて映像データを液晶１５に加える。他のゲート線２２は低電圧に保っておく、この動作を線順次にて、選択しているゲート線２２を１本ずつずらしていく。画像データがＮＴＳＣ信号の場合には、１／６０秒で上から下まで選択されたゲート線２２が移動していく。そして、これを全画素にわたって行い液晶パネル１上に画像が作られる。

液晶パネル１の解像度がＶＧＡの場合、ゲート線２２が４８０本あるのでおよそゲート線１本あたりの選択時間は
１秒／６０Ｈｚ／４８０本＝３４．７マイクロ秒
となる。

ソースドライバ回路３から出力されるソース線２１は、ＶＧＡの場合、
６４０×３＝２４００本
有る。そして、３４．７マイクロ秒毎に２４００本のソース線２１に映像データを出力する。

このようにして映像データが液晶１５に伝えられるが、基準電圧発生回路５では、以上で示したように液晶パネル１を駆動するために、ソースドライバ回路３に対してＶＳＨ、ＶＬＳ、ＨＶＤＤ、ＶＨ０−２５５、ＶＬ０−２５５などの電圧を供給する。また、ゲートドライバ回路２に対してはＶＳＨ、ＶＧＬ、ＶＧＨなどの電圧を供給する。

そして、液晶表示装置７の起動ではソースドライバ回路３、ゲートドライバ回路２において、これらの電圧を供給する順序が重要であり、これらの起動のタイミングはゲート信号の場合は図７に示すような順番である。これを誤ると誤動作したり、故障したりする。

すなわち、起動時にはゲートドライバ回路２では最初にＶＳＨを立ち上げ、その後、マイナス電位のＶＧＬを立ち上げ、その後、映像データが入力されてから高電位のＶＧＨを立ち上げる。

ソースドライバ回路３ではＶＳＨが立ち上がり、その後、映像データが入力される、そして、ＨＶＤＤ、ＶＬＳ、ＶＨ０−２５５、ＶＬ０−２５５の順に立ち上がる。

表示を終了する場合には、ゲートドライバ回路２では、映像データの終了前に高電位のＶＧＨの供給を停止し、その後、映像データの供給を停止し、そして、マイナス電位のＶＧＬを停止して、最後にＶＳＨの供給を停止する。

ソースドライバ回路３では映像データを終了する前にＶＨ０−２５５、ＶＬ０−２５５、ＶＬＳ、ＨＶＤＤの順に供給を停止し、その後、映像データの供給を停止し、そして、最後にＶＳＨの供給を停止する。

このため、基準電圧供給回路５は、ゲートドライバ回路２に対して、５ボルトのＶＳＨ、−５ボルトの低電圧のＶＧＬと、１５ボルトの高電圧のＶＧＨを供給するため、図８に示すような構成となっている。

そして、その動作は、Ｔｒ１がオンの期間は、Ｌ１を通じてｉ_ＯＮ１が流れ、Ｃ１は充電されてＶＳＨが上昇し、オフの期間では、今度は、ｉ_ＯＮ１によってＬ１に蓄えられたエネルギーが、Ｄ１を経由してＣ１に充電するｉ_ＯＦＦ１となって流れ、Ｃ１に蓄えられた電荷とともにＶＳＨの負荷に電力を供給する。この繰り返しを行うが、図９に示すようにＶＳＨがＶＯＨ１に達すると、抵抗分割されたオペアンプＯＰ１の反転入力端子（−）の電位が非反転入力端子（＋）の電位より上がり、オペアンプＯＰ１の出力端子がロウに落ちる。そうするとコンパレータＣＯＭ１の非反転入力端子（＋）もロウとなり出力端子がロウとなる。これによりコンパレータＣＯＭ１の反転入力端子（−）から入力されているＯＳＣ信号がコンパレータＣＯＭ１の出力端子から出力されなくなる。そしてＯＲ回路ＯＲ１の入力端子もロウとなる。ＶＳＨ＿ＣＴＬがロウの場合、これによりドライバーＤｒ１の入力端子がロウとなり、出力端子もロウに落ちる。これによりＴｒ１のゲートの電圧が落ちるのでＴｒ１は連続してオフ状態となる。すると、Ｃ１に蓄えられた電荷だけが負荷に電力を供給するので、ＶＳＨは低下する。そして、ＶＯＬ１まで下がると抵抗分割されたオペアンプＯＰ１の反転入力端子（−）の電位が非反転入力端子（＋）の電位より下がり、出力端子がハイとなる。そうするとコンパレータＣＯＭ１の非反転入力端子（＋）もハイとなり反転入力端子（−）から入力されているＯＳＣ信号がコンパレータＣＯＭ１の出力端子から出力される。そしてＯＲ回路ＯＲ１の入力端子にＯＳＣ信号が入力されＯＲ回路ＯＲ１の出力端子もＯＳＣ信号となる。これによりドライバーＤｒ１の入力端子にＯＳＣ信号が入力され、出力端子がＴｒ１をオン／オフしてＶＳＨの電位を上げる。このような動作を繰り返してＶＳＨの電圧を一定に保つ。

ＶＧＨの場合は、Ｔｒ２がオンの期間は、Ｌ２を通じてｉ_ＯＮ２が流れ、Ｃ２は充電されてＶＧＨが上昇し、オフの期間は、ｉ_ＯＮ２によってＬ２に蓄えられたエネルギーが、Ｄ２を経由してＣ２に充電するｉ_ＯＦＦ２となって流れ、Ｃ２に蓄えられた電荷に加算され、Ｖｉｎよりも高い電圧ＶＧＨとして負荷に電力を供給する。こうしてＶＧＨの電圧がＶＯＨ２に達すると、抵抗分割されたオペアンプＯＰ２の反転入力端子（−）の電位が非反転入力端子（＋）の電位より上がり出力端子がロウに落ちる。そうすると、コンパレータＣＯＭ２の非反転入力端子（＋）もロウとなり出力端子がロウとなる。これによりコンパレータＣＯＭ２の反転入力端子（−）に入力されたＯＳＣ信号が出力されなくなり、ＯＲ回路ＯＲ２の入力端子もロウとなる。そして、ＶＧＨ＿ＣＴＬがロウの状態ならば、ドライバーＤｒ２の入力端子がロウとなり、Ｔｒ２はＯＦＦ状態が連続するようになる。その結果、ＶＧＨは低下する。そして、ＶＯＬ２まで下がると抵抗分割されたオペアンプＯＰ２の反転入力端子（−）の電位が非反転入力端子（＋）の電位より下がり出力端子がハイとなる。そうするとコンパレータＣＯＭ１の非反転入力端子（＋）もハイとなり反転入力端子（−）から入力されたＯＳＣが出力端子から出力される。そしてＯＲ回路ＯＲ２の入力端子に入力される。これによりドライバーＤｒ２の入力端子にＯＳＣ信号が供給され、これによりＴｒ２が再びオン／オフを繰り返すようになり、ＶＧＨの電圧を高める。この動作を繰り返すことにより、ＶＧＨの電圧を保つ。

ＶＧＬの場合は、Ｔｒ３がオンの期間は、Ｌ３を通じてｉ_ＯＮ３が流れ、Ｌ３にエネルギーが蓄えられる。そして、オフの期間は、Ｌ３に蓄えられたエネルギーが流れるが、Ｄ３の方向が逆であるからＶＧＬの極性がマイナスとなる。こうしてマイナスの電圧がＶＯＬ３よりも低くなると抵抗分割されたオペアンプＯＰ３の非反転入力端子（＋）の電位が反転入力端子（―）の電位より下がりオペアンプＯＰ３の出力がロウに落ちる。そうするとコンパレータＣＯＭ３の非反転入力端子（＋）もロウとなり出力端子がロウとなり、反転入力端子（−）から入力されたＯＳＣ信号が出力されなくなる。そして、ＯＲ回路ＯＲ３の入力端子もロウとなる。そして、ＶＧＬ＿ＣＴＬがロウの状態ならば、ドライバーＤｒ３の入力がロウとなり、Ｔｒ３のオフの状態が連続するようになる。その結果、負荷にマイナスの電流が流れてＶＧＬは上昇し、ＶＯＨ３に達すると抵抗分割されたオペアンプＯＰ３の非反転入力端子（＋）の電位が反転入力端子（―）の電位より上がり出力端子がハイとなる。そうするとコンパレータＣＯＭ３の非反転入力端子（＋）もハイとなり出力端子からＯＳＣ信号が出力されるようになる。そしてＯＲ回路ＯＲ３の入力端子にＯＳＣ信号が入力され、これによりドライバーＤｒ３の入力にＯＳＣ信号が入力され、Ｔｒ３をオン／オフするようになる。これにより、ＶＧＬの電圧を下げる。この動作の繰り返しにより、ＶＧＬのマイナス電圧を保つように動作する。

このようにして、ＶＳＨ、ＶＧＨ、ＶＧＬのそれぞれの電圧を保つように動作するが、ＶＳＨ＿ＣＴＬ、ＶＧＨ＿ＣＴＬ、ＶＧＬ＿ＣＴＬがハイとなると、その動作が停止する。

そこで、ＶＳＨ＿ＣＴＬ、ＶＧＬ＿ＣＴＬについては、図１０に示すように液晶表示装置７の起動および終了でオン／オフするが、ＶＧＨ＿ＣＴＬについては図１１に示すように映像信号の有無によりオン／オフさせる。

映像信号は、例えばＮＴＳＣ信号の場合は、図１２に示すような時間配分で画面が構成されている。映像データとブランキング期間があり、水平のブラッキング期間では１０．８マイクロ秒、垂直のブランキング期間では１．１１ミリ秒の時間は映像データが無い、そこでＯＳＣ信号の周波数は例えば７００ｋＨｚとすると、１．４３マイクロ秒毎にオンとオフを繰り返すので数マイクロ秒でＶＧＨは、所定の電圧１５ボルトとすることが出来る。

また、ＶＧＨスイッチ８は図１３に示すような回路構成をしており、基準電圧供給回路５とゲートドライバ回路２の間に設けられたスイッチと、このスイッチに対してゲートドライバ回路２側に分岐してアースとの間に設けられる平滑用コンデンサＣ４で構成されている。タイミングコントロール回路４から出力されるＶＧＨ＿ＣＴＬ信号がロウの時、スイッチをオンし、基準電圧供給回路５からのＶＧＨをゲートドライバ回路２へ供給する。そして、ＶＧＨ＿ＣＴＬ信号がハイの時は、スイッチをオフする。ゲートドライバ回路２の端子電圧は平滑用コンデンサＣ４からの電荷が流れる。これにより、映像データの無い期間が長い垂直のブランキング期間についてもＶＧＨの電位を保持しており、映像データの開始の直前でＶＧＨ＿ＣＴＬをロウとすることで高速にＶＧＨの電位を立ち上げることが出来る。

また、映像データは、水平方向で８３％、垂直方向で９３．３％であり他はブランキング期間であり、垂直のブランキング期間だけでも６．７％を占める。そして、この期間、基準電圧供給回路５はＶＧＨの供給を停止することが出来る。

このように映像のある期間のみＶＧＨを供給することにより、不要で電力の消費を削減出来、低消費電力な液晶パネル用ドライバ電源回路を構築することが出来る。

以上のように、映像データのある期間にのみ高電圧のドライバ電圧を供給し、映像データの無い期間が長い垂直のブランキング期間については基準電圧供給回路からの供給を停止し、高電圧をドライバ回路から切り離し、高電圧を平滑用コンデンサで保持する。平滑用コンデンサに蓄えられた電荷により電圧を保ち復帰時間を早め低消費電力とすることができる。

さらに、高電圧のドライバ電圧の生成に関し、高電圧を生成した後に映像データの有無により切り替えを行うのではなく、より低消費電力を図るために、基準電圧供給回路の他のドライバ電圧を生成するための基となる単一電源より映像データにあわせた直接高速にスイッチングすることにより生成する。

なお、映像データの無い期間がより長い垂直ブランキング期間においては、基準電圧の低下を防止するために、基準電圧をドライバ回路に接続するか否かを切り替える制御をおこなってもよい。

本発明のブロック図 液晶パネルの構造図 印加電圧により、液晶の透過率の変化を示す特性図 液晶パネルの１画素の構造図 液晶表示装置の液晶パネルとの関係を示すブロック図 液晶パネルのタイミングを取るゲート線と映像データを伝送するソース線の波形図 本発明のゲートドライバに印加するＶＳＨ、ＶＧＬ、ＶＧＨと映像データとのタイミング図 本発明の基準電圧供給回路のブロック図 本発明の基準電圧供給回路の動作を示すタイミング図 本発明のＶＳＨ信号、ＶＧＬ信号のタイミング図 本発明のＶＧＨ＿ＣＴＬ信号のタイミング図 ＮＴＳＣ標準方式の映像データとブランキング期間の割合を示す構成図と標準信号における映像データの割合と本発明の電源回路の映像信号の有無によるスイッチング動作を示すタイミング図 本発明のＶＧＨスイッチのブロック図 従来例のブロック図 従来例のタイミングチャート

符号の説明

１ 液晶パネル
２ ゲートドライバ回路
３ ソースドライバ回路
４ タイミングコントロール回路
５ 基準電圧供給回路
６ 電源回路
７ 液晶表示装置
８ ＶＧＨスイッチ
９ γ補正回路
２１ ソース線
２２ ゲート線

Claims (3)

1. 複数のゲート線と複数のソース線を用いて画像を表示する液晶パネルと、前記ゲート線と前記ソース線を駆動するドライバ回路と、該ドライバ回路を駆動するために必要な複数の電圧レベルを供給する基準電圧供給回路と各ドライバ回路、前記基準電圧供給回路へ供給する信号のタイミングを調整するタイミングコントロール回路とを備え、前記タイミングコントロール回路に入力される映像データの有無により、前記ドライバ回路を駆動するための基準電圧をオン／オフすることを特徴とする液晶パネル用ドライバ電源回路。
2. 請求項１に記載の液晶パネル用ドライバ電源回路において、前記基準電圧供給回路にて複数基準電圧を生成するために、元となる単一電源よりそれぞれの基準電圧を直接生成することを特徴とする液晶パネル用ドライバ電源回路。
3. 請求項１に記載の液晶パネル用ドライバ電源回路において、映像データの無い期間が長い垂直ブランキング期間において基準電圧の低下を防止するために、基準電圧をドライバ回路に接続するか否かを切り替えることを特徴とする液晶パネル用ドライバ電源回路。

Images