KR102540096B1 - 단락 검출 회로 및 이를 포함하는 표시 장치 - Google Patents

단락 검출 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102540096B1
KR102540096B1 KR1020180026544A KR20180026544A KR102540096B1 KR 102540096 B1 KR102540096 B1 KR 102540096B1 KR 1020180026544 A KR1020180026544 A KR 1020180026544A KR 20180026544 A KR20180026544 A KR 20180026544A KR 102540096 B1 KR102540096 B1 KR 102540096B1
Authority
KR
South Korea
Prior art keywords
start signal
transmission line
short
circuit
scan start
Prior art date
Application number
KR1020180026544A
Other languages
English (en)
Other versions
KR20190107218A (ko
Inventor
이대식
남양욱
이상현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180026544A priority Critical patent/KR102540096B1/ko
Priority to US16/260,936 priority patent/US10935823B2/en
Publication of KR20190107218A publication Critical patent/KR20190107218A/ko
Application granted granted Critical
Publication of KR102540096B1 publication Critical patent/KR102540096B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

단락 검출 회로는 전압 비교 블록 및 단락 결정 블록을 포함한다. 전압 비교 블록은 스캔 개시 신호 전송 라인으로부터 스캔 개시 신호를 입력받고, 기준 전압 소스로부터 기준 전압을 입력받으며, 수직 개시 신호의 하강 에지에서 스캔 개시 신호와 기준 전압을 비교하여 비교 결과를 출력한다. 단락 결정 블록은 상기 비교 결과에 기초하여 스캔 개시 신호 전송 라인의 단락 여부를 결정하고, 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로에 단락 발생 신호를 제공하여 과전류 보호 회로를 동작시킨다.

Description

단락 검출 회로 및 이를 포함하는 표시 장치{SHORT DETECTION CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 표시 패널 구동 회로 내 단락(short) 여부를 검출하는 단락 검출 회로 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 화소 회로들을 포함하는 표시 패널, 화소 회로들에 스캔 신호를 제공하는 스캔 드라이버, 화소 회로들에 데이터 신호를 제공하는 데이터 드라이버, 스캔 드라이버 및 데이터 드라이버를 구동하는 타이밍 컨트롤러 등을 포함한다. 한편, 스캔 드라이버는 신호 생성부 및 쉬프트 레지스터부를 포함하여 스캔 신호를 스캔 라인들에 순차적으로 인가한다. 구체적으로, 신호 생성부는 타이밍 제어부로부터 수직 개시 신호 및 적어도 하나의 수직 클럭 신호를 수신하고, 수직 개시 신호에 대해 레벨 쉬프팅(level shifting)을 수행하여 스캔 개시 신호를 생성하며, 적어도 하나의 수직 클럭 신호에 대해 레벨 쉬프팅을 수행하여 적어도 하나의 스캔 클럭 신호를 생성한다. 또한, 쉬프트 레지스터부는 신호 생성부로부터 스캔 개시 신호 및 적어도 하나의 스캔 클럭 신호를 수신하고, 이들에 기초하여 스캔 라인들에 순차적으로 인가될 스캔 신호를 생성한다. 하지만, 표시 패널 구동 회로 내에서 스캔 개시 신호가 전송되는 스캔 개시 신호 전송 라인이 저전원 전압 또는 고전원 전압이 전송되는 전송 라인들과 단락된 경우, 스캔 개시 신호가 왜곡되기 때문에 표시 패널의 상단(예를 들어, 우측 상단 등)에 빛샘 현상과 같은 불량이 발생할 수 있고, 상기 단락이 존재함에도 불구하고 표시 패널 구동 회로 및/또는 전원 관리 집적 회로가 계속적으로 동작하면 표시 장치의 오동작(예를 들어, 파괴, 화재 등)에 따른 심각한 제조물 책임(product liability; PL) 사고가 발생할 수 있다.
본 발명의 일 목적은 표시 패널 구동 회로 내 스캔 개시 신호 전송 라인의 단락 여부를 검출하고, 스캔 개시 신호 전송 라인이 고전원 전압 또는 저전원 전압이 전송되는 전송 라인들과 단락된 경우 과전류 보호 회로를 동작시키는 단락 검출 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 단락 검출 회로를 포함하는 표시 장치(예를 들어, 유기 발광 표시 장치, 액정 표시 장치 등)를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 단락 검출 회로는 스캔 개시 신호 전송 라인으로부터 스캔 개시 신호를 입력받고, 기준 전압 소스로부터 기준 전압을 입력받으며, 수직 개시 신호의 하강 에지(falling edge)에서 상기 스캔 개시 신호와 상기 기준 전압을 비교하여 비교 결과를 출력하는 전압 비교 블록, 및 상기 비교 결과에 기초하여 상기 스캔 개시 신호 전송 라인의 단락 여부를 결정하고, 상기 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로에 단락 발생 신호를 제공하여 상기 과전류 보호 회로를 동작시키는 단락 결정 블록을 포함할 수 있다.
일 실시예에 의하면, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 작다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인과 단락된 것으로 결정할 수 있다.
일 실시예에 의하면, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 작지 않다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제1 전송 라인과 단락되지 않은 것으로 결정할 수 있다.
일 실시예에 의하면, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 크다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 고전원 전압이 전송되는 제2 전송 라인과 단락된 것으로 결정할 수 있다.
일 실시예에 의하면, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 크지 않다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제2 전송 라인과 단락되지 않은 것으로 결정할 수 있다.
일 실시예에 의하면, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 제1 전압차 이상으로 작다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인과 단락된 것으로 결정할 수 있다.
일 실시예에 의하면, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 상기 제1 전압차 이상으로 작지 않다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제1 전송 라인과 단락되지 않은 것으로 결정할 수 있다.
일 실시예에 의하면, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 제2 전압차 이상으로 크다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 고전원 전압이 전송되는 제2 전송 라인과 단락된 것으로 결정할 수 있다.
일 실시예에 의하면, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 상기 제2 전압차 이상으로 크지 않다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제2 전송 라인과 단락되지 않은 것으로 결정할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 단락 검출 회로는 수직 개시 신호의 상승 에지(rising edge)로부터 기 설정된 시간이 경과한 시점에, 스캔 개시 신호가 전송되는 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류를 센싱하고, 상기 전송 라인 전류와 기 설정된 기준 전류를 비교하여 비교 결과를 출력하는 전류 비교 블록, 및 상기 비교 결과에 기초하여 상기 스캔 개시 신호 전송 라인의 단락 여부를 결정하고, 상기 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로에 단락 발생 신호를 제공하여 상기 과전류 보호 회로를 동작시키는 단락 결정 블록을 포함할 수 있다.
일 실시예에 의하면, 상기 단락 결정 블록은, 상기 비교 결과가 상기 전송 라인 전류와 상기 기준 전류의 전류차가 기 설정된 기준치 이상임을 나타내면, 상기 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인 또는 고전원 전압이 전송되는 제2 전송 라인과 단락된 것으로 결정할 수 있다.
일 실시예에 의하면, 상기 단락 결정 블록은, 상기 비교 결과가 상기 전송 라인 전류와 상기 기준 전류의 상기 전류차가 상기 기준치 미만임을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제1 전송 라인 또는 상기 제2 전송 라인과 단락되지 않은 것으로 결정할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소 회로들을 포함하는 표시 패널, 상기 표시 패널을 구동하는 표시 패널 구동 회로, 상기 표시 패널 및 상기 표시 패널 구동 회로에 전원을 공급하는 전원 관리 집적 회로, 상기 표시 패널 구동 회로 내에서 단락이 발생하면, 상기 표시 패널 구동 회로 및 상기 전원 관리 집적 회로 중에서 적어도 하나 이상을 턴오프시키는 과전류 보호 회로, 및 상기 표시 패널 구동 회로 내 스캔 개시 신호 전송 라인의 단락 여부를 검출하고, 상기 스캔 개시 신호 전송 라인이 단락된 경우 상기 과전류 보호 회로를 동작시키는 단락 검출 회로를 포함할 수 있다.
일 실시예에 의하면, 상기 표시 패널 구동 회로는 상기 스캔 개시 신호 전송 라인이 단락된 경우 상기 스캔 개시 신호 전송 라인이 단락되었음을 나타내는 단락 발생 기록을 저장할 수 있다.
일 실시예에 의하면, 상기 전원 관리 집적 회로, 상기 과전류 보호 회로 및 상기 단락 검출 회로 중에서 적어도 하나 이상은 상기 표시 패널 구동 회로 내에 구현될 수 있다.
일 실시예에 의하면, 상기 단락 검출 회로는 상기 스캔 개시 신호 전송 라인으로부터 스캔 개시 신호를 입력받고, 기준 전압 소스로부터 기준 전압을 입력받으며, 수직 개시 신호의 하강 에지(falling edge)에서 상기 스캔 개시 신호와 상기 기준 전압을 비교하여 비교 결과를 출력하는 전압 비교 블록, 및 상기 비교 결과에 기초하여 상기 스캔 개시 신호 전송 라인의 상기 단락 여부를 결정하고, 상기 스캔 개시 신호 전송 라인이 단락된 경우 상기 과전류 보호 회로에 단락 발생 신호를 제공하여 상기 과전류 보호 회로를 동작시키는 단락 결정 블록을 포함할 수 있다.
일 실시예에 의하면, 상기 단락 결정 블록은 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 작다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인과 단락된 것으로 결정하고, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 작지 않다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제1 전송 라인과 단락되지 않은 것으로 결정할 수 있다.
일 실시예에 의하면, 상기 단락 결정 블록은 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 크다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 고전원 전압이 전송되는 제2 전송 라인과 단락된 것으로 결정하고, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 크지 않다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제2 전송 라인과 단락되지 않은 것으로 결정할 수 있다.
일 실시예에 의하면, 상기 단락 검출 회로는 수직 개시 신호의 상승 에지(rising edge)로부터 기 설정된 시간이 경과한 시점에, 상기 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류를 센싱하고, 상기 전송 라인 전류와 기 설정된 기준 전류를 비교하여 비교 결과를 출력하는 전류 비교 블록, 및 상기 비교 결과에 기초하여 상기 스캔 개시 신호 전송 라인의 상기 단락 여부를 결정하고, 상기 스캔 개시 신호 전송 라인이 단락된 경우 상기 과전류 보호 회로에 단락 발생 신호를 제공하여 상기 과전류 보호 회로를 동작시키는 단락 결정 블록을 포함할 수 있다.
일 실시예에 의하면, 상기 단락 결정 블록은 상기 비교 결과가 상기 전송 라인 전류와 상기 기준 전류의 전류차가 기 설정된 기준치 이상임을 나타내면, 상기 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인 또는 고전원 전압이 전송되는 제2 전송 라인과 단락된 것으로 결정하고, 상기 비교 결과가 상기 전송 라인 전류와 상기 기준 전류의 상기 전류차가 상기 기준치 미만임을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제1 전송 라인 또는 상기 제2 전송 라인과 단락되지 않은 것으로 결정할 수 있다.
본 발명의 실시예들에 따른 단락 검출 회로는 스캔 개시 신호 전송 라인으로부터 스캔 개시 신호를 입력받고, 기준 전압 소스로부터 기준 전압을 입력받으며, 수직 개시 신호의 하강 에지에서 스캔 개시 신호와 기준 전압을 비교하여 비교 결과를 출력하고, 상기 비교 결과에 기초하여 스캔 개시 신호 전송 라인의 단락 여부를 결정하며, 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로에 단락 발생 신호를 제공하여 과전류 보호 회로를 동작(예를 들어, 표시 패널 구동 회로 및/또는 전원 관리 집적 회로를 턴오프 등)시킴으로써, 스캔 개시 신호가 전송되는 스캔 개시 신호 전송 라인이 저전원 전압 또는 고전원 전압이 전송되는 전송 라인들과 단락되더라도, 표시 장치의 오동작에 따른 심각한 제조물 책임 사고가 발생하는 것을 방지할 수 있다.
본 발명의 실시예들에 따른 단락 검출 회로는 수직 개시 신호의 상승 에지로부터 기 설정된 시간이 경과한 시점에, 스캔 개시 신호가 전송되는 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류를 센싱하고, 전송 라인 전류와 기 설정된 기준 전류를 비교하여 비교 결과를 출력하며, 상기 비교 결과에 기초하여 스캔 개시 신호 전송 라인의 단락 여부를 결정하고, 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로에 단락 발생 신호를 제공하여 과전류 보호 회로를 동작시킴으로써, 스캔 개시 신호가 전송되는 스캔 개시 신호 전송 라인이 저전원 전압 또는 고전원 전압이 전송되는 전송 라인들과 단락되더라도, 표시 장치의 오동작에 따른 심각한 제조물 책임 사고가 발생하는 것을 방지할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 상기 단락 검출 회로를 포함함으로써 오동작에 따른 심각한 제조물 책임 사고가 발생하는 것을 방지할 수 있다.
다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 단락 검출 회로를 나타내는 블록도이다.
도 2a 및 도 2b는 도 1의 단락 검출 회로의 동작을 설명하기 위한 도면들이다.
도 3은 도 1의 단락 검출 회로가 스캔 개시 신호 전송 라인과 저전원 전압이 전송되는 제1 전송 라인이 단락되었는지 여부를 결정하는 일 예를 나타내는 도면이다.
도 4는 도 1의 단락 검출 회로가 스캔 개시 신호 전송 라인과 저전원 전압이 전송되는 제1 전송 라인이 단락되었는지 여부를 결정하는 다른 예를 나타내는 도면이다.
도 5는 도 1의 단락 검출 회로가 스캔 개시 신호 전송 라인과 고전원 전압이 전송되는 제2 전송 라인이 단락되었는지 여부를 결정하는 일 예를 나타내는 도면이다.
도 6은 도 1의 단락 검출 회로가 스캔 개시 신호 전송 라인과 고전원 전압이 전송되는 제2 전송 라인이 단락되었는지 여부를 결정하는 다른 예를 나타내는 도면이다.
도 7은 본 발명의 실시예들에 따른 단락 검출 회로를 나타내는 블록도이다.
도 8a 및 도 8b는 도 7의 단락 검출 회로의 동작을 설명하기 위한 도면들이다.
도 9는 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 10은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 11은 도 10의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 12는 도 10의 전자 기기가 헤드 마운트 디스플레이로 구현된 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 실시예들에 따른 단락 검출 회로를 나타내는 블록도이고, 도 2a 및 도 2b는 도 1의 단락 검출 회로의 동작을 설명하기 위한 도면들이다.
도 1 내지 도 2b를 참조하면, 단락 검출 회로(100)는 전압 비교 블록(120) 및 단락 결정 블록(140)을 포함할 수 있다.
일반적으로, 스캔 드라이버 내 신호 생성부(또는, 레벨 쉬프터)는 타이밍 제어부로부터 수직 개시 신호(STV) 및 적어도 하나의 수직 클럭 신호를 수신하고, 수직 개시 신호(STV)에 대해 레벨 쉬프팅을 수행하여 스캔 개시 신호(STVP)를 생성하며, 적어도 하나의 수직 클럭 신호에 대해 레벨 쉬프팅을 수행하여 적어도 하나의 스캔 클럭 신호를 생성하고, 스캔 개시 신호(STVP) 및 적어도 하나의 스캔 클럭 신호를 스캔 드라이버 내 쉬프트 레지스터부에 제공한다. 예를 들어, 도 2a는 스캔 드라이버 내 신호 생성부가 수직 개시 신호(STV)에 대해 레벨 쉬프팅을 수행하여 스캔 개시 신호(STVP)를 생성하는 일 예를 보여주고 있다. 구체적으로, 도 2a에 도시된 바와 같이, 스캔 드라이버 내 신호 생성부는 고전원 전압(VON)과 저전원 전압(VOFF)(예를 들어, 접지 전압) 사이에 직렬 연결된 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)를 포함할 수 있다. 이 때, 제1 트랜지스터(TR1)의 게이트 단자와 제2 트랜지스터(TR2)의 게이트 단자는 수직 개시 신호 전송 라인에 연결되고, 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)의 연결 노드는 스캔 개시 신호 전송 라인에 연결되며, 제1 트랜지스터(TR1)는 엔모스(n-type metal oxide semiconductor; NMOS) 트랜지스터이고, 제2 트랜지스터(TR2)는 피모스(p-type metal oxide semiconductor; PMOS) 트랜지스터일 수 있다.
그러므로, 도 2b에 도시된 바와 같이, 수직 개시 신호(STV)가 하이(high) 전압 레벨을 가질 때, 제1 트랜지스터(TR1)가 턴온되고, 제2 트랜지스터(TR2)는 턴오프됨으로써, 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)의 연결 노드를 통해 고전원 전압(VON)이 출력될 수 있다. 따라서, 스캔 개시 신호(STVP)의 하이 전압 레벨은 고전원 전압(VON)에 상응할 수 있다. 반면에, 수직 개시 신호(STV)가 로우(low) 전압 레벨을 가질 때, 제1 트랜지스터(TR1)는 턴오프되고, 제2 트랜지스터(TR2)는 턴온됨으로써, 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)의 연결 노드를 통해 저전원 전압(VOFF)이 출력될 수 있다. 따라서, 스캔 개시 신호(STVP)의 로우 전압 레벨은 저전원 전압(VOFF)에 상응할 수 있다. 이 때, 스캔 개시 신호 전송 라인에 단락이 발생하지 않으면, 스캔 개시 신호 전송 라인은 하이 임피던스(high-Z 또는 high-impedance) 상태이므로, 수직 개시 신호(STV)의 상승 에지(REG)와 하강 에지(FEG) 사이에서 스캔 개시 신호(STVP)는 고전원 전압(VON)을 유지해야 한다. 하지만, 자연 방전 등의 이유로 수직 개시 신호(STV)의 하강 에지(FEG)에 가까워질수록 스캔 개시 신호(STVP)에는 소정의 전압 강하가 발생하기 때문에, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)는 고전원 전압(VON)으로부터 소정의 전압이 강하된 전압 레벨(즉, 정상 판정 레벨(NOR))을 갖는다.
반면에, 스캔 개시 신호 전송 라인에 단락이 발생하면, 스캔 개시 신호 전송 라인은 하이 임피던스 상태가 아니므로, 수직 개시 신호(STV)의 상승 에지(REG)와 하강 에지(FEG) 사이에서 스캔 개시 신호(STVP)는 고전원 전압(VON)을 유지할 수 없다. 따라서, 스캔 개시 신호 전송 라인에 단락이 발생하면, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)는 정상 판정 레벨(NOR)을 가질 수 없다. 예를 들어, 스캔 개신 신호 전송 라인이 저전원 전압(VOFF)(예를 들어, 접지 전압)이 전송되는 제1 전송 라인과 단락된 경우, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)는 정상 판정 레벨(NOR)보다 낮은 비정상 판정 레벨(DAB1, DAB2, DAB3)을 가질 수 있다. 다른 예를 들어, 스캔 개신 신호 전송 라인이 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락된 경우, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)는 정상 판정 레벨(NOR)보다 높은 비정상 판정 레벨(UAB)을 가질 수 있다. 따라서, 단락 검출 회로(100)는 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 어떠한 전압 레벨을 갖는지 여부(즉, 정상 판정 레벨(NOR)을 갖는지 또는 비정상 판정 레벨(UAB, DAB1, DAB2, DAB3)을 갖는지 여부)에 기초하여 스캔 개시 신호 전송 라인의 단락을 검출할 수 있다.
구체적으로, 단락 검출 회로(100)는 전압 비교 블록(120) 및 단락 결정 블록(140)을 포함할 수 있다. 전압 비교 블록(120)는 스캔 개시 신호 전송 라인으로부터 스캔 개시 신호(STVP)를 입력받고, 기준 전압 소스로부터 기준 전압(REV)을 입력받으며, 수직 개시 신호 전송 라인으로부터 수직 개시 신호(STV)를 입력받을 수 있다. 이에, 전압 비교 블록(120)은 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)와 기준 전압(REV)을 비교하여 비교 결과(RES)를 출력할 수 있다. 예를 들어, 전압 비교 블록(120)은 비교기(comparator) 회로일 수 있다. 이 경우, 전압 비교 블록(120)은 스캔 개시 신호 전송 라인에 연결된 제1 단자, 기준 전압 소스에 연결된 제2 단자 및 단락 결정 블록(140)에 연결된 출력 단자를 포함할 수 있다. 또한, 전압 비교 블록(120)은 수직 개시 신호 전송 라인에 연결된 제어 단자를 더 포함할 수 있다. 따라서, 전압 비교 블록(120)은 제어 단자를 통해 인가된 수직 개시 신호(STV)의 하강 에지(FEG)를 검출하고, 상기 하강 에지(FEG)에서 제1 단자를 통해 인가된 스캔 개시 신호(STVP)와 제2 단자를 통해 인가된 기준 전압(REV)을 비교하며, 출력 단자를 통해 비교 결과(RES)를 단락 결정 블록(140)으로 출력할 수 있다. 일 실시예에서, 기준 전압 소스로부터 입력되는 기준 전압(REV)은 스캔 개시 신호 전송 라인이 하이 임피던스 상태일 때 수직 개시 신호(STV)의 하강 에지(FEG)에서의 스캔 개시 신호(STVP)의 전압 레벨 즉, 정상 판정 레벨(NOR)을 가질 수 있다. 다만, 이것은 예시적인 것으로서, 기준 전압 소스로부터 입력되는 기준 전압(REV)이 그에 한정되는 것은 아니다.
단락 결정 블록(140)은 전압 비교 블록(120)으로부터 비교 결과(RES)를 입력받고, 상기 비교 결과(RES)에 기초하여 스캔 개시 신호 전송 라인의 단락 여부를 결정할 수 있다. 이 때, 단락 결정 블록(140)은 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로에 단락 발생 신호를 제공하여 과전류 보호 회로를 동작시킬 수 있다. 예를 들어, 과전류 보호 회로는 단락 결정 블록(140)으로부터 스캔 개시 신호 전송 라인이 단락되었음을 나타내는 단락 발생 신호가 입력되면, 표시 장치의 표시 패널 구동 회로 및/또는 전원 관리 집적 회로를 턴오프시킬 수 있다. 일 실시예에서, 단락 결정 블록(140)은, 상기 비교 결과(RES)가 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV)보다 작다는 것을 나타내면(예를 들어, 비정상 판정 레벨(DAB1, DAB2, DAB3)), 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인과 단락된 것으로 결정하고, 상기 비교 결과(RES)가 수직 개시 신호(STP)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV)보다 작지 않다는 것을 나타내면, 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인과 단락되지 않은 것으로 결정할 수 있다. 다른 실시예에서, 단락 결정 블록(140)은, 상기 비교 결과(RES)가 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV)보다 크다는 것을 나타내면(예를 들어, 비정상 판정 레벨(UAB)), 스캔 개시 신호 전송 라인이 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락된 것으로 결정하고, 상기 비교 결과(RES)가 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV)보다 크지 않다는 것을 나타내면, 스캔 개시 신호 전송 라인이 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락되지 않은 것으로 결정할 수 있다.
한편, 단락 결정 블록(140)은, 외부 노이즈 등에 의한 전압 출렁임에 의해 스캔 개시 신호 전송 라인의 단락 여부가 잘못 판정되는 것을 방지하기 위해, 스캔 개시 신호(STVP)와 기준 전압(REV)을 비교함에 있어 소정의 버퍼 구간을 설정할 수 있다. 일 실시예에서, 단락 결정 블록(140)은, 상기 비교 결과(RES)가 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV)보다 제1 전압차 이상으로 작다는 것을 나타내면, 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인과 단락된 것으로 결정하고, 상기 비교 결과(RES)가 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV)보다 제1 전압차 이상으로 작지 않다는 것을 나타내면, 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인과 단락되지 않은 것으로 결정할 수 있다. 이 때, 제1 전압차는 외부 노이즈 등에 의한 전압 출렁임을 고려하여 결정할 수 있다. 예를 들어, 외부 노이즈 등에 의한 전압 출렁임이 상대적으로 큰 경우, 제1 전압차는 상대적으로 크게 결정될 수 있고, 외부 노이즈 등에 의한 전압 출렁임이 상대적으로 작은 경우, 제1 전압차는 상대적으로 작게 결정될 수 있다. 다른 실시예에서, 단락 결정 블록(140)은, 상기 비교 결과(RES)가 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV)보다 제2 전압차 이상으로 크다는 것을 나타내면, 스캔 개시 신호 전송 라인이 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락된 것으로 결정하고, 상기 비교 결과(RES)가 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV)보다 제2 전압차 이상으로 크지 않다는 것을 나타내면, 스캔 개시 신호 전송 라인이 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락되지 않은 것으로 결정할 수 있다. 이 때, 제2 전압차는 외부 노이즈 등에 의한 전압 출렁임을 고려하여 결정할 수 있다.
이와 같이, 단락 검출 회로(100)는 스캔 개시 신호 전송 라인으로부터 스캔 개시 신호(STVP)를 입력받고, 기준 전압 소스로부터 기준 전압(REV)을 입력받으며, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)와 기준 전압(REV)을 비교하여 비교 결과(RES)를 출력하고, 상기 비교 결과(RES)에 기초하여 스캔 개시 신호 전송 라인의 단락 여부를 결정하며, 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로에 단락 발생 신호(SGS)를 제공하여 과전류 보호 회로를 동작(예를 들어, 표시 패널 구동 회로 및/또는 전원 관리 집적 회로를 턴오프 등)시킴으로써, 스캔 개시 신호(STVP)가 전송되는 스캔 개시 신호 전송 라인이 저전원 전압(VOFF) 또는 고전원 전압(VON)이 전송되는 전송 라인들과 단락되더라도, 표시 장치의 오동작에 따른 심각한 제조물 책임 사고가 발생하는 것을 방지할 수 있다. 한편, 상기에서는 저전원 전압(VOFF)과 고전원 전압(VON)이 수직 개시 신호(STV)를 스캔 개시 신호(STVP)로 레벨 쉬프팅하는 데에 사용되는 전압들로 설명하고 있으나, 스캔 개시 신호(STVP)의 전압 레벨과 상이한 전압 레벨을 갖는 신호가 전송되는 전송 라인이 스캔 개시 신호 전송 라인과 단락되는 경우에도 수직 개시 신호(STP)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)의 전압 레벨이 정상 판정 레벨(NOR)과 상이해지므로, 저전원 전압(VOFF)과 고전원 전압(VON)은 수직 개시 신호(STV)를 스캔 개시 신호(STVP)로 레벨 쉬프팅하는 데에 사용되는 전압들로만 한정되어 해석되는 것이 아님을 이해하여야 한다.
도 3은 도 1의 단락 검출 회로가 스캔 개시 신호 전송 라인과 저전원 전압이 전송되는 제1 전송 라인이 단락되었는지 여부를 결정하는 일 예를 나타내는 도면이고, 도 4는 도 1의 단락 검출 회로가 스캔 개시 신호 전송 라인과 저전원 전압이 전송되는 제1 전송 라인이 단락되었는지 여부를 결정하는 다른 예를 나타내는 도면이다.
도 3 및 도 4를 참조하면, 단락 검출 회로(100)는 수직 개시 신호 전송 라인으로부터 입력된 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호 전송 라인으로부터 입력된 스캔 개시 신호(STVP)와 기준 전압 소스로부터 입력된 기준 전압(REV1)을 비교하여 스캔 개시 신호 전송 라인과 저전원 전압(VOFF)이 전송되는 제1 전송 라인이 단락되었는지 여부를 결정할 수 있다. 일 실시예에서, 도 3에 도시된 바와 같이, 단락 검출 회로(100)는, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV1)보다 작으면, 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인과 단락된 것으로 결정하고, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV1)보다 작지 않으면, 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인과 단락되지 않은 것으로 결정할 수 있다. 다시 말하면, 단락 검출 회로(100)는, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 단락 판정 구간(ABR)에 속하는 전압 레벨을 가지면, 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인과 단락된 것으로 결정하고, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 단락 비판정 구간(NORA)에 속하는 전압 레벨을 가지면, 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인과 단락되지 않은 것으로 결정하는 것이다.
한편, 단락 검출 회로(100)는, 외부 노이즈 등에 의한 전압 출렁임에 의해 스캔 개시 신호 전송 라인의 단락 여부가 잘못 판정되는 것을 방지하기 위해, 스캔 개시 신호(STVP)와 기준 전압(REV1)을 비교함에 있어 소정의 버퍼 구간(즉, 제1 전압차(FVD))을 설정할 수 있다. 이 때, 상기 버퍼 구간(즉, 제1 전압차(FVD))은 외부 노이즈 등에 의한 전압 출렁임을 고려하여 결정할 수 있다. 일 실시예에서, 단락 검출 회로(100)는, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV1)보다 제1 전압차(FVD) 이상으로 작으면, 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인과 단락된 것으로 결정하고, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV1)보다 제1 전압차(FVD) 이상으로 작지 않으면, 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인과 단락되지 않은 것으로 결정할 수 있다. 다시 말하면, 단락 검출 회로(100)는, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 단락 판정 구간(ABR)에 속하는 전압 레벨을 가지면, 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인과 단락된 것으로 결정하고, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 단락 비판정 구간(NORA)에 속하는 전압 레벨을 가지면, 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인과 단락되지 않은 것으로 결정하는 것이다.
도 5는 도 1의 단락 검출 회로가 스캔 개시 신호 전송 라인과 고전원 전압이 전송되는 제2 전송 라인이 단락되었는지 여부를 결정하는 일 예를 나타내는 도면이고, 도 6은 도 1의 단락 검출 회로가 스캔 개시 신호 전송 라인과 고전원 전압이 전송되는 제2 전송 라인이 단락되었는지 여부를 결정하는 다른 예를 나타내는 도면이다.
도 5 및 도 6을 참조하면, 단락 검출 회로(100)는 수직 개시 신호 전송 라인으로부터 입력된 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호 전송 라인으로부터 입력된 스캔 개시 신호(STVP)와 기준 전압 소스로부터 입력된 기준 전압(REV2)을 비교하여 스캔 개시 신호 전송 라인과 고전원 전압(VON)이 전송되는 제2 전송 라인이 단락되었는지 여부를 결정할 수 있다. 일 실시예에서, 도 5에 도시된 바와 같이, 단락 검출 회로(100)는, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV2)보다 크면, 스캔 개시 신호 전송 라인이 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락된 것으로 결정하고, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV2)보다 크지 않으면, 스캔 개시 신호 전송 라인이 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락되지 않은 것으로 결정할 수 있다. 다시 말하면, 단락 검출 회로(100)는, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 단락 판정 구간(ABR)에 속하는 전압 레벨을 가지면, 스캔 개시 신호 전송 라인이 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락된 것으로 결정하고, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 단락 비판정 구간(NORA)에 속하는 전압 레벨을 가지면, 스캔 개시 신호 전송 라인이 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락되지 않은 것으로 결정하는 것이다.
한편, 단락 검출 회로(100)는, 외부 노이즈 등에 의한 전압 출렁임에 의해 스캔 개시 신호 전송 라인의 단락 여부가 잘못 판정되는 것을 방지하기 위해, 스캔 개시 신호(STVP)와 기준 전압(REV2)을 비교함에 있어 소정의 버퍼 구간(즉, 제2 전압차(FVD))을 설정할 수 있다. 이 때, 상기 버퍼 구간(즉, 제2 전압차(SVD))은 외부 노이즈 등에 의한 전압 출렁임을 고려하여 결정할 수 있다. 일 실시예에서, 단락 검출 회로(100)는, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV2)보다 제2 전압차(SVD) 이상으로 크면, 스캔 개시 신호 전송 라인이 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락된 것으로 결정하고, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 기준 전압(REV2)보다 제2 전압차(SVD) 이상으로 크지 않으면, 스캔 개시 신호 전송 라인이 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락되지 않은 것으로 결정할 수 있다. 다시 말하면, 단락 검출 회로(100)는, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 단락 판정 구간(ABR)에 속하는 전압 레벨을 가지면, 스캔 개시 신호 전송 라인이 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락된 것으로 결정하고, 수직 개시 신호(STV)의 하강 에지(FEG)에서 스캔 개시 신호(STVP)가 단락 비판정 구간(NORA)에 속하는 전압 레벨을 가지면, 스캔 개시 신호 전송 라인이 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락되지 않은 것으로 결정하는 것이다.
도 7은 본 발명의 실시예들에 따른 단락 검출 회로를 나타내는 블록도이고, 도 8a 및 도 8b는 도 7의 단락 검출 회로의 동작을 설명하기 위한 도면들이다.
도 7 내지 도 8b를 참조하면, 단락 검출 회로(200)는 전류 비교 블록(220) 및 단락 결정 블록(240)을 포함할 수 있다.
스캔 드라이버 내 신호 생성부가 수직 개시 신호(STV)에 대해 레벨 쉬프팅을 수행하여 스캔 개시 신호(STVP)를 생성한다. 이 때, 스캔 개시 신호(STVP)가 전송되는 스캔 개시 신호 전송 라인에 단락이 발생하지 않으면, 스캔 개시 신호 전송 라인은 하이 임피던스 상태이므로, 수직 개시 신호(STV)의 상승 에지(REG)와 하강 에지(FEG) 사이에서는, 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)는 실질적으로 존재하지 않는다. 즉, 도 8a에 도시된 바와 같이, 수직 개시 신호(STV)의 상승 에지(REG)와 하강 에지(FEG)에서만 순간적으로 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)가 존재할 뿐, 수직 개시 신호(STV)의 상승 에지(REG)와 하강 에지(FEG) 사이에서는 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)는 실질적으로 존재하지 않는다. 예를 들어, 수직 개시 신호(STV)의 상승 에지(REG)와 하강 에지(FEG) 사이에서는 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)가 기준 전류(REC)(예를 들어, 0)일 수 있다. 반면에, 스캔 개시 신호 전송 라인에 단락이 발생하면, 스캔 개시 신호 전송 라인은 하이 임피던스 상태가 아니므로, 수직 개시 신호(STV)의 상승 에지(REG)와 하강 에지(FEG) 사이에서는, 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)가 존재한다. 즉, 도 8b에 도시된 바와 같이, 수직 개시 신호(STV)의 상승 에지(REG)와 하강 에지(FEG) 사이에서 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)가 존재하고, 스캔 개시 신호 전송 라인이 방전됨에 따라 스캔 개시 신호(STVP)의 전압 레벨이 작아지며, 그에 따라, 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)는 수직 개시 신호(STV)의 하강 에지(FEG)에 가까워질수록 점차 소멸된다. 이와 같이, 스캔 개시 신호 전송 라인에 단락이 발생하면, 수직 개시 신호(STV)의 상승 에지(REG)로부터 기 설정된 시간이 경과한 시점(POT)에 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)가 존재(즉, TRD로 표시)하므로, 단락 검출 회로(200)는 수직 개시 신호(STV)의 상승 에지(REG)로부터 기 설정된 시간이 경과한 시점(POT)에 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)가 존재하는지 여부에 기초하여 스캔 개시 신호 전송 라인의 단락을 검출할 수 있다.
구체적으로, 단락 검출 회로(200)는 전류 비교 블록(220) 및 단락 결정 블록(240)을 포함할 수 있다. 전류 비교 블록(220)는 스캔 개시 신호(STVP)가 전송되는 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)를 센싱하고, 기준 전류(REC)(예를 들어, 0)를 설정하며, 수직 개시 신호 전송 라인으로부터 수직 개시 신호(STV)를 입력받을 수 있다. 이에, 전류 비교 블록(220)은 수직 개시 신호(STV)의 상승 에지(REG)로부터 기 설정된 시간이 경과한 시점(POT)에, 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)와 기준 전류(REC)를 비교하여 비교 결과(RES)를 출력할 수 있다. 이 때, 상기 기 설정된 시간은 스캔 개시 신호 전송 라인의 단락 시 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)가 완전히 소멸되는데 걸리는 시간보다 작게 설정될 수 있다. 단락 결정 블록(240)은 전류 비교 블록(220)으로부터 비교 결과(RES)를 입력받고, 상기 비교 결과(RES)에 기초하여 스캔 개시 신호 전송 라인의 단락 여부를 결정할 수 있다. 이 때, 단락 결정 블록(240)은 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로에 단락 발생 신호를 제공하여 과전류 보호 회로를 동작시킬 수 있다. 예를 들어, 과전류 보호 회로는 단락 결정 블록(240)으로부터 스캔 개시 신호 전송 라인이 단락되었음을 나타내는 단락 발생 신호가 입력되면, 표시 장치의 표시 패널 구동 회로 및/또는 전원 관리 집적 회로를 턴오프시킬 수 있다. 일 실시예에서, 단락 결정 블록(240)은, 상기 비교 결과(RES)가 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)와 기준 전류(REC)의 전류차가 기 설정된 기준치 이상임을 나타내면, 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인 또는 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락된 것으로 결정하고, 상기 비교 결과(RES)가 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)와 기준 전류(REC)의 전류차가 기 설정된 기준치 미만임을 나타내면, 스캔 개시 신호 전송 라인이 저전원 전압(VOFF)이 전송되는 제1 전송 라인 또는 고전원 전압(VON)이 전송되는 제2 전송 라인과 단락되지 않은 것으로 결정할 수 있다. 일 실시예에서, 상기 기준치는 외부 노이즈 등에 의한 전류 출렁임을 고려하여 결정될 수 있다. 예를 들어, 외부 노이즈 등에 의한 전류 출렁임이 상대적으로 큰 경우, 상기 기준치는 상대적으로 크게 결정될 수 있고, 외부 노이즈 등에 의한 전류 출렁임이 상대적으로 작은 경우, 상기 기준치는 상대적으로 작게 결정될 수 있다.
이와 같이, 단락 검출 회로(200)는 수직 개시 신호(STV)의 상승 에지(REG)로부터 기 설정된 시간이 경과한 시점(POT)에, 스캔 개시 신호(STVP)가 전송되는 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)를 센싱하고, 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)와 기 설정된 기준 전류(REC)를 비교하여 비교 결과(RES)를 출력하며, 상기 비교 결과(RES)에 기초하여 스캔 개시 신호 전송 라인의 단락 여부를 결정하고, 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로에 단락 발생 신호(SGS)를 제공하여 과전류 보호 회로를 동작(예를 들어, 표시 패널 구동 회로 및/또는 전원 관리 집적 회로를 턴오프 등)시킴으로써, 스캔 개시 신호(STVP)가 전송되는 스캔 개시 신호 전송 라인이 저전원 전압(VOFF) 또는 고전원 전압(VON)이 전송되는 전송 라인들과 단락되더라도, 표시 장치의 오동작에 따른 심각한 제조물 책임 사고가 발생하는 것을 방지할 수 있다. 한편, 상기에서는 저전원 전압(VOFF)과 고전원 전압(VON)이 수직 개시 신호(STV)를 스캔 개시 신호(STVP)로 레벨 쉬프팅하는 데에 사용되는 전압들로 설명하고 있으나, 스캔 개시 신호(STVP)의 전압 레벨과 상이한 전압 레벨을 갖는 신호가 전송되는 전송 라인이 스캔 개시 신호 전송 라인과 단락되는 경우에도 수직 개시 신호(STV)의 상승 에지(REG)로부터 기 설정된 시간이 경과한 시점(POT)에 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)가 존재하므로, 저전원 전압(VOFF)과 고전원 전압(VON)은 수직 개시 신호(STV)를 스캔 개시 신호(STVP)로 레벨 쉬프팅하는 데에 사용되는 전압들로 한정되어 해석되는 것이 아님을 이해하여야 한다.
도 9는 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 9를 참조하면, 표시 장치(500)는 표시 패널(510), 표시 패널 구동 회로(520), 전원 관리 집적 회로(525), 과전류 보호 회로(530) 및 단락 검출 회로(540)를 포함할 수 있다. 이 때, 표시 장치(500)는 유기 발광 표시 장치 또는 액정 표시 장치일 수 있으나, 표시 장치(500)가 그에 한정되는 것은 아니다.
표시 패널(510)은 복수의 화소 회로(P)들을 포함할 수 있다. 이 때, 표시 패널(510) 내에서 화소 회로(P)들은 매트릭스 형태로 배치될 수 있다. 표시 패널 구동 회로(520)는 표시 패널(510)을 구동할 수 있다. 이를 위해, 표시 패널 구동 회로(520)는 스캔 드라이버, 데이터 드라이버, 타이밍 컨트롤러 등을 포함할 수 있다. 표시 패널(510)은 스캔 라인들을 통해 스캔 드라이버에 연결될 수 있다. 이에, 스캔 드라이버는 스캔 라인들을 통해 스캔 신호(SS)를 표시 패널(510)의 화소 회로(P)들에 제공할 수 있다. 표시 패널(510)은 데이터 라인들을 통해 데이터 드라이버에 연결될 수 있다. 이에, 데이터 드라이버는 타이밍 컨트롤러로부터 제공된 이미지 데이터를 데이터 전압 즉, 데이터 신호(DS)로 변환한 후, 데이터 라인들을 통해 데이터 신호(DS)를 표시 패널(510)의 화소 회로(P)들에 제공할 수 있다. 타이밍 컨트롤러는 스캔 드라이버 및 데이터 드라이버을 제어할 수 있다. 이를 위해, 타이밍 컨트롤러는 전원 관리 집적 회로(525)에서 공급되는 전원을 이용하여 스캔 드라이버 및 데이터 드라이버를 제어하기 위한 복수의 신호들을 생성할 수 있다. 실시예에 따라, 타이밍 컨트롤러는 외부로부터 이미지 데이터를 입력받아 소정의 프로세싱(예를 들어, 데이터 보상 프로세싱 등)을 수행한 후 프로세싱된 이미지 데이터를 데이터 드라이버에 제공할 수 있다. 실시예에 따라, 표시 패널 구동 회로(520)는 발광 제어 드라이버를 더 포함할 수 있다. 이 경우, 발광 제어 드라이버는 발광 제어 라인들을 통해 표시 패널(510)에 연결될 수 있다. 이에, 발광 제어 드라이버는 발광 제어 라인들을 통해 발광 제어 신호를 표시 패널(510)의 화소 회로(P)들에 제공할 수 있다. 전원 관리 집적 회로(525)는 표시 패널(510) 및 표시 패널 구동 회로(520)에 전원을 공급할 수 있다. 일 실시예에서, 도 9에 도시된 바와 같이, 전원 관리 집적 회로(525)는 표시 패널 구동 회로(520)의 내부에 구현될 수 있다. 다른 실시예에서, 전원 관리 집적 회로(525)는 표시 패널 구동 회로(520)의 외부에 구현될 수도 있다.
과전류 보호 회로(530)는 표시 패널 구동 회로(520) 내에서 단락이 발생하면, 표시 패널 구동 회로(520) 및 전원 관리 집적 회로(525) 중에서 적어도 하나 이상을 턴오프시킬 수 있다. 예를 들어, 과전류 보호 회로(530)는 단락 검출 회로(540)로부터 단락 발생 신호(SGS)가 입력되면, 표시 패널 구동 회로(520) 및 전원 관리 집적 회로(525) 중에서 적어도 하나 이상에 파워 오프 신호(POFF)를 출력함으로써, 표시 패널 구동 회로(520) 및 전원 관리 집적 회로(525) 중에서 적어도 하나 이상을 턴오프시킬 수 있다. 실시예에 따라, 과전류 보호 회로(530)는 표시 패널(510) 내에서 단락이 발생(예를 들어, 스캔 라인들의 단락, 데이터 라인들의 단락, 발광 제어 라인들의 단락 등)하면, 표시 패널 구동 회로(520) 및 전원 관리 집적 회로(525) 중에서 적어도 하나 이상을 턴오프시킬 수 있다. 따라서, 과전류 보호 회로(530)는 표시 패널 구동 회로(520) 및/또는 표시 패널(510) 내에 단락이 존재함에도 불구하고, 표시 패널 구동 회로(520) 및/또는 전원 관리 집적 회로(525)가 계속적으로 동작함에 따라 발생 가능한 표시 장치의 오동작(예를 들어, 파괴, 화재 등)에 따른 심각한 제조물 책임 사고를 방지할 수 있다. 일 실시예에서, 도 9에 도시된 바와 같이, 과전류 보호 회로(530)는 표시 패널 구동 회로(520)의 외부에 구현될 수 있다. 다른 실시예에서, 과전류 보호 회로(530)는 표시 패널 구동 회로(520)의 내부에 구현될 수도 있다. 단락 검출 회로(540)는 표시 패널 구동 회로(520) 내 스캔 개시 신호 전송 라인의 단락 여부를 검출하고, 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로(530)를 동작시킬 수 있다. 예를 들어, 단락 검출 회로(540)는 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로(530)에 단락 발생 신호(SGS)를 제공하여 과전류 보호 회로(530)를 동작시킬 수 있다. 일 실시예에서, 도 9에 도시된 바와 같이, 단락 검출 회로(540)는 표시 패널 구동 회로(520)의 외부에 구현될 수 있다. 다른 실시예에서, 단락 검출 회로(540)는 표시 패널 구동 회로(520)의 내부에 구현될 수도 있다.
일 실시예에서, 단락 검출 회로(540)는 전압 비교 블록 및 단락 결정 블록을 포함할 수 있다. 전압 비교 블록은 스캔 개시 신호 전송 라인으로부터 스캔 개시 신호(STVP)를 입력받고, 기준 전압 소스로부터 기준 전압을 입력받으며, 수직 개시 신호(STV)의 하강 에지에서 스캔 개시 신호(STVP)와 기준 전압을 비교하여 비교 결과를 출력할 수 있다. 단락 결정 블록은 상기 비교 결과에 기초하여 스캔 개시 신호 전송 라인의 단락 여부를 결정하고, 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로(530)에 단락 발생 신호(SGS)를 제공하여 과전류 보호 회로(530)를 동작시킬 수 있다. 예를 들어, 단락 검출 회로(540)는, 수직 개시 신호(STV)의 하강 에지에서 스캔 개시 신호(STVP)가 기준 전압보다 작으면, 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인과 단락된 것으로 결정하고, 수직 개시 신호(STV)의 하강 에지에서 스캔 개시 신호(STVP)가 기준 전압보다 작지 않으면, 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인과 단락되지 않은 것으로 결정할 수 있다. 또한, 단락 검출 회로(540)는, 수직 개시 신호(STV)의 하강 에지에서 스캔 개시 신호(STVP)가 기준 전압보다 크면, 스캔 개시 신호 전송 라인이 고전원 전압이 전송되는 제2 전송 라인과 단락된 것으로 결정하고, 수직 개시 신호(STV)의 하강 에지에서 스캔 개시 신호(STVP)가 기준 전압보다 크지 않으면, 스캔 개시 신호 전송 라인이 고전원 전압이 전송되는 제2 전송 라인과 단락되지 않은 것으로 결정할 수 있다. 다른 예를 들어, 단락 검출 회로(540)는, 수직 개시 신호(STV)의 하강 에지에서 스캔 개시 신호(STVP)가 기준 전압보다 제1 전압차 이상으로 작으면, 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인과 단락된 것으로 결정하고, 수직 개시 신호(STV)의 하강 에지에서 스캔 개시 신호(STVP)가 기준 전압보다 제1 전압차 이상으로 작지 않으면, 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인과 단락되지 않은 것으로 결정할 수 있다. 또한, 단락 검출 회로(540)는, 수직 개시 신호(STV)의 하강 에지에서 스캔 개시 신호(STVP)가 기준 전압보다 제2 전압차 이상으로 크면, 스캔 개시 신호 전송 라인이 고전원 전압이 전송되는 제2 전송 라인과 단락된 것으로 결정하고, 수직 개시 신호(STV)의 하강 에지에서 스캔 개시 신호(STVP)가 기준 전압보다 제2 전압차 이상으로 크지 않으면, 스캔 개시 신호 전송 라인이 고전원 전압이 전송되는 제2 전송 라인과 단락되지 않은 것으로 결정할 수 있다. 다만, 이에 대해서는 도 1 내지 도 6을 참조하여 설명한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
다른 실시예에서, 단락 검출 회로(540)는 전류 비교 블록 및 단락 결정 블록을 포함할 수 있다. 전류 비교 블록은 수직 개시 신호(STV)의 상승 에지로부터 기 설정된 시간이 경과한 시점에, 스캔 개시 신호(STVP)가 전송되는 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)를 센싱하고, 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)와 기 설정된 기준 전류를 비교하여 비교 결과를 출력할 수 있다. 단락 결정 블록은 상기 비교 결과에 기초하여 스캔 개시 신호 전송 라인의 단락 여부를 결정하고, 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로(530)에 단락 발생 신호(SGS)를 제공하여 과전류 보호 회로(530)를 동작시킬 수 있다. 예를 들어, 단락 검출 회로(540)는 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)와 기 설정된 기준 전류의 전류차가 기 설정된 기준치 이상이면, 스캔 개시 신호(STVP)가 전송되는 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인 또는 고전원 전압이 전송되는 제2 전송 라인과 단락된 것으로 결정하고, 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)와 기 설정된 기준 전류의 전류차가 기 설정된 기준치 미만임을 나타내면, 스캔 개시 신호(STVP)가 전송되는 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인 또는 고전원 전압이 전송되는 제2 전송 라인과 단락되지 않은 것으로 결정할 수 있다. 다만, 이에 대해서는 도 7 내지 도 8b를 참조하여 설명한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
한편, 실시예에 따라, 표시 패널 구동 회로(520)는 스캔 개시 신호(STVP)가 전송되는 스캔 개시 신호 전송 라인이 단락된 경우 스캔 개시 신호(STVP)가 전송되는 스캔 개시 신호 전송 라인이 단락되었음을 나타내는 단락 발생 기록을 저장할 수 있다. 따라서, 표시 장치(500)에 대한 출하 테스트 등을 진행한 이후, 표시 패널 구동 회로(520)에 단락 발생 기록이 저장되어 있으면, 해당 표시 장치(500)를 불량품으로 판정할 수 있다. 따라서, 표시 장치(500) 내 스캔 개시 신호 전송 라인이 단락된 경우, 해당 표시 장치(5000는 소비자에게 판매되지 않을 수 있다. 그 결과, 상기 단락에 기인한 표시 장치의 오동작(예를 들어, 파괴, 화재 등)에 따른 심각한 제조물 책임 사고가 발생하는 것을 제조 단계에서 예방할 수 있다. 이와 같이, 표시 장치(500)는 수직 개시 신호(STV)의 하강 에지, 기 설정된 기준 전압 및 스캔 개시 신호 전송 라인을 통해 전송되는 스캔 개시 신호(STVP)를 이용하거나 또는 수직 개시 신호(STV)의 상승 에지, 기 설정된 기준 전류 및 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류(TLC)를 이용함으로써, 스캔 개시 신호가 전송되는 스캔 개시 신호 전송 라인이 저전원 전압 또는 고전원 전압이 전송되는 전송 라인들과 단락되더라도, 표시 장치의 오동작에 따른 심각한 제조물 책임 사고가 발생하는 것을 방지할 수 있다. 한편, 상기에서는 표시 장치(500)가 표시 패널(510), 표시 패널 구동 회로(520), 전원 관리 집적 회로(525), 과전류 보호 회로(530) 및 단락 검출 회로(540)을 포함하는 것으로 설명하였으나, 실시예에 따라, 표시 장치(500)는 다른 구성 요소들(예를 들어, 표시 패널(510)의 화소 회로(P)들에 대한 열화 보상을 수행하는 열화 보상 회로 등)을 더 포함할 수도 있다.
도 10은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 11은 도 10의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이며, 도 12는 도 10의 전자 기기가 헤드 마운트 디스플레이(head mounted display; HMD)로 구현된 일 예를 나타내는 도면이다.
도 10 내지 도 12를 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시 장치(1060)를 포함할 수 있다. 이 때, 표시 장치(1060)는 도 9의 표시 장치(500)에 상응할 수 있다. 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 11에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수 있다. 다른 실시예에서, 도 12에 도시된 바와 같이, 전자 기기(1000)는 헤드 마운트 디스플레이로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(1000)는 텔레비전, 휴대폰, 비디오폰, 스마트 패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션 시스템, 컴퓨터 모니터, 노트북 등으로 구현될 수도 있다.
프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro processor), 중앙 처리 유닛(central processing unit; CPU), 어플리케이션 프로세서(application processor; AP) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(peripheral component interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(erasable programmable read-only memory; EPROM) 장치, 이이피롬(electrically erasable programmable read-only memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(phase change random access memory; PRAM) 장치, 알램(resistance random access memory; RRAM) 장치, 엔에프지엠(nano floating gate memory; NFGM) 장치, 폴리머램(polymer random access memory; PoRAM) 장치, 엠램(magnetic random access memory; MRAM), 에프램(ferroelectric random access memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(dynamic random access memory; DRAM) 장치, 에스램(static random access memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 스토리지 장치(1030)는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력(input/output; I/O) 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 표시 장치(1060)는 입출력 장치(1040)에 포함될 수도 있다. 파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다.
표시 장치(1060)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 상술한 바와 같이, 표시 장치(1060)는 복수의 화소 회로들을 포함하는 표시 패널, 표시 패널을 구동하는 표시 패널 구동 회로, 표시 패널 및 표시 패널 구동 회로에 전원을 공급하는 전원 관리 집적 회로, 표시 패널 구동 회로 내에서 단락이 발생하면, 표시 패널 구동 회로 및 전원 관리 집적 회로 중에서 적어도 하나 이상을 턴오프시키는 과전류 보호 회로, 및 표시 패널 구동 회로 내 스캔 개시 신호 전송 라인의 단락 여부를 검출하고, 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로를 동작시키는 단락 검출 회로를 포함할 수 있다. 일 실시예에서, 단락 검출 회로는 스캔 개시 신호 전송 라인으로부터 스캔 개시 신호를 입력받고, 기준 전압 소스로부터 기준 전압을 입력받으며, 수직 개시 신호의 하강 에지에서 스캔 개시 신호와 기준 전압을 비교하여 비교 결과를 출력하는 전압 비교 블록 및 상기 비교 결과에 기초하여 스캔 개시 신호 전송 라인의 단락 여부를 결정하고, 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로에 단락 발생 신호를 제공하여 과전류 보호 회로를 동작시키는 단락 결정 블록을 포함할 수 있다. 다른 실시예에서, 단락 검출 회로는 수직 개시 신호의 상승 에지로부터 기 설정된 시간이 경과한 시점에, 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류를 센싱하고, 전송 라인 전류와 기 설정된 기준 전류를 비교하여 비교 결과를 출력하는 전류 비교 블록 및 상기 비교 결과에 기초하여 스캔 개시 신호 전송 라인의 단락 여부를 결정하고, 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로에 단락 발생 신호를 제공하여 과전류 보호 회로를 동작시키는 단락 결정 블록을 포함할 수 있다. 따라서, 표시 장치(1060)는 단락 검출 회로를 포함함으로써 오동작에 따른 심각한 제조물 책임 사고가 발생하는 것을 방지할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 단락 검출 회로 120: 전압 비교 블록
140: 단락 결정 블록 200: 단락 검출 회로
220: 전류 비교 블록 240: 단락 결정 블록
500: 표시 장치 510: 표시 패널
520: 표시 패널 구동 회로 525: 전원 관리 집적 회로
530: 과전류 보호 회로 540: 단락 검출 회로
1000: 전자 기기 1010: 프로세서
1020: 메모리 장치 1030: 스토리지 장치
1040: 입출력 장치 1050: 파워 서플라이
1060: 표시 장치

Claims (20)

  1. 스캔 개시 신호 전송 라인으로부터 스캔 개시 신호를 입력받고, 기준 전압 소스로부터 기준 전압을 입력받으며, 수직 개시 신호를 입력받고, 상기 수직 개시 신호의 하강 에지(falling edge)에서 상기 스캔 개시 신호와 상기 기준 전압을 비교하여 비교 결과를 출력하는 전압 비교 블록; 및
    상기 비교 결과에 기초하여 상기 스캔 개시 신호 전송 라인의 단락 여부를 결정하고, 상기 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로에 단락 발생 신호를 제공하여 상기 과전류 보호 회로를 동작시키는 단락 결정 블록을 포함하는 단락 검출 회로.
  2. 제 1 항에 있어서, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 작다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인과 단락된 것으로 결정하는 것을 특징으로 하는 단락 검출 회로.
  3. 제 2 항에 있어서, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 작지 않다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제1 전송 라인과 단락되지 않은 것으로 결정하는 것을 특징으로 하는 단락 검출 회로.
  4. 제 1 항에 있어서, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 크다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 고전원 전압이 전송되는 제2 전송 라인과 단락된 것으로 결정하는 것을 특징으로 하는 단락 검출 회로.
  5. 제 4 항에 있어서, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 크지 않다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제2 전송 라인과 단락되지 않은 것으로 결정하는 것을 특징으로 하는 단락 검출 회로.
  6. 제 1 항에 있어서, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 제1 전압차 이상으로 작다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인과 단락된 것으로 결정하는 것을 특징으로 하는 단락 검출 회로.
  7. 제 6 항에 있어서, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 상기 제1 전압차 이상으로 작지 않다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제1 전송 라인과 단락되지 않은 것으로 결정하는 것을 특징으로 하는 단락 검출 회로.
  8. 제 1 항에 있어서, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 제2 전압차 이상으로 크다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 고전원 전압이 전송되는 제2 전송 라인과 단락된 것으로 결정하는 것을 특징으로 하는 단락 검출 회로.
  9. 제 8 항에 있어서, 상기 단락 결정 블록은, 상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 상기 제2 전압차 이상으로 크지 않다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제2 전송 라인과 단락되지 않은 것으로 결정하는 것을 특징으로 하는 단락 검출 회로.
  10. 수직 개시 신호를 입력받고, 상기 수직 개시 신호의 상승 에지(rising edge)로부터 기 설정된 시간이 경과한 시점에, 스캔 개시 신호가 전송되는 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류를 센싱하고, 상기 전송 라인 전류와 기 설정된 기준 전류를 비교하여 비교 결과를 출력하는 전류 비교 블록; 및
    상기 비교 결과에 기초하여 상기 스캔 개시 신호 전송 라인의 단락 여부를 결정하고, 상기 스캔 개시 신호 전송 라인이 단락된 경우 과전류 보호 회로에 단락 발생 신호를 제공하여 상기 과전류 보호 회로를 동작시키는 단락 결정 블록을 포함하는 단락 검출 회로.
  11. 제 10 항에 있어서, 상기 단락 결정 블록은, 상기 비교 결과가 상기 전송 라인 전류와 상기 기준 전류의 전류차가 기 설정된 기준치 이상임을 나타내면, 상기 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인 또는 고전원 전압이 전송되는 제2 전송 라인과 단락된 것으로 결정하는 것을 특징으로 하는 단락 검출 회로.
  12. 제 11 항에 있어서, 상기 단락 결정 블록은, 상기 비교 결과가 상기 전송 라인 전류와 상기 기준 전류의 상기 전류차가 상기 기준치 미만임을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제1 전송 라인 또는 상기 제2 전송 라인과 단락되지 않은 것으로 결정하는 것을 특징으로 하는 단락 검출 회로.
  13. 복수의 화소 회로들을 포함하는 표시 패널;
    상기 표시 패널을 구동하는 표시 패널 구동 회로;
    상기 표시 패널 및 상기 표시 패널 구동 회로에 전원을 공급하는 전원 관리 집적 회로;
    상기 표시 패널 구동 회로 내에서 단락이 발생하면, 상기 표시 패널 구동 회로 및 상기 전원 관리 집적 회로 중에서 적어도 하나 이상을 턴오프시키는 과전류 보호 회로; 및
    상기 표시 패널 구동 회로 내 스캔 개시 신호 전송 라인의 단락 여부를 검출하고, 상기 스캔 개시 신호 전송 라인이 단락된 경우 상기 과전류 보호 회로를 동작시키는 단락 검출 회로를 포함하고,
    상기 단락 검출 회로는
    상기 스캔 개시 신호 전송 라인으로부터 스캔 개시 신호를 입력받고, 기준 전압 소스로부터 기준 전압을 입력받으며, 수직 개시 신호를 입력받고, 상기 수직 개시 신호의 하강 에지(falling edge)에서 상기 스캔 개시 신호와 상기 기준 전압을 비교하여 비교 결과를 출력하는 전압 비교 블록; 및
    상기 비교 결과에 기초하여 상기 스캔 개시 신호 전송 라인의 상기 단락 여부를 결정하고, 상기 스캔 개시 신호 전송 라인이 단락된 경우 상기 과전류 보호 회로에 단락 발생 신호를 제공하여 상기 과전류 보호 회로를 동작시키는 단락 결정 블록을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제 13 항에 있어서, 상기 표시 패널 구동 회로는 상기 스캔 개시 신호 전송 라인이 단락된 경우 상기 스캔 개시 신호 전송 라인이 단락되었음을 나타내는 단락 발생 기록을 저장하는 것을 특징으로 하는 표시 장치.
  15. 제 13 항에 있어서, 상기 전원 관리 집적 회로, 상기 과전류 보호 회로 및 상기 단락 검출 회로 중에서 적어도 하나 이상은 상기 표시 패널 구동 회로 내에 구현되는 것을 특징으로 하는 표시 장치.
  16. 삭제
  17. 제 13 항에 있어서, 상기 단락 결정 블록은
    상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 작다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인과 단락된 것으로 결정하고,
    상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 작지 않다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제1 전송 라인과 단락되지 않은 것으로 결정하는 것을 특징으로 하는 표시 장치.
  18. 제 13 항에 있어서, 상기 단락 결정 블록은
    상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 크다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 고전원 전압이 전송되는 제2 전송 라인과 단락된 것으로 결정하고,
    상기 비교 결과가 상기 수직 개시 신호의 상기 하강 에지에서 상기 스캔 개시 신호가 상기 기준 전압보다 크지 않다는 것을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제2 전송 라인과 단락되지 않은 것으로 결정하는 것을 특징으로 하는 표시 장치.
  19. 복수의 화소 회로들을 포함하는 표시 패널;
    상기 표시 패널을 구동하는 표시 패널 구동 회로;
    상기 표시 패널 및 상기 표시 패널 구동 회로에 전원을 공급하는 전원 관리 집적 회로;
    상기 표시 패널 구동 회로 내에서 단락이 발생하면, 상기 표시 패널 구동 회로 및 상기 전원 관리 집적 회로 중에서 적어도 하나 이상을 턴오프시키는 과전류 보호 회로; 및
    상기 표시 패널 구동 회로 내 스캔 개시 신호 전송 라인의 단락 여부를 검출하고, 상기 스캔 개시 신호 전송 라인이 단락된 경우 상기 과전류 보호 회로를 동작시키는 단락 검출 회로를 포함하고,
    상기 단락 검출 회로는
    수직 개시 신호를 입력받고, 상기 수직 개시 신호의 상승 에지(rising edge)로부터 기 설정된 시간이 경과한 시점에, 상기 스캔 개시 신호 전송 라인에 흐르는 전송 라인 전류를 센싱하고, 상기 전송 라인 전류와 기 설정된 기준 전류를 비교하여 비교 결과를 출력하는 전류 비교 블록; 및
    상기 비교 결과에 기초하여 상기 스캔 개시 신호 전송 라인의 상기 단락 여부를 결정하고, 상기 스캔 개시 신호 전송 라인이 단락된 경우 상기 과전류 보호 회로에 단락 발생 신호를 제공하여 상기 과전류 보호 회로를 동작시키는 단락 결정 블록을 포함하는 것을 특징으로 하는 표시 장치.
  20. 제 19 항에 있어서, 상기 단락 결정 블록은
    상기 비교 결과가 상기 전송 라인 전류와 상기 기준 전류의 전류차가 기 설정된 기준치 이상임을 나타내면, 상기 스캔 개시 신호 전송 라인이 저전원 전압이 전송되는 제1 전송 라인 또는 고전원 전압이 전송되는 제2 전송 라인과 단락된 것으로 결정하고,
    상기 비교 결과가 상기 전송 라인 전류와 상기 기준 전류의 상기 전류차가 상기 기준치 미만임을 나타내면, 상기 스캔 개시 신호 전송 라인이 상기 제1 전송 라인 또는 상기 제2 전송 라인과 단락되지 않은 것으로 결정하는 것을 특징으로 하는 표시 장치.
KR1020180026544A 2018-03-06 2018-03-06 단락 검출 회로 및 이를 포함하는 표시 장치 KR102540096B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180026544A KR102540096B1 (ko) 2018-03-06 2018-03-06 단락 검출 회로 및 이를 포함하는 표시 장치
US16/260,936 US10935823B2 (en) 2018-03-06 2019-01-29 Short-circuit detection circuit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180026544A KR102540096B1 (ko) 2018-03-06 2018-03-06 단락 검출 회로 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20190107218A KR20190107218A (ko) 2019-09-19
KR102540096B1 true KR102540096B1 (ko) 2023-06-07

Family

ID=67844556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180026544A KR102540096B1 (ko) 2018-03-06 2018-03-06 단락 검출 회로 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US10935823B2 (ko)
KR (1) KR102540096B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109348219B (zh) * 2018-11-08 2020-02-14 顺德职业技术学院 一种不同结构下图像转换的方法及图像转换装置
CN110401170B (zh) * 2019-06-10 2021-08-06 惠科股份有限公司 一种过流保护电路、过流保护电路的驱动方法及显示装置
US11355066B2 (en) 2019-12-31 2022-06-07 Samsung Display Co., Ltd. Power management driver and display device having the same
US11170675B2 (en) * 2020-03-19 2021-11-09 Himax Technologies Limited Method for performing hybrid over-current protection detection in a display module, and associated timing controller
CN111402806B (zh) * 2020-04-26 2021-08-27 京东方科技集团股份有限公司 一种驱动电路及其驱动方法、显示面板
TWI843994B (zh) 2021-05-25 2024-06-01 群創光電股份有限公司 電子裝置
US11810502B2 (en) * 2021-09-28 2023-11-07 Lg Display Co., Ltd. Electroluminescent display apparatus
KR20230139930A (ko) * 2022-03-28 2023-10-06 삼성디스플레이 주식회사 표시 장치의 검사 방법
KR20230143221A (ko) * 2022-04-01 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 이의 과전류 보호 동작 수행 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017189027A (ja) * 2016-04-06 2017-10-12 ローム株式会社 過電流検出回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832613B1 (ko) * 2003-05-07 2008-05-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치
KR101542506B1 (ko) * 2009-03-02 2015-08-06 삼성디스플레이 주식회사 액정 표시 장치
KR101254263B1 (ko) 2010-11-23 2013-04-12 삼성디스플레이 주식회사 전원 변환기, 직류-직류 변환기를 포함하는 표시 장치, 표시 장치를 포함하는 시스템 및 표시 장치의 구동 방법
KR102175441B1 (ko) * 2014-01-07 2020-11-09 삼성디스플레이 주식회사 게이트 회로의 보호 방법 및 이를 수행하는 표시 장치
KR102193574B1 (ko) 2014-01-20 2020-12-22 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102487588B1 (ko) 2016-04-27 2023-01-13 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
CN105788560B (zh) * 2016-05-26 2019-01-22 深圳市华星光电技术有限公司 直流电压转换电路及液晶显示装置
KR102338945B1 (ko) * 2017-09-14 2021-12-13 엘지디스플레이 주식회사 레벨 쉬프터를 갖는 디스플레이 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017189027A (ja) * 2016-04-06 2017-10-12 ローム株式会社 過電流検出回路

Also Published As

Publication number Publication date
US10935823B2 (en) 2021-03-02
KR20190107218A (ko) 2019-09-19
US20190278114A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
KR102540096B1 (ko) 단락 검출 회로 및 이를 포함하는 표시 장치
US10483755B2 (en) Display device including power converter
KR101860739B1 (ko) 전원 변환기, 이를 포함하는 디스플레이 장치 및 구동 전압 제어 방법
KR102364010B1 (ko) 과전류 제어장치 및 이를 포함하는 유기발광 표시장치
US11670206B2 (en) Power converter, display device including power converter, system including display device, and method of driving display device
KR102524598B1 (ko) 게이트 구동 장치 및 이를 포함하는 표시 장치
KR20190090899A (ko) 저전력 모드를 지원하는 표시 장치 및 표시 장치의 구동 방법
KR20200070497A (ko) 클록 트레이닝을 수행하는 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법
TWI433102B (zh) 顯示驅動器及畫面閃爍抑制裝置
CN114913797A (zh) 屏幕保护控制器和驱动显示装置的方法
KR102686069B1 (ko) 스캔 구동 장치 및 이를 포함하는 표시 장치
KR102438167B1 (ko) 타이밍 컨트롤러 리셋 회로 및 이를 포함하는 표시 장치
CN116895232A (zh) 显示装置及显示装置的执行过电流保护操作的方法
CN116264061A (zh) 显示装置和驱动显示装置的方法
CN116580659A (zh) 电力管理电路和包括电力管理电路的显示装置
US11450289B2 (en) Display device and method of protecting the same
KR20200131936A (ko) 표시 장치
CN117995096A (zh) 显示装置和驱动显示装置的方法
US10235862B2 (en) Electronic apparatus and test method
KR20160141298A (ko) 드라이버집적회로 및 표시장치
CN118116315A (zh) 电源电压发生器、驱动器集成电路和显示装置
KR20230085290A (ko) 표시 장치 및 이의 구동 방법
CN113885817A (zh) 切换器及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant