JP2001350439A - 変調回路およびこれを用いた画像表示装置 - Google Patents

変調回路およびこれを用いた画像表示装置

Info

Publication number
JP2001350439A
JP2001350439A JP2000168649A JP2000168649A JP2001350439A JP 2001350439 A JP2001350439 A JP 2001350439A JP 2000168649 A JP2000168649 A JP 2000168649A JP 2000168649 A JP2000168649 A JP 2000168649A JP 2001350439 A JP2001350439 A JP 2001350439A
Authority
JP
Japan
Prior art keywords
pulse
data
signal
phase
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000168649A
Other languages
English (en)
Inventor
Yuichi Takagi
祐一 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000168649A priority Critical patent/JP2001350439A/ja
Priority to TW090113371A priority patent/TW502238B/zh
Priority to KR1020010031446A priority patent/KR20010110349A/ko
Priority to US09/873,425 priority patent/US6472946B2/en
Priority to CNB011233311A priority patent/CN1172280C/zh
Publication of JP2001350439A publication Critical patent/JP2001350439A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/10—Combined modulation, e.g. rate modulation and amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】 輝度データのビット数を増やしたり、輝度デ
ータに補正等の前処理を加えることなく、輝度データと
ＬＥＤの発光輝度の関係をＣＲＴのガンマ特性の特性に
合わせて設定できる 【解決手段】 Ａ／Ｄコンバータ４でバイナリコードに
変換された輝度データＳvは、制御部３においてシリア
ルデータに変換されて、縦続接続された各パルス幅変調
回路１へ出力される。各パルス幅変調回路１において輝
度データＳvに応じたパルス長のパルス電流が生成さ
れ、各パルス幅変調回路１に接続されているＬＥＤ２が
この電流で駆動されて発光する。またこのパルス電流の
振幅は、パルス電流の周期をクロック信号によって計数
するカウンタの計数値に応じて可変される。これによ
り、ＬＥＤ２に流れるパルス電流の時間的平均値と輝度
データの関係を、ＣＲＴのガンマ特性に合わせることが
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入力データの値に
応じて変調したパルス信号を所定の周期で出力する変調
回路および上記変調回路用いた画像表示装置ならびに変
調方法に関し、好適には、ＬＥＤの駆動信号の変調回路
およびＬＥＤによる画像表示装置に関する。
【０００２】
【従来の技術】青色ＬＥＤ（Light Emitting Diode：発
光ダイオード）の発明以来、ＬＥＤで３原色を発光する
画素によって画面を構成させたＬＥＤカラーディスプレ
イ装置が広く一般に製造されるようになった。ＬＥＤは
耐久性に優れ、また半永久的に使用可能であり、屋外で
長期間使用するような用途に最適な発光素子である。こ
のため競技場やイベント会場の大型ディスプレイ、ビル
壁面や駅構内の広告を兼ねた情報表示パネルなどとして
広く用いられている。近年では、青色ＬＥＤの高輝度化
と低価格化に伴なって、このＬＥＤカラーディスプレイ
装置が急速に普及している。
【０００３】図１０は、ＬＥＤディスプレイの画素を構
成するＬＥＤの駆動回路を示す図である。図１０におい
て、１００は駆動回路を、２００はＬＥＤをそれぞれ示
す。また、Ｓpxは画素ごとに与えられる映像信号を、Ｉ
dはＬＥＤ２００に流れる電流をそれぞれ示している。
【０００４】駆動回路１００は、映像信号Ｓpxに応じた
電流をＬＥＤ２００に出力し、ＬＥＤ２００は、駆動回
路１００から供給される電流に応じて発光している。Ｌ
ＥＤディスプレイ装置には、図１０に示す駆動回路１０
０とＬＥＤ２００による回路が画素数に応じた数だけ構
成されており、画素ごとに与えられる映像信号Ｓpxに応
じた輝度で各画素のＬＥＤを発光させることにより、画
面を見る者に映像を認識させている。また、各画素に与
えられる映像信号Ｓpxは、一般に所定のビット数のデジ
タル値として各駆動回路１００に供給されている。
【０００５】図１１は、図１０のＬＥＤ２００に流れる
電流の波形を示す図である。図１１において、縦軸はＬ
ＥＤに流れる電流を相対値で示しており、横軸は時間を
相対値で示している。また、ＩpulseはＬＥＤに流れる
パルス状の電流波形のピーク値を、ｔwはパルス部分の
時間幅を、Ｔは波形の周期をそれぞれ示している。
【０００６】図１１に示すように、ＬＥＤディスプレイ
の画素を構成するＬＥＤに流す電流の波形は、周期的な
パルス状の波形になっている。そして、輝度の調整はこ
のパルス波形のパルス時間幅ｔwを可変させるパルス幅
変調によって実現している。ＬＥＤに流す電流を直流電
流として、この電流値を映像信号Ｓpxに応じて可変させ
て輝度を調整させることも原理的には可能だが、その場
合駆動回路で電流値を微小に制御する必要があり、その
制御のための回路によって部品点数が多くなってしまう
問題がある。電流値の分解能を高くするより時間の分解
能を高くするほうが容易なので、一般的には図１１の電
流波形に示したようなパルス幅変調方式が採用されてい
る。
【０００７】人の視覚の性質により、例えば６０分の１
秒以下の点灯時間で明滅する光の輝度は一定の輝度を有
するように感じられる。したがって、図１１に示した電
流波形でＬＥＤを駆動させた場合であっても、電流波形
の周期Ｔが上述の時間より短ければ、点滅して発光する
ＬＥＤの光を人に一定の輝度の光として視認させること
が可能である。また、人の視覚に感じられる輝度はＬＥ
Ｄに流れる電流の時間的平均値に比例するので、パルス
電流の周期Ｔに対するパルス時間幅ｔwの比（ディユー
ティー比）が大きくなるほど輝度も大きくなる。
【０００８】ところで、ＬＥＤディスプレイ装置に入力
される映像信号のレベルは、一般にＣＲＴ（Cathode-Ra
y Tube：陰極線管）の輝度特性と適合するようあらかじ
め規格化されおり、ＣＲＴの画素と異なる輝度特性を有
するＬＥＤにこのような映像信号をそのまま入力した場
合、以下に述べる問題が生ずる。
【０００９】図１２は、入力される信号レベルに対する
ＬＥＤおよびＣＲＴの輝度の関係を示す図である。図１
２において、縦軸はＬＥＤおよびＣＲＴの画素の輝度を
相対値で示しており、横軸はＬＥＤおよびＣＲＴの各画
素に入力される信号レベルを相対値で示している。ま
た、ＡはＣＲＴの輝度特性を、ＢはＬＥＤの輝度特性を
それぞれ示している。なお、信号レベルはＣＲＴの輝度
特性Ａにおいては映像信号の電圧値を示しており、ＬＥ
Ｄの輝度特性ＢにおいてはＬＥＤに流す電流値を示して
いる。
【００１０】図１２に示すように、ＬＥＤの輝度特性Ｂ
は信号レベルに対して線形な関係を有しているのに対
し、ＣＲＴの輝度特性Ａは信号レベルに対して非線形な
関係を有している。一般に、ＣＲＴの輝度は映像信号の
電圧レベルの２．２乗に比例した特性（ガンマ特性）を
有している。したがって、このようなガンマ特性に適合
するよう規格化された映像信号に比例した電流をそのま
まＬＥＤに流した場合、ＬＥＤの発光出力は、発光出力
が小さい領域でＣＲＴより明るく、また発光出力が大き
い領域でＣＲＴより暗くなる。したがって、このような
画素により構成された画像は、明るい部分と暗い部分の
輝度の比率が本来の画像からずれてしまうため、見た目
が不自然な画像になってしまう。
【００１１】こうした問題を解決するために、従来のＬ
ＥＤディスプレイ装置においては、映像信号が有する上
述の輝度特性による影響を打ち消すように補正した信号
を、上述の映像信号Ｓpxとして駆動回路１００に入力し
ている。具体的には、例えば信号レベルの２．２乗に比
例した輝度を発光するＣＲＴに合わせて生成された映像
信号で輝度特性が線形なＬＥＤを駆動する場合は、映像
信号の２．２乗に比例する信号を生成し、この信号でＬ
ＥＤを駆動している。
【００１２】
【発明が解決しようとする課題】しかしながら、デジタ
ル化された映像信号を２．２乗して得られるバイナリデ
ータは、元の映像信号のビット数を十分に大きくしてお
かないと、元の映像信号の値が小さい領域において、値
の微小な変化を表現できなくなる。すなわち、デジタル
化された映像信号のビット数が少ないと、輝度の低い領
域において輝度の諧調が粗くなってしまい、不自然な画
像になってしまう。こうした問題を避けるためには映像
信号のビット数を増やす必要があり、従来のＬＥＤディ
スプレイ装置では、例えばＣＲＴの場合８ビットの映像
信号で表現できる画像を再現するために１２〜１６ビッ
トの映像信号を生成する必要がある。このようにして映
像信号のビット数が増えると、各ＬＥＤを駆動するパル
ス幅変調回路のビット数が増えるので全体の回路規模が
大きくなってしまい、コストの増大や消費電力の増大と
いった問題をもたらす。
【００１３】また、一般に図１１に示したパルス波形は
時間の基準となるクロックを計数することによって生成
しているが、映像信号のビット数が大きくなるというこ
とはそれだけクロックを計数する数が増えることを意味
するので、同じ周波数のクロックを用いた場合、パルス
幅変調の周期Ｔが大きくなってしまう。たとえば８ビッ
トの映像信号に対してビット数が４ビット多い１２ビッ
トの映像信号を生成してパルス幅変調を行う場合、クロ
ックの周波数を同じにして比較すると、パルス幅変調の
周期Ｔは８ビットの映像信号の場合に比べて１６倍にな
る。パルス幅変調の周期Ｔは上述した人間の視覚の特性
を利用しているので、この周期をあまり長くしてしまう
と光の明滅が人の目に感じられてしまう現象（フリッ
カ）を引き起こし、見るに耐えない画像になってしま
う。さらに一般にＬＥＤディスプレイはＣＲＴ等に比べ
て上述したフリッカが人の目に付きやすい特性があるた
め、パルス幅変調の周期Ｔは例えば５０分の１秒といっ
た通常のリフレッシュレートよりも数倍早いことが要求
されている。映像信号のビット数を増やし、さらにパル
ス幅変調の周期Ｔを短くするためにはパルス幅変調回路
に用いるクロックの周波数を高くすれば良いが、そうす
ると回路の消費電力が増大する問題がある上に、現状で
１０〜２０ＭＨｚある周波数をさらに十数倍に高くする
ことは困難であるため、クロックの高周波化には限界が
ある。
【００１４】本発明はかかる事情に鑑みてなされたもの
であり、その目的は、入力データの値に応じてパルス長
を変調したパルス信号を出力する変調回路において、入
力データのビット数を増やしたり、入力データに補正等
の処理を加えることなく、入力データとパルス長の関係
を所定の特性に合わせて設定できる変調回路と、当該変
調回路を備えた画像表示装置を提供することにある。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の変調回路では、入力データに応じて変調し
た、所定の周期のパルス信号を出力する変調回路であっ
て、上記周期における位相に応じた位相データを生成す
る位相データ生成回路と、上記位相データと上記入力デ
ータの値を比較し、上記周期における所定の初期位相、
および上記位相データと上記入力データの値が一致する
位相において、上記パルス信号のレベルを、上記周期に
おける位相に応じた第１のレベルまたは所定の第２のレ
ベルに切り換えて出力するパルス信号出力回路とを有し
ている。
【００１６】好適には、上記パルス信号出力回路は、上
記位相データと上記入力データの値を比較し、上記周期
における所定の初期位相、および上記位相データと上記
入力データの値が一致する位相において切り換え信号を
出力する切り換え信号生成回路と、上記第１のレベルを
有する第１の信号を生成する第１の信号生成回路と、上
記第２のレベルを有する第２の信号を生成する第２の信
号生成回路と、上記切り換え信号に応じて、上記第１の
信号または上記第２の信号を切り換えて出力する切り換
え回路とを含んでいる。
【００１７】また好適には、上記パルス信号出力回路
は、クロックパルスを計数し、計数値が所定の計数値に
達した場合、当該計数値を所定の初期値にリセットして
再び当該クロックパルスを計数するクロック計数回路を
含み、上記位相データ生成回路は、上記計数値に応じた
上記位相データを生成し、上記第１の信号生成回路は、
上記計数値に応じたレベルを有する上記第１の信号を生
成している。
【００１８】本発明の変調回路によれば、上記位相デー
タ生成回路において、上記周期における位相に応じた位
相データが生成される。上記パルス信号出力回路におい
て、上記位相データと上記入力データの値が比較され、
上記周期における所定の初期位相、および上記位相デー
タと上記入力データの値が一致する位相において、上記
パルス信号出力回路から出力される上記パルス信号のレ
ベルは、上記周期における位相に応じた第１のレベルま
たは所定の第２のレベルに切り換えられる。好適には、
上記パルス信号出力回路において、上記位相データと上
記入力データの値が比較され、上記周期における所定の
初期位相、および上記位相データと上記入力データの値
が一致する位相において上記切り換え信号が生成され
る。この切り換え信号は上記切り換え回路に入力され
て、上記第１の信号生成回路による上記第１の信号また
は上記第２の信号生成回路による上記第２の信号が、上
記切り換え信号に応じて切り換えられて出力される。ま
た好適には、上記クロック計数回路においてクロックパ
ルスが計数され、計数値が所定の計数値に達した場合、
当該計数値が所定の初期値にリセットされて再び当該ク
ロックパルスが計数される。また、上記位相データ生成
回路においては、上記計数値に応じた上記位相データが
生成され、上記第１の信号生成回路においては、上記計
数値に応じたレベルを有する上記第１の信号が生成され
る。
【００１９】また、本発明の変調回路では、入力データ
に応じて変調した、所定の周期のパルス信号を出力する
変調回路であって、上記パルス信号の振幅を切り換える
べき複数の所定の位相と上記入力データが指定する位相
とをそれぞれ比較し、上記入力データが指定する位相よ
り進んでいる上記所定の位相と上記入力データが指定す
る位相との位相差に応じたパルス長データ、および当該
所定の位相に対応して設定したパルス振幅データを、当
該所定の位相において出力するパルスデータ出力手段
と、上記パルス長データおよび上記パルス振幅データの
入力に応じて所定の初期値からクロックパルスの計数を
開始し、当該クロックパルスの計数値と当該パルス長デ
ータの値を比較し、当該計数値が上記所定の初期値およ
び当該パルス長データと等しくなる時点において、上記
パルス信号のレベルを、上記パルス振幅データに応じた
第１のレベルまたは所定の第２のレベルに切り換えて出
力するパルス信号出力回路とを有している。
【００２０】好適には、上記パルス信号出力回路は、上
記パルス長データおよび上記パルス振幅データの入力に
応じて所定の初期値からクロックパルスの計数を開始す
るクロック計数回路と、上記クロック計数回路による計
数値と上記パルス長データの値を比較し、当該計数値が
上記所定の初期値および上記パルス長データと等しくな
る時点において切り換え信号を出力する切り換え信号生
成回路と、上記第１のレベルを有する第１の信号を生成
する第１の信号生成回路と、上記第２のレベルを有する
第２の信号を生成する第２の信号生成回路と、上記切り
換え信号に応じて、上記第１の信号または上記第２の信
号を切り換えて出力する切り換え回路とを含んでいる。
【００２１】上記の構成を有する本発明の変調回路によ
れば、パルスデータ出力手段において、上記パルス信号
の振幅を切り換えるべき複数の所定の位相と上記入力デ
ータが指定する位相とをそれぞれ比較され、上記入力デ
ータが指定する位相より進んでいる上記所定の位相と上
記入力データが指定する位相との位相差に応じたパルス
長データ、および当該所定の位相に対応して設定された
パルス振幅データが、当該所定の位相において出力され
る。この上記パルス長データおよび上記パルス振幅デー
タが上記パルス信号出力回路に入力されることに応じ、
上記パルス信号出力回路において所定の初期値からクロ
ックパルスの計数が開始され、当該クロックパルスの計
数値と当該パルス長データの値が比較される。そして、
当該計数値が上記所定の初期値および当該パルス長デー
タと等しくなる時点において、上記パルス信号出力回路
から出力される上記パルス信号のレベルは、上記パルス
振幅データに応じた第１のレベルまたは所定の第２のレ
ベルに切り換えられる。好適には、上記クロック計数回
路において、上記パルス長データおよび上記パルス振幅
データが入力されることに応じて所定の初期値からクロ
ックパルスの計数が開始され、このクロック計数回路に
よる計数値と上記パルス長データの値が、上記切り換え
信号生成回路において比較される。そして、当該計数値
が上記所定の初期値および上記パルス長データと等しく
なる時点において、上記切り換え信号が生成されて上記
切り換え回路に入力される。上記第１の信号生成回路に
よる上記第１の信号または上記第２の信号生成回路によ
る上記第２の信号が、上記切り換え信号に応じて切り換
えられて出力される。
【００２２】本発明の画像表示装置では、入力データに
応じて変調した、所定の周期のパルス信号を出力する変
調回路であって、上記周期における位相に応じた位相デ
ータを生成する位相データ生成回路と、上記位相データ
と上記入力データの値を比較し、上記周期における所定
の初期位相、および上記位相データと上記入力データの
値が一致する位相において、上記パルス信号のレベル
を、上記周期における位相に応じた第１のレベルまたは
所定の第２のレベルに切り換えて出力するパルス信号出
力回路と、上記パルス信号のレベルに応じた輝度で発光
する発光素子とを有している。
【００２３】好適には、上記パルス信号出力回路は、上
記位相データと上記入力データの値を比較し、上記周期
における所定の初期位相、および上記位相データと上記
入力データの値が一致する位相において切り換え信号を
出力する切り換え信号生成回路と、上記第１のレベルを
有する第１の信号を生成する第１の信号生成回路と、上
記第２のレベルを有する第２の信号を生成する第２の信
号生成回路と、上記切り換え信号に応じて、上記第１の
信号または上記第２の信号を切り換えて出力する切り換
え回路とを含んでいる。
【００２４】また好適には、上記パルス信号出力回路
は、クロックパルスを計数し、計数値が所定の計数値に
達した場合、当該計数値を所定の初期値にリセットして
再び当該クロックパルスを計数するクロック計数回路を
含み、上記位相データ生成回路は、上記計数値に応じた
上記位相データを生成し、上記第１の信号生成回路は、
上記計数値に応じたレベルを有する上記第１の信号を生
成している。
【００２５】本発明の画像表示装置によれば、上記位相
データ生成回路において、上記周期における位相に応じ
た位相データが生成される。上記パルス信号出力回路に
おいて、上記位相データと上記入力データの値が比較さ
れ、上記周期における所定の初期位相、および上記位相
データと上記入力データの値が一致する位相において、
上記パルス信号出力回路から出力される上記パルス信号
のレベルは、上記周期における位相に応じた第１のレベ
ルまたは所定の第２のレベルに切り換えられる。このパ
ルス信号が上記発光素子に入力され、上記発光素子はこ
のパルス信号のレベルに応じた輝度で発光する。好適に
は、上記パルス信号出力回路において、上記位相データ
と上記入力データの値が比較され、上記周期における所
定の初期位相、および上記位相データと上記入力データ
の値が一致する位相において上記切り換え信号が生成さ
れる。この切り換え信号は上記切り換え回路に入力され
て、上記第１の信号生成回路による上記第１の信号また
は上記第２の信号生成回路による上記第２の信号が、上
記切り換え信号に応じて切り換えられて出力される。ま
た好適には、上記クロック計数回路においてクロックパ
ルスが計数され、計数値が所定の計数値に達した場合、
当該計数値が所定の初期値にリセットされて再び当該ク
ロックパルスが計数される。また、上記位相データ生成
回路においては、上記計数値に応じた上記位相データが
生成され、上記第１の信号生成回路においては、上記計
数値に応じたレベルを有する上記第１の信号が生成され
る。
【００２６】また、本発明の画像表示装置では、入力デ
ータに応じて変調した、所定の周期のパルス信号を出力
する変調回路であって、上記パルス信号の振幅を切り換
えるべき複数の所定の位相と上記入力データが指定する
位相とをそれぞれ比較し、上記入力データが指定する位
相より進んでいる上記所定の位相と上記入力データが指
定する位相との位相差に応じたパルス長データ、および
当該所定の位相に対応して設定したパルス振幅データ
を、当該所定の位相において出力するパルスデータ出力
手段と、上記パルス長データおよび上記パルス振幅デー
タの入力に応じて所定の初期値からクロックパルスの計
数を開始し、当該クロックパルスの計数値と当該パルス
長データの値を比較し、当該計数値が上記所定の初期値
および当該パルス長データと等しくなる時点において、
上記パルス信号のレベルを、上記パルス振幅データに応
じた第１のレベルまたは所定の第２のレベルに切り換え
て出力するパルス信号出力回路と、上記パルス信号のレ
ベルに応じた輝度で発光する発光素子とを有している。
【００２７】好適には、上記パルス信号出力回路は、上
記パルス長データおよび上記パルス振幅データの入力に
応じて所定の初期値からクロックパルスの計数を開始す
るクロック計数回路と、上記クロック計数回路による計
数値と上記パルス長データの値を比較し、当該計数値が
上記所定の初期値および上記パルス長データと等しくな
る時点において切り換え信号を出力する切り換え信号生
成回路と、上記第１のレベルを有する第１の信号を生成
する第１の信号生成回路と、上記第２のレベルを有する
第２の信号を生成する第２の信号生成回路と、上記切り
換え信号に応じて、上記第１の信号または上記第２の信
号を切り換えて出力する切り換え回路とを含んでいる。
【００２８】上記の構成を有する本発明の画像表示装置
によれば、パルスデータ出力手段において、上記パルス
信号の振幅を切り換えるべき複数の所定の位相と上記入
力データが指定する位相とをそれぞれ比較され、上記入
力データが指定する位相より進んでいる上記所定の位相
と上記入力データが指定する位相との位相差に応じたパ
ルス長データ、および当該所定の位相に対応して設定さ
れたパルス振幅データが、当該所定の位相において出力
される。この上記パルス長データおよび上記パルス振幅
データが上記パルス信号出力回路に入力されることに応
じ、上記パルス信号出力回路において所定の初期値から
クロックパルスの計数が開始され、当該クロックパルス
の計数値と当該パルス長データの値が比較される。そし
て、当該計数値が上記所定の初期値および当該パルス長
データと等しくなる時点において、上記パルス信号出力
回路から出力される上記パルス信号のレベルは、上記パ
ルス振幅データに応じた第１のレベルまたは所定の第２
のレベルに切り換えられる。このパルス信号が上記発光
素子に入力され、上記発光素子はこのパルス信号のレベ
ルに応じた輝度で発光する。好適には、上記クロック計
数回路において、上記パルス長データおよび上記パルス
振幅データが入力されることに応じて所定の初期値から
クロックパルスの計数が開始され、このクロック計数回
路による計数値と上記パルス長データの値が、上記切り
換え信号生成回路において比較される。そして、当該計
数値が上記所定の初期値および上記パルス長データと等
しくなる時点において、上記切り換え信号が生成されて
上記切り換え回路に入力される。上記第１の信号生成回
路による上記第１の信号または上記第２の信号生成回路
による上記第２の信号が、上記切り換え信号に応じて切
り換えられて出力される。
【００２９】
【発明の実施の形態】以下、本発明の変調回路および画
像表示装置に関する２つの実施形態（第１の実施形態お
よび第２の実施形態）について、本発明をＬＥＤディス
プレイ装置に適用した場合を例に説明する。
【００３０】＜第１の実施形態＞図１は、本発明に係る
ＬＥＤディスプレイ装置のブロック図である。図１にお
いて、１はパルス幅変調回路を、２はＬＥＤを、３は制
御部を、４はＡ／Ｄコンバータを、５はフレームメモリ
をそれぞれ示している。
【００３１】パルス幅変調回路１は、制御部３の出力端
子ＳＤＯから転送されたパルス長のデータに基づいて、
ＬＥＤ２にパルス電流を流している。各画素のＬＥＤに
対して１つのパルス幅変調回路１が存在するため、パル
ス幅変調回路１の数は画面を構成するＬＥＤの数に等し
い。パルス幅変調回路１が制御部３から受け取るパルス
長のデータはシリアルのデータであり、シリアルデータ
の入力端子ＳＩでこのデータを受けている。また、パル
ス幅変調回路１は入力端子ＳＩから受けたデータに一定
の遅延時間を与えて出力するシリアルデータの出力端子
ＳＯを備えており、この出力端子ＳＯを他のパルス幅変
調回路１の入力端子ＳＩと縦続接続している。このよう
にパルス幅変調回路１のシリアルデータの入力端子ＳＩ
と出力端子ＳＯを縦続接続し、入力端子ＳＩから出力端
子ＳＯへシリアルデータを次々と送り出すことによっ
て、制御部３から各パルス幅変調回路１にデータを転送
させている。図１において、各パルス幅変調回路１を縦
続接続させた直列回路の末端の出力端子ＳＯを制御部３
に接続しているが、これは制御部３において戻ってきた
信号から各パルス幅変調回路１の動作状態を調べるため
の接続である。なお、各パルス幅変調回路１はクロック
の入力端子ＣＬＫを備えており、制御部３から各パルス
幅変調回路１へ共通のクロックが供給されている。
【００３２】制御部３は、Ａ／Ｄコンバータ４から入力
されるデジタル化された映像信号のデータを端子ＤＩか
ら入力し、このデータからＬＥＤの各画素に対応する輝
度のデータを抽出してフレームメモリ５に記憶させてい
る。また、フレームメモリ５に記憶された各画素のデー
タを読み出してシリアルデータに変換し、出力端子ＳＤ
Ｏよりパルス幅変調回路１に出力している。出力端子Ｓ
ＤＯから出力するシリアルデータは制御部３の生成する
クロックに同期しており、このクロックをクロック出力
端子ＣＬＫから各パルス幅変調回路１へ出力している。
制御部３の入力端子ＳＤＩは、パルス幅変調回路１から
帰還されるシリアルデータが入力される。このシリアル
データには、各パルス幅変調回路１の動作状態（ＬＥＤ
の故障やＩＣの過熱状態など）に関する情報が含まれて
おり、制御部３はこの情報に応じて図示しない表示装置
で異常を報知するなどの動作を行う。
【００３３】Ａ／Ｄコンバータ４は、アナログの映像信
号Ｓｖを所定のビット数にデジタル化して、制御部３に
出力している。
【００３４】フレームメモリ５は、制御部３で抽出され
た各画素の輝度データを一時的に記憶している。各画素
の輝度データは１画面（１フレーム）ごとに管理されて
保存されており、制御部３はフレームごとの輝度データ
を順次読み出して各パルス幅変調回路１に出力する。
【００３５】アナログの映像信号Ｓｖは、Ａ／Ｄコンバ
ータ４で所定のビット数のデジタル化されたデータに変
換されて制御部３に出力され、制御部３において各画素
の輝度データを抽出されてフレームメモリ５に出力され
る。各画素の輝度データはフレームメモリ５においてフ
レームごとに一時的に記憶される。フレームメモリ５に
記憶された１フレームを構成する各画素の輝度データは
制御部３の定める所定のタイミングで制御部３に読み出
され、シリアルのデータに変換された後、パルス幅変調
回路１に出力される。各パルス幅変調回路１に入力され
た各画素の輝度データに応じて、各画素のＬＥＤに所定
のパルス長を有するパルス電流が流れてＬＥＤが発光
し、１フレームの画像が表示される。このように、フレ
ームごとに輝度データをパルス幅変調回路１に出力させ
てＬＥＤを発光させる動作が繰り返されることによっ
て、動画像が表示される。
【００３６】なお、各画素の輝度データは各パルス幅変
調回路１にシリアルデータとして出力されているが、こ
れをパラレルデータとして出力することも可能である。
この場合、配線数がデータのビット数に応じて増えてし
まう問題があるものの、各パルス幅変調回路１に輝度デ
ータを設定する速度がシリアルデータとして出力する場
合に比べて速くなる利点がある。また、フレームメモリ
５に１フレームを構成するデータを必ずしも全て記憶さ
せる必要はなく、例えば１水平周期のデータをメモリに
バッファとして記憶させてから出力させることも可能で
ある。また、Ａ／Ｄコンバータ４の変換時間や制御部の
処理時間が十分早い場合は、メモリのバッファを経ない
で直接シリアルデータに変換して出力させることも可能
である。
【００３７】次に、制御部３の動作について説明する。
図２は、第１の実施形態における制御部３の動作を説明
するブロック図である。図２において、３１はデータ入
力部を、３２はパルス設定データ生成部を、３３はクロ
ック発生部をそれぞれ示している。その他、図２と図１
の同一符号は同一の構成要素を示している。
【００３８】データ入力部３１は、フレームメモリ５か
ら各画素の輝度データを所定の順序で読み出して保持
し、これをパルス設定データ生成部３２に出力する。
【００３９】パルス設定データ生成部３２は、所定のパ
ルス振幅データおよびデータ入力部から入力された輝度
データ（パルス長データ）を、クロック発生部３３によ
るクロック信号に同期させたシリアルデータに変換し
て、これを端子ＳＤＯから出力する。また、このシリア
ルデータ同期して、各パルス幅変調回路１にシリアルデ
ータを設定させるためのイネーブル信号を生成し、これ
も端子ＳＤＯから出力する。パルス設定データ生成部３
２において生成させるシリアルデータおよびイネーブル
信号のタイミング等の詳細について後で説明する。
【００４０】クロック発生部３３は、パルス設定データ
生成部３２にクロック信号を供給する。また、端子ＣＬ
Ｋからクロック信号を出力し、パルス幅変調回路１に対
するクロック信号も供給する。
【００４１】フレームメモリ５に記憶されている各画素
の輝度データは、データ入力部３１により所定の順序で
制御部３に読み込まれる。この輝度データはパルス設定
データ生成部３２においてシリアルデータに変換され
る。このシリアルデータには、ＬＥＤ２に流すパルス電
流の振幅を設定する所定のパルス振幅データも付加され
る。生成されたシリアルデータは、クロック発生部３３
の出力するクロックに同期して端子ＳＤＯから各パルス
幅変調回路１に出力される。また、このシリアルデータ
に同期してイネーブル信号も生成され、シリアルデータ
とともに端子ＳＤＯから各パルス幅変調回路１に出力さ
れる。
【００４２】次に、パルス幅変調回路１の動作について
説明する。
【００４３】図３は、第１の実施形態におけるパルス幅
変調回路１のブロック図である。図３において、１１は
データ比較回路を、１２はパルス周期カウンタを、１３
はシフトレジスタを、１４はＤ／Ａコンバータを、１５
はｎｐｎトランジスタを、１６ａおよび１６ｂは抵抗
を、１７はＡＮＤ回路を、１８はカウンタを、１９は遅
延回路をそれぞれ示している。また、図１において制御
部３の端子ＳＤＯから各パルス幅変調回路１に出力され
る信号は、図３においてイネーブル信号Ｓ１およびシリ
アルデータ信号Ｓ２の２つの信号に相当する。
【００４４】データ比較回路１１は、パルス周期カウン
タ１２の出力するクロック信号Ｓ３によるクロックの計
数値Ｓ６とシフトレジスタ１３の出力するパルス長デー
タＳ７の大小を比較し、この比較の結果に応じて信号Ｓ
９をオン状態またはオフ状態に設定してＤ／Ａコンバー
タ１４に出力する。Ｄ／Ａコンバータ１４の出力信号Ｓ
１０はこの信号Ｓ９に応じてオンまたはオフ状態に設定
され、ｎｐｎトランジスタ１４はこの信号１０に応じて
オンまたはオフに設定される。すなわち、パルス長デー
タＳ７の値に応じて信号Ｓ９がオン状態またはオフ状態
に設定される時間が可変され、これに応じてｎｐｎトラ
ンジスタ１４がオンまたはオフに設定される時間が可変
されることにより、ＬＥＤ２に流れるパルス電流のデュ
ーティ比が制御される。またデータ比較回路１１は、イ
ネーブル信号Ｓ１がイネーブル状態のときに出力信号Ｓ
９をオフ状態に設定する。出力信号Ｓ９がオフ状態のと
き、Ｄ／Ａコンバータ１４において出力信号Ｓ１０をオ
フ状態に設定され、これによりｎｐｎトランジスタ１５
はオフに設定される。すなわち、イネーブル信号Ｓ１が
イネーブル状態のとき、出力信号Ｓ９は初期化され、こ
れによりＬＥＤ２の発光は停止される。
【００４５】パルス周期カウンタ１２は、イネーブル信
号Ｓ１がディスイネーブル状態のときに所定の初期値か
らクロック信号Ｓ３によるクロックを計数する。そし
て、その計数値Ｓ６が所定の値に達したところで計数値
Ｓ６を所定の初期値にリセットし、初期値から再び計数
を繰り返す。計数値Ｓ６は、データ比較回路１１および
Ｄ／Ａコンバータ１４に出力される。またパルス周期カ
ウンタ１２は、イネーブル信号Ｓ１がイネーブル状態の
ときに計数値Ｓ６を所定の初期値にリセットする。そし
て、イネーブル信号Ｓ１がイネーブル状態からディスイ
ネーブル状態に変化して所定数のクロック信号Ｓ３が入
力された後に、再びクロック信号Ｓ３の計数を開始す
る。
【００４６】シフトレジスタ１３は、イネーブル信号Ｓ
１がイネーブル状態の期間にＡＮＤ回路１７から入力さ
れるクロック信号に同期して、制御部３から送られてく
るシリアルデータＳ２を内部のレジスタに転送し、この
データを保持する。制御部３から送られてくるシリアル
データＳ２には、パルス電流のパルス長を設定するデー
タとパルス振幅を設定するデータが含まれており、シフ
トレジスタ１３は、それぞれのデータをパルス長データ
Ｓ７およびパルス振幅データＳ８としてデータ比較回路
１１およびＤ／Ａコンバータ１４に出力する。パルス長
データＳ７およびパルス振幅データＳ８を出力するタイ
ミングは、イネーブル信号Ｓ１によって決定される。シ
フトレジスタ１３は、イネーブル信号Ｓ１がイネーブル
状態からディスイネーブル状態に変化して所定数のクロ
ック信号Ｓ３が入力された後に、パルス長データＳ７を
データ比較回路１１へ、パルス振幅データＳ８をＤ／Ａ
コンバータ１４へそれぞれ出力する。
【００４７】Ｄ／Ａコンバータ１４は、パルス周期カウ
ンタ１２によるクロック計数値Ｓ６およびシフトレジス
タ１３によるパルス振幅データＳ８に応じた大きさの出
力信号Ｓ１０を、抵抗１６ａを介してｎｐｎ型トランジ
スタ１５のベースに入力する。すなわち、クロック計数
値Ｓ６およびパルス振幅データＳ８の値に応じてｎｐｎ
型トランジスタ１５のベース電流が制御され、ＬＥＤ２
の電流が制御され、これにより輝度が可変される。
【００４８】Ｄ／Ａコンバータ１４の出力信号Ｓ１０
は、パルス振幅データＳ８とクロック計数値Ｓ６の積に
比例した値に設定される。これは、例えば２つのＤ／Ａ
コンバータにより実現できる。まず１つのＤ／Ａコンバ
ータにおいてパルス振幅データＳ８をアナログ電圧に変
換させ、これを他方のＤ／Ａコンバータの基準電圧と
し、このＤ／Ａコンバータにおいてクロック計数値Ｓ６
に比例した出力信号Ｓ１０を生成させる。こうして生成
された出力信号Ｓ１０は、パルス振幅データＳ８および
クロック計数値Ｓ６に比例する。また、乗算器および除
算器を用いて出力信号Ｓ１０を生成させても良い。例え
ば、パルス振幅データＳ８およびクロック計数値Ｓ６を
乗算器によって乗算し、この乗算結果を除算器において
所定の係数で除算し、この除算結果をＤ／Ａコンバータ
においてアナログ信号に変換した出力信号Ｓ１０を生成
させる。こうして生成された出力信号Ｓ１０も、パルス
振幅データＳ８およびクロック計数値Ｓ６に比例する。
【００４９】またＤ／Ａコンバータ１４は、データ比較
回路１１の出力する信号Ｓ９に応じて、出力信号Ｓ１０
をオン状態またはオフ状態に設定する。出力信号がオン
状態に設定されると、パルス振幅データＳ８とクロック
計数値Ｓ６の積に比例した出力信号Ｓ１０が抵抗１６ａ
を介してｎｐｎ型トランジスタ１５のベースに供給され
てｎｐｎ型トランジスタ１５がオン状態となる。また出
力信号がオフ状態に設定されると、出力信号Ｓ１０はロ
ーレベルとなってｎｐｎ型トランジスタ１５のベースに
電流は流れず、ｎｐｎ型トランジスタ１５がオフ状態と
なる。
【００５０】ｎｐｎトランジスタ１５は、抵抗１６ａを
介してベースに受けたＤ／Ａコンバータ１４の出力信号
Ｓ１０に応じて、ＬＥＤ２にパルス電流を流す。Ｖｐｄ
は各ＬＥＤ２のアノードに供給される電圧を示してお
り、図１に示す各ＬＥＤ２のアノードにはこの共通の電
圧Ｖｐｄが供給されている。出力信号Ｓ１０がオン状態
のとき、抵抗１６ａを介してベースに電流が流れて、ｎ
ｐｎトランジスタ１５のコレクタ−エミッタ間がオン状
態になる。これによりＬＥＤ２には電源電圧Ｖｐｄから
ｎｐｎトランジスタ１５のコレクタ、エミッタおよび抵
抗１６ｂを通って接地電位に向かう電流が流れ、ＬＥＤ
２はこの電流値に応じた輝度で発光する。出力信号Ｓ１
０がオフ状態のとき、ベースに電流が流れないためｎｐ
ｎトランジスタ１５のコレクタ−エミッタ間はオフ状態
となる。これにより、ＬＥＤ２には電流が流れず、ＬＥ
Ｄ２の発光は停止される。
【００５１】ＡＮＤ回路１７は、イネーブル信号Ｓ１お
よびクロック信号Ｓ３を受けて、イネーブル信号Ｓ１が
イネーブル状態の期間にクロック信号Ｓ３をシフトレジ
スタ１３へ出力する。
【００５２】カウンタ１８は、縦続接続されるパルス幅
変調回路１に供給するイネーブル信号を生成するための
回路である。イネーブル信号Ｓ１のイネーブル状態から
ディスイネーブル状態への変化を検出した後、所定のク
ロック長のイネーブル信号Ｓ４を出力する。
【００５３】遅延回路１９は、入力されたシリアルデー
タ信号Ｓ２に所定のクロック数の遅延を与えたシリアル
データ信号Ｓ５を出力する。この遅延は、カウンタ１８
の出力するイネーブル信号Ｓ４とシリアルデータ信号Ｓ
５を同期させるための遅延である。
【００５４】上述した構成を有するパルス幅変調回路１
において、縦続接続により入出力されるシリアルデータ
とイネーブル信号について説明する。
【００５５】図４は、パルス幅変調回路１において入力
および出力されるシリアルデータとイネーブル信号のタ
イミングチャートを示す図である。図４において、ＳＤ
Ｉはパルス幅変調回路１に入力されるシリアルデータ信
号Ｓ２を、ＣＬＫはクロック信号Ｓ３を、ＥＮＩはパル
ス幅変調回路１に入力されるイネーブル信号Ｓ１を、Ｓ
ＤＯはパルス幅変調回路１から出力されるシリアルデー
タ信号Ｓ５を、ＥＮＯはパルス幅変調回路１から出力さ
れるイネーブル信号Ｓ４をそれぞれ示している。
【００５６】すでに述べたように、図１において制御部
３の端子ＳＤＯから各パルス幅変調回路１に出力される
信号は、図３においてイネーブル信号Ｓ１およびシリア
ルデータ信号Ｓ２に相当する。このうちシリアルデータ
信号Ｓ２は、パルス振幅を設定するデータおよびパルス
長を設定するデータから構成されている。図４の例にお
いては、パルス振幅を設定するデータを４ビットとし、
各ビットをＩＤ1 〜ＩＤ4 として示している。また、パ
ルス長を設定するデータを１０ビットとし、各ビットを
ＰＤ1〜ＰＤ10として示している。したがって、制御部
３から各パルス幅変調回路１に出力されるシリアルデー
タの１ワードの長さは、図４の例において１４ビットに
なる。なお、パルス電流のパルス振幅およびパルス長を
設定するデータのビット数やシリアルデータの１ワード
の長さは図４の例に限定されるものではなく、シフトレ
ジスタ１３に保持させるデータの長さに応じて任意に設
定することが可能である。
【００５７】パルス設定データ生成部３２によってイネ
ーブル信号Ｓ１がディスイネーブル状態からイネーブル
状態に設定され、クロック信号Ｓ１に同期してシリアル
データＳ２がパルス幅変調回路１に入力されると、シリ
アルデータ信号Ｓ２のデータは、ＡＮＤ回路１７から出
力されるクロックに同期してシフトレジスタ１３の内部
レジスタに入力される。またイネーブル信号Ｓ１のディ
スイネーブル状態において、パルス周期カウンタ１２の
計数値Ｓ６は所定の初期値にリセットされ、さらに、デ
ータ比較回路１１の信号Ｓ９がオフ状態に設定されてＬ
ＥＤ２の発光が停止されている。
【００５８】シフトレジスタ１３の内部レジスタに１ワ
ード分のシリアルデータが保持された時点（図４の例に
おいては、シリアルデータＳＤＩにＰＤ10が出力された
時点）において、パルス設定データ生成部３２によりイ
ネーブル信号Ｓ１がイネーブル状態からディスイネーブ
ル状態に設定されると、これに同期して、イネーブル出
力信号Ｓ４はディスイネーブル状態からイネーブル状態
に設定される。出力信号Ｓ４がイネーブル状態を保持す
る期間は、カウンタ１８において１ワードの長さに応じ
た所定のクロック数に設定されており、図４の例におい
て出力信号Ｓ４は１４クロックの期間イネーブル状態に
保持される。
【００５９】シリアルデータの出力信号Ｓ５は、シリア
ルデータの入力信号Ｓ２を遅延回路１９において所定の
クロック数（図４の例では２クロック）だけ遅らせるこ
とにより生成される。遅延の長さは、カウンタ１８の生
成するイネーブル信号Ｓ４がイネーブル状態に変化する
時点と、１４ビットのシリアルデータの先頭データ（図
４においてはＩＤ1）が端子ＳＤＯに現れる時点とが一
致するように設定されている。
【００６０】１ワード分の長さに応じて設定された一定
の長さのイネーブル信号Ｓ４とシリアルデータＳ５が互
いに同期してパルス幅変調回路の端子ＥＮＯおよび端子
ＳＤＯから出力されるので、端子ＳＤＩと端子ＳＤＯお
よび端子ＥＮＩと端子ＥＮＯが縦続接続されたパルス幅
変調回路１を通過するシリアルデータは、縦続接続され
た順番で、各パルス幅変調回路１のシフトレジスタ１３
に順次設定される。すなわち、制御部３の端子ＳＤＯに
接続されたパルス幅変調回路１には、制御部３から最初
に出力されたシリアルデータが設定され、また縦続接続
の末尾、すなわち端子ＳＤＩに接続されたパルス幅変調
回路１には、制御部３から最後に出力されたシリアルデ
ータが設定される。
【００６１】以上説明したようにして、パルス振幅デー
タ（図４におけるデータＩＤ1 〜ＩＤ4 ）およびパルス
長データ（図４におけるデータＰＤ1 〜ＰＤ10）からな
る１４ビットのシリアルデータが制御部３からパルス幅
変調回路１に出力され、各パルス幅変調回路１のシフト
レジスタ１３に保持される。そして、各ＬＥＤ２には各
パルス幅変調回路１のシフトレジスタ１３に保持された
データに応じたパルス振幅とパルス長を有する電流が流
れる。
【００６２】なお、図３に示したパルス幅変調回路１
は、制御部３からパルス幅変調回路１に出力される輝度
データがシリアルのデータである場合の回路であるが、
既に述べたように本発明において制御部３からパルス幅
変調回路に設定するデータはシリアルのデータに限定さ
れるものではなく、例えばパラレルのデータであっても
よい。例えばアドレスバスとデータバスを設けて、指定
したアドレスのパルス幅変調回路に輝度データを設定さ
せる一般的な転送方式を用いてもよい。
【００６３】次に、レジスタ１３に設定されたシリアル
データに応じてＬＥＤ２の電流が駆動される動作につい
て説明する。
【００６４】イネーブル信号Ｓ１がイネーブル状態から
ディスイネーブル状態に変化した時点において、シフト
レジスタ１３に入力されたパルス長データＳ７およびパ
ルス振幅データＳ８はデータ比較回路１１およびＤ／Ａ
コンバータ１４に出力される。またこの時点において、
パルス周期カウンタは所定の初期値からクロック信号Ｓ
３の計数を開始する。さらに、データ比較回路１１の信
号Ｓ９はオフ状態からオン状態に設定されて、ＬＥＤ２
にはパルス計数値Ｓ６とパルス振幅データＳ８の積に比
例した電流が流れる。
【００６５】パルス長データＳ７がシフトレジスタ１３
からデータ比較回路１１に出力されると、クロック計数
値Ｓ６と入力されたパルス長データＳ７が比較される。
そしてこの比較の結果に応じて、データ比較回路１１の
信号Ｓ９はオン状態またはオフ状態に設定される。ここ
では、パルス長データＳ７がパルス計数値Ｓ６より大き
い場合に信号Ｓ９がオン状態に設定され、パルス計数値
Ｓ６より小さい場合にオフ状態に設定される場合につい
て説明する。この場合、パルス長データＳ７がクロック
計数値Ｓ６の初期値より大きいとするならば、パルス周
期カウンタ１２の計数開始時点においてＬＥＤ２は駆動
されて発光している。
【００６６】このＬＥＤ２の発光輝度は、Ｄ／Ａコンバ
ータ１４に入力されるパルス計数値Ｓ６とパルス振幅デ
ータＳ８との積に比例しており、例えば、クロック計数
値Ｓ６がクロックの計数とともにインクリメントされて
増大する場合、ＬＥＤ２に流れる電流は最小値から時間
に比例して増大する。そしてこの増大する時間的な変化
率は、パルス振幅データＳ８に応じて設定される。ここ
では、クロック計数値Ｓ６がクロックの計数とともにイ
ンクリメントされて増大する場合について説明する。
【００６７】クロック計数値Ｓ６がクロックの計数とと
もに増大してパルス長データＳ７の値を越えると、デー
タ比較回路１１の出力信号Ｓ９はオン状態からオフ状態
に設定され、ＬＥＤ２には電流が流れなくなり、ＬＥＤ
２の発光が停止される。そして、ＬＥＤ２の発光停止後
もパルス周期カウンタ１２においてクロックの計数は続
けられ、クロック計数値Ｓ６が所定値に達したところで
クロック計数値Ｓ６は再び初期値にリセットされる。そ
して、その初期値からまた計数が開始される。このよう
に、クロック計数値Ｓ６が所定値でリセットされる動作
が繰り返される。パルス周期カウンタ１２によるこうし
たクロックの計数の繰り返しによって、ＬＥＤ２にはパ
ルス長データＳ７に応じたディユーティ比を有するパル
ス電流が流れる。またそのパルス電流の振幅は、クロッ
ク計数値Ｓ６に応じて時間とともに増大している。
【００６８】ＬＥＤ２に流れるパルス電流の周期は、ク
ロックの周期とパルス周期カウンタによるクロックの計
数回数によって決まる。例えばクロックの周期が１μｓ
であり、クロック計数値Ｓ６が０〜２５５で変化する場
合に、パルス電流の周期は２５６μｓとなる。
【００６９】図５は、第１の実施形態においてＬＥＤ２
に流れる電流の波形を示す図である。図５において、各
波形図の縦軸は電流値を、横軸は時間を示しており、
（Ａ）はパルス振幅の変化しない通常のパルス幅変調回
路によるパルス電流の波形図を、（Ｂ），（Ｃ）および
（Ｄ）は図３に示すパルス幅変調回路１によってＬＥＤ
２に流れるパルス電流の波形図をそれぞれ示している。
また、図５のＰｕｌｓｅ１，Ｐｕｌｓｅ２およびＰｕｌ
ｓｅ３は、それぞれパルス長の異なるパルス波形の例を
示しており、波形Ｐｕｌｓｅ１は波形図（Ｂ）のパルス
波形と、波形Ｐｕｌｓｅ２は波形図（Ｃ）のパルス波形
と、波形Ｐｕｌｓｅ３は波形図（Ｄ）のパルス波形とそ
れぞれ等しいパルス長を有している。また、図５のＴは
パルス波形の１周期の時間を示しており、Ｔ0〜Ｔ3は時
刻を示している。
【００７０】時刻Ｔ0において、パルス周期カウンタ１
２がリセットされてパルス計数値Ｓ６が初期化される
と、ＬＥＤ２に電流が流れて、ＬＥＤ２は発光を開始す
る。ことのき、通常のパルス幅変調回路においては、波
形図（Ａ）に示すように一定の電流がＬＥＤ２に流れ
る。一方、本実施形態のパルス幅変調回路１による波形
図（Ｂ）〜（Ｄ）においては、ＬＥＤ２に流れるパルス
電流の振幅が時間の経過に比例して増大している。時刻
Ｔ1〜Ｔ3において、パルス周期カウンタ１２の計数値Ｓ
６がパルス長データＳ７と等しくなると、データ比較回
路１１のＳ９はオフに設定され、これによりＬＥＤ２の
電流は流れなくなる。
【００７１】既に述べたように、人の視覚に感じられる
ＬＥＤの輝度は、ＬＥＤに流れる電流の時間的な平均値
に等しい。したがって、波形図（Ａ）に示す通常のパル
ス幅変調のようにパルス電流の振幅を一定にしなくては
ならない必然的な理由はなく、本発明のようにしてパル
ス長と同時にパルス電流の振幅を可変させても良い。こ
の場合においても、ＬＥＤの輝度は電流の時間的平均値
に等しくなる。
【００７２】波形図（Ａ）におけるパルス電流の時間的
平均値はパルス長に比例するのに対し、波形図（Ｂ）〜
（Ｄ）におけるパルス電流の時間的平均値は、１周期に
おけるパルス電流の積分値に比例することから、パルス
長の２乗に比例することが分かる。また、パルス長は各
画素の輝度データに比例する。したがって、本実施形態
においては、ＬＥＤの発光輝度が輝度データの２乗に比
例する。上述したように、ＣＲＴのガンマ特性において
は一般に輝度が輝度データの２．２乗に比例しているの
で、本実施形態によれば、輝度と輝度データの関係をＣ
ＲＴのガンマ特性にほぼ近い特性に合わせることができ
る。
【００７３】なお、上述の説明ではパルス周期カウンタ
１２の出力するクロック計数値Ｓ６がクロックの計数と
ともに増大する場合を例に説明しているが、クロック計
数値Ｓ６がクロックの計数とともに減少する場合であっ
ても、パルス長データＳ７に応じたパルス長の電流をＬ
ＥＤ２に流すことは可能である。この場合、パルス周期
カウンタ１２において所定の初期値、例えば２５５から
計数が開始され、クロックの入力とともにクロック計数
値Ｓ６がデクリメントされる。また、パルス周期カウン
タ１２において計数が開始される時点では、クロック計
数値Ｓ６がパルス長データより大きいためにデータ比較
回路１１の出力信号Ｓ９がオフ状態に設定され、ＬＥＤ
２の発光は停止される。クロック計数値Ｓ６の値が時間
とともに減少し、パルス長データＳ７よりも小さくなっ
た時点でデータ比較回路１１の出力信号Ｓ９がオン状態
に設定されて、ＬＥＤ２の電流発光が開始される。その
後、パルス周期カウンタ１２において所定の最小値、た
とえばゼロまで計数されてからクロック計数値Ｓ６がリ
セットされ、再び所定の初期値からデクリメンントが開
始される。パルス周期カウンタ１２において再びデクリ
メントが開始されると、データ比較回路１１の信号Ｓ９
はオフ状態に設定され、クロック計数値Ｓ６がパルス長
データＳ７より小さくなる時点で再びオン状態に設定さ
れる。この動作が繰り返されることにより、ＬＥＤ２に
はパルス長データＳ７の値に応じたパルス長のパルス電
流が流れる。
【００７４】また、パルス振幅データＳ８を調節するこ
とによって、Ｄ／Ａコンバータ１４による出力信号Ｓ１
０の最大値、すなわち輝度の最大値を調節することがで
きる。これにより、例えば各パルス幅変調回路１ごとに
パルス振幅データＳ８を設定し、各ＬＥＤの個体差によ
る特性のばらつきを補正させることができる。また、各
パルス幅変調回路１に設定されるパルス長データに各Ｌ
ＥＤのばらつきを補正させる前処理を行い、この処理を
経たパルス長データを各パルスは場変調回路１に設定さ
せることもできる。この場合には、パルス振幅データＳ
８を制御部３から各パルス幅変調回路１に設定する必要
はなくなり、図３におけるＤ／Ａコンバータ１４の制御
データはデータ比較回路１１による信号９およびクロッ
ク計数値Ｓ６だけになる。
【００７５】＜第２の実施形態＞次に、本発明の第２の
実施形態について説明する。第１の実施形態において
は、クロック計数値Ｓ６に応じてパルス電流の振幅を可
変させている。第２の実施形態においては、パルス電流
の１周期を幾つかのサブフレーム期間に分割し、各サブ
フレーム期間毎にパルス電流の振幅を定めている。この
ため、ステップを第１の実施形態に比べて振幅の可変さ
れるステップが粗くなるが、パルス幅変調回路１が簡略
化されている。
【００７６】図６は、第２の実施形態における制御部３
の動作を説明するブロック図である。図６において、３
４はサブフレームデータ生成部を、３２ａはパルス設定
データ生成部をそれぞれ示している。その他、図７と図
２の同一符号は同一の構成要素を示している。
【００７７】サブフレームデータ生成部３４は、データ
入力部３１から受けた輝度データから上述した各サブフ
レーム期間におけるパルス長データおよびパルス振幅デ
ータを生成し、各サブフレーム期間の初めにこれらのデ
ータをパルス設定データ生成部３２ａへ出力する。パル
ス設定データ生成部３２ａへこれらのデータを出力する
タイミングは、クロック発生部３３によるクロック信号
によって測られる。
【００７８】パルス設定データ生成部３２ａは、サブフ
レームデータ生成部３４から出力されるパルス長データ
およびパルス振幅データを、各サブフレーム期間の初め
にパルス幅変調回路１へ出力する。第１の実施形態にお
けるパルス設定データ生成部３２との違いは、パルス長
データおよびパルス振幅データが入力されたタイミング
で、これらのデータをパルス幅変調回路１に出力するこ
とにある。その他、シリアルデータへの変換やイネーブ
ル信号の生成に関してはパルス設定データ生成部３２と
同じである。
【００７９】各サブフレーム期間におけるパルス長デー
タおよびパルス振幅データは、例えば次のようにして生
成される。
【００８０】まず、パルス周期カウンタ１２と同等のカ
ウンタによってクロック発生部３３によるクロック信号
が計数されて、周期的に変化する計数値が生成される。
この計数値が変化する周期はパルス電流の周期に等しい
ので、この計数値はパルス電流の１周期における位相に
対応した位相値とみなすことができる。この位相値にお
いて、各サブフレームの初期位相を示すサブフレーム初
期位相値がそれぞれ設定されている。例えばパルスの１
周期における一番初めのサブフレーム期間においては、
１周期の初期位相値とサブフレーム初期位相値が等し
い。パルス電流の振幅は、このサブフレーム初期位相値
において切り換えられる。
【００８１】生成された位相値が時間とともに変化して
一のサブフレーム初期位相値と等しくなると、このサブ
フレーム初期位相値と入力された輝度データの値が比較
される。そして、このサブフレーム初期位相値が入力さ
れた輝度データの値より小さい場合、すなわちサブフレ
ーム初期位相値の示す位相が入力された輝度データの示
す位相に対して進んでいる場合に、入力された輝度デー
タの値とこのサブフレーム初期位相値との差が求めら
れ、この差の値がパルス長データとしてパルス設定デー
タ生成部３２ａに出力される。サブフレーム初期位相値
が入力された輝度データの値より大きい場合には、パル
ス長データは生成されない。
【００８２】例えば、位相値が０〜２５５まで変化し、
３つのサブフレーム初期位相値が０と１００と２００に
設定されており、入力された輝度データが１５０である
とする。この場合、まず位相値が０となる１周期の初期
においてサブフレーム初期位相値０と輝度データ１５０
の値が比較される。この場合、サブフレーム初期位相値
が輝度データより小さいので、輝度データ１５０とサブ
フレーム初期位相値０との差であるパルス長データ１５
０がパルス設定データ生成部３２ａに出力される。同様
に位相値が１００となる時点においてサブフレーム初期
位相値１００と輝度データ１５０の値が比較され、この
場合もサブフレーム初期位相値が輝度データより小さい
ので、輝度データ１５０とサブフレーム初期位相値１０
０との差であるパルス長データ５０がパルス設定データ
生成部３２ａに出力される。また、位相値が２００とな
る時点においてサブフレーム初期位相値２００と輝度デ
ータ１５０の値が比較され、この場合はサブフレーム初
期位相値が輝度データより大きくなっているので、パル
ス長データは生成されない。すなわち輝度データ１５０
に対して、パルス長データ１５０およびパルス長データ
５０が生成されて、位相値がそれぞれサブフレーム初期
位相値０およびサブフレーム初期位相値１００と等しく
なる時点において、パルス設定データ生成部３２ａに出
力される。なお、パルス長データ１５０がパルス幅変調
回路１に入力された場合には、パルス電流のパルス長は
位相値に対して１５０に設定され、この値はサブフレー
ム初期位相値１００を超えてしまう。この場合、パルス
長データ５０がパルス幅変調回路１に入力された時点
で、シフトレジスタ１３に保持されたパルス長データは
１５０から５０に更新されるため、サブフレーム期間を
超えたパルス長は設定されない。
【００８３】パルス振幅データは、各サブフレーム期間
毎に定められた値であり、パルス長データとともにパル
ス設定データ生成部３２ａへ出力される。
【００８４】このようにして生成されたパルス長データ
およびパルス振幅データは、これらのデータがパルス設
定データ生成部３２ａに入力された時点においてシリア
ルデータに変換されて、各パルス幅変調回路１に出力さ
れる。
【００８５】次に、本実施形態におけるパルス幅変調回
路１について説明する。図７は、第２の実施形態におけ
るパルス幅変調回路１のブロック図である。図７におい
て１４ａはＤ／Ａコンバータを示しており、その他、図
３と図７の同一符号は同一の構成要素を示している。
【００８６】図７に示す本実施形態のパルス幅変調回路
１は、パルス計数値Ｓ６がＤ／Ａコンバータに入力され
ていない点において、図３に示す第１の実施形態のパル
ス幅変調回路１と異なっている。すなわち、図３におけ
るＤ／Ａコンバータ１４の出力信号Ｓ１０は、パルス振
幅データＳ８とクロック計数値Ｓ６の積に比例した信号
として生成されるのに対し、図７に示すＤ／Ａコンバー
タ１４ａの出力信号Ｓ１０はパルス振幅データＳ８を単
純にＤ／Ａ変換して生成される。したがって、図３にお
けるＤ／Ａコンバータ１４のようにＤ／Ａコンバータを
２つ用いたり、乗算器や除算器を用いなくても済むの
で、回路が簡略化されている。
【００８７】図８は、第２の実施形態においてＬＥＤ２
に流れる電流の波形を示す図である。図８において、各
波形図の縦軸は電流値を、横軸は時間を示しており、
（Ａ）はパルス振幅の変化しない通常のパルス幅変調回
路によるパルス電流の波形図を、（Ｂ），（Ｃ）および
（Ｄ）は図７に示すパルス幅変調回路１によってＬＥＤ
２に流れるパルス電流の波形図をそれぞれ示している。
また、図８のＳＦ１，ＳＦ２およびＳＦ８は、それぞれ
異なるサブフレーム期間を示している。さらに、図のＰ
ｕｌｓｅ１，Ｐｕｌｓｅ２およびＰｕｌｓｅ３は、それ
ぞれパルス長の異なるパルス波形の例を示しており、波
形Ｐｕｌｓｅ１は波形図（Ｂ）のパルス波形と、波形Ｐ
ｕｌｓｅ２は波形図（Ｃ）のパルス波形と、波形Ｐｕｌ
ｓｅ３は波形図（Ｄ）のパルス波形とそれぞれ等しいパ
ルス長を有している。また、図８のＴはパルス波形の１
周期の時間を示しており、Ｔ0〜Ｔ3は時刻を示してい
る。
【００８８】時刻Ｔ0において、パルス周期カウンタ１
２がリセットされてパルス計数値Ｓ６が初期化される
と、ＬＥＤ２に電流が流れて、ＬＥＤ２は発光を開始す
る。ことのき、通常のパルス幅変調回路においては、波
形図（Ａ）に示すように一定の電流がＬＥＤ２に流れ
る。一方、本実施形態のパルス幅変調回路１による波形
図（Ｂ）〜（Ｄ）においては、サブフレーム期間ごとに
ＬＥＤ２に流れるパルス電流の振幅が異なっており、時
間とともに各サブフレーム期間におけるパルス電流の振
幅は大きくなっている。ただし、各サブフレーム期間内
におけるパルス電流の振幅は一定であり、この点におい
て図５の波形図（Ｂ）〜（Ｄ）とは異なっている。すな
わち、図３のＤ／Ａコンバータ１４においてはクロック
計数値Ｓ６の変化に応じて時間とともに出力信号Ｓ１０
が変化し、これに伴いパルス電流の振幅も変化している
が、図３のＤ／Ａコンバータ１４ａにおいては各サブフ
レーム期間毎に入力されるパルス振幅データＳ８に応じ
た一定の出力信号Ｓ１０が生成され、これによりサブフ
レーム期間内においてパルス電流の振幅は一定になって
いる。
【００８９】時刻Ｔ1〜Ｔ3において、パルス周期カウン
タ１２の計数値Ｓ６がパルス長データＳ７と等しくなる
と、データ比較回路１１の信号Ｓ９はオフに設定され、
これによりＬＥＤ２の電流は流れなくなる。
【００９０】なお、各サブフレーム期間の初期において
パルス電流が僅かな期間ゼロになっているが、これはシ
フトレジスタ１３にデータが転送されている期間を示し
ている。この期間においては、イネーブル信号Ｓ１がイ
ネーブル状態になっているためにＤ／Ａコンバータ１２
ａの出力信号Ｓ１０がオフ状態に設定され、ＬＥＤ２に
電流が流れない。
【００９１】図３の波形図（Ｂ）〜（Ｄ）においてはパ
ルス電流の時間的平均値が輝度データの２乗に比例する
特性を有しているが、図８の波形図（Ｂ）〜（Ｄ）にお
いても、サブフレーム期間の数が適切に設定され、また
位相値の変化に応じて各サブフレーム期間におけるパル
ス電流の振幅を適切に変化させるパルス振幅データが適
切に設定されることによって、パルス電流の時間的平均
値と輝度データの関係を所定の特性に近づけることがで
きる。
【００９２】図９は、第２の実施形態における発光輝度
と輝度データの関係を示す図である。図９において、縦
軸はＬＥＤ２の発光輝度を、横軸は輝度データをそれぞ
れ示している。また、ＳＦ１〜ＳＦ５はサブフレーム期
間を示している。図９に示すように、サブフレーム期間
ＳＦ１〜ＳＦ５のそれぞれに対応してパルス振幅データ
が設定されて、パルス電流の振幅がサブフレーム期間ご
とに異なる大きさとなることにより、発光輝度と輝度デ
ータは折れ線状のグラフで表される関係となる。この折
れ線グラフがＣＲＴのガンマ特性と近似するように、サ
ブフレーム期間およびパルス振幅データが設定される。
【００９３】なお、各サブフレームごとに設定されるパ
ルス振幅データＳ８を、さらに各画素ごとに調節するこ
とによって、各ＬＥＤの個体差による特性のばらつきを
補正させることができる。また、各パルス幅変調回路１
に設定されるパルス長データに各ＬＥＤのばらつきを補
正させる前処理を行い、この処理を経たパルス長データ
を各パルス幅変調回路１に設定させることもできる。こ
の場合にはＤ／Ａコンバータ１４ａにＬＥＤのばらつき
を補正させるための細かな分解能は必要ないので、Ｄ／
Ａコンバータ１４ａをサブフレーム期間に応じた電流源
に変更し、パルス振幅データＳ８によってこの電流源を
切り換えてＬＥＤ２を駆動させることもできる。このよ
うにすることで、パルス幅変調回路１の回路を簡略化で
きる。
【００９４】以上説明したように、本発明の第１の実施
形態に係るＬＥＤディスプレイ装置によれば、パルス電
流の１周期における位相に応じたクロック計数値Ｓ６が
パルス周期カウンタ１２において生成され、このクロッ
ク計数値Ｓ６とパルス長データＳ７がデータ比較回路１
１において比較され、パルス電流の１周期における初期
位相、およびクロック計数値Ｓ６とパルス長データＳ７
が一致する位相において、データ比較回路１１の信号Ｓ
９がオン状態またはオフ状態に変化し、Ｄ／Ａコンバー
タ１４の出力信号Ｓ１０がオン状態またはオフ状態とな
ることによりＬＥＤ２にパルス電流が流れる。また、デ
ータ比較回路１１の信号Ｓ９がオン状態のとき、Ｄ／Ａ
コンバータ１４の出力信号Ｓ１０はクロック計数値Ｓ６
に比例して変化するので、パルス電流の振幅はパルス電
流の位相に応じて変化する。これにより、輝度データの
ビット数を増やしたり、輝度データに補正等の前処理を
施すことなく、輝度データとＬＥＤの発光輝度の関係を
ＣＲＴのガンマ特性に合わせることができる。また、こ
れにより回路の規模を小さく抑えることができるので、
消費電力を少なくでき、安価に製造でき、装置を小型に
できる。
【００９５】また、本発明の第２の実施形態によれば、
サブフレームデータ生成部３４において、各サブフレー
ム期間の初期位相と輝度データが指定する位相とがそれ
ぞれ比較され、輝度データが指定する位相より進んでい
るサブフレーム期間の初期位相と輝度データが指定する
位相との位相差に応じたパルス長データ、およびこのサ
ブフレーム期間に対応して設定されたパルス振幅データ
が、このサブフレーム期間の初期位相において制御部３
から各パルス幅制御回路１に出力される。パルス長デー
タおよびパルス振幅データの入力に応じて、パルス周期
カウンタ１２において所定の初期値からクロックパルス
の計数が開始され、データ比較回路１１においてクロッ
ク計数値Ｓ６とパルス長データＳ７が比較され、クロッ
ク計数値Ｓ６が所定の初期値およびパルス長データＳ７
と等しくなる時点において、データ比較回路１１の信号
Ｓ９がオン状態またはオフ状態に変化し、Ｄ／Ａコンバ
ータ１４の出力信号Ｓ１０がオン状態またはオフ状態と
なることによりＬＥＤ２にパルス電流が流れる。また、
パルス電流の振幅はパルス振幅データＳ８に応じてサブ
フレーム期間ごとに変化する。これにより、輝度データ
のビット数を増やしたり、輝度データに補正等の前処理
を施すことなく、輝度データとＬＥＤの発光輝度の関係
をＣＲＴのガンマ特性に近似させることができる。ま
た、第１の実施形態に比べて回路を簡略化できる。ま
た、回路規模を小さく抑えることができるので、消費電
力を少なくでき、安価に製造でき、装置を小型にでき
る。
【００９６】
【発明の効果】本発明によれば、入力データに応じて変
調した所定の周期のパルス信号を出力する変調回路にお
いて、入力データのビット数を増やしたり、入力データ
に補正等の前処理を施すことなく、入力データとパルス
信号のパルス長を所定の特徴に合わせて設定することが
でき、例えばこの変調回路を用いたＬＥＤなどによる画
像表示装置においてＣＲＴのガンマ特性を補正すること
ができる。これにより回路の規模を小さく抑えることが
できる。
【図面の簡単な説明】
【図１】図１は、本発明に係るＬＥＤディスプレイ装置
のブロック図である。
【図２】図２は、第１の実施形態における制御部３の動
作を説明するブロック図である。
【図３】図３は、第１の実施形態におけるパルス幅変調
回路１のブロック図である。
【図４】図４は、パルス幅変調回路１において入力およ
び出力されるシリアルデータとイネーブル信号のタイミ
ングチャートを示す図である。
【図５】図５は、第１の実施形態においてＬＥＤ２に流
れる電流の波形を示す図である。
【図６】図６は、第２の実施形態における制御部３の動
作を説明するブロック図である。
【図７】図７は、第２の実施形態におけるパルス幅変調
回路１のブロック図である。
【図８】図８は、第２の実施形態においてＬＥＤ２に流
れる電流の波形を示す図である。
【図９】図９は、第２の実施形態における発光輝度と輝
度データの関係を示す図である。
【図１０】図１０は、ＬＥＤディスプレイの画素を構成
するＬＥＤの駆動回路を示す図である。
【図１１】図１１は、図１０のＬＥＤ２００に流れる電
流の波形を示す図である。
【図１２】図１２は、入力される信号レベルに対するＬ
ＥＤおよびＣＲＴの輝度の関係を示す図である。
【符号の説明】
１…パルス幅変調回路、１１…データ比較回路、１２…
パルス周期カウンタ、１３…シフトレジスタ、１４およ
び１４ａ…Ｄ／Ａコンバータ、１５…ｎｐｎトランジス
タ、１６ａおよび１６ｂ…抵抗、１７…ＡＮＤ回路、１
８…カウンタ、１９…遅延回路、２…ＬＥＤ、３…制御
部、３１…データ入力部、３２および３２ａ…パルス設
定データ生成部、３３…クロック発生部、３４…サブフ
レームデータ生成部、４…Ａ／Ｄコンバータ、５…フレ
ームメモリ。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 入力データに応じて変調した、所定の周
    期のパルス信号を出力する変調回路であって、 上記周期における位相に応じた位相データを生成する位
    相データ生成回路と、 上記位相データと上記入力データの値を比較し、上記周
    期における所定の初期位相、および上記位相データと上
    記入力データの値が一致する位相において、上記パルス
    信号のレベルを、上記周期における位相に応じた第１の
    レベルまたは所定の第２のレベルに切り換えて出力する
    パルス信号出力回路とを有する変調回路。
  2. 【請求項２】 上記パルス信号出力回路は、 上記位相データと上記入力データの値を比較し、上記周
    期における所定の初期位相、および上記位相データと上
    記入力データの値が一致する位相において切り換え信号
    を出力する切り換え信号生成回路と、 上記第１のレベルを有する第１の信号を生成する第１の
    信号生成回路と、 上記第２のレベルを有する第２の信号を生成する第２の
    信号生成回路と、 上記切り換え信号に応じて、上記第１の信号または上記
    第２の信号を切り換えて出力する切り換え回路とを含
    む、 請求項１に記載の変調回路。
  3. 【請求項３】 上記パルス信号出力回路は、 クロックパルスを計数し、計数値が所定の計数値に達し
    た場合、当該計数値を所定の初期値にリセットして再び
    当該クロックパルスを計数するクロック計数回路を含
    み、 上記位相データ生成回路は、上記計数値に応じた上記位
    相データを生成し、 上記第１の信号生成回路は、上記計数値に応じたレベル
    を有する上記第１の信号を生成する、 請求項２に記載の変調回路。
  4. 【請求項４】 入力データに応じて変調した、所定の周
    期のパルス信号を出力する変調回路であって、 上記パルス信号の振幅を切り換えるべき複数の所定の位
    相と上記入力データが指定する位相とをそれぞれ比較
    し、上記入力データが指定する位相より進んでいる上記
    所定の位相と上記入力データが指定する位相との位相差
    に応じたパルス長データ、および当該所定の位相に対応
    して設定したパルス振幅データを、当該所定の位相にお
    いて出力するパルスデータ出力手段と、 上記パルス長データおよび上記パルス振幅データの入力
    に応じて所定の初期値からクロックパルスの計数を開始
    し、当該クロックパルスの計数値と当該パルス長データ
    の値を比較し、当該計数値が上記所定の初期値および当
    該パルス長データと等しくなる時点において、上記パル
    ス信号のレベルを、上記パルス振幅データに応じた第１
    のレベルまたは所定の第２のレベルに切り換えて出力す
    るパルス信号出力回路とを有する変調回路。
  5. 【請求項５】 上記パルス信号出力回路は、 上記パルス長データおよび上記パルス振幅データの入力
    に応じて所定の初期値からクロックパルスの計数を開始
    するクロック計数回路と、 上記クロック計数回路による計数値と上記パルス長デー
    タの値を比較し、当該計数値が上記所定の初期値および
    上記パルス長データと等しくなる時点において切り換え
    信号を出力する切り換え信号生成回路と、 上記第１のレベルを有する第１の信号を生成する第１の
    信号生成回路と、 上記第２のレベルを有する第２の信号を生成する第２の
    信号生成回路と、 上記切り換え信号に応じて、上記第１の信号または上記
    第２の信号を切り換えて出力する切り換え回路とを含
    む、 請求項４に記載の変調回路。
  6. 【請求項６】 入力データに応じて変調した所定の周期
    のパルス信号を受けて、当該パルス信号のレベルに応じ
    た輝度で発光する発光素子を有する画像表示装置であっ
    て、 上記周期における位相に応じた位相データを生成する位
    相データ生成回路と、 上記位相データと上記入力データの値を比較し、上記周
    期における所定の初期位相、および上記位相データと上
    記入力データの値が一致する位相において、上記パルス
    信号のレベルを、上記周期における位相に応じた第１の
    レベルまたは所定の第２のレベルに切り換えて出力する
    パルス信号出力回路とを有する変調回路。
  7. 【請求項７】 上記パルス信号出力回路は、 上記位相データと上記入力データの値を比較し、上記周
    期における所定の初期位相、および上記位相データと上
    記入力データの値が一致する位相において切り換え信号
    を出力する切り換え信号生成回路と、 上記第１のレベルを有する第１の信号を生成する第１の
    信号生成回路と、 上記第２のレベルを有する第２の信号を生成する第２の
    信号生成回路と、 上記切り換え信号に応じて、上記第１の信号または上記
    第２の信号を切り換えて出力する切り換え回路とを含
    む、 請求項６に記載の変調回路。
  8. 【請求項８】 上記パルス信号出力回路は、 クロックパルスを計数し、計数値が所定の計数値に達し
    た場合、当該計数値を所定の初期値にリセットして再び
    当該クロックパルスを計数するクロック計数回路を含
    み、 上記位相データ生成回路は、上記計数値に応じた上記位
    相データを生成し、 上記第１の信号生成回路は、上記計数値に応じたレベル
    を有する上記第１の信号を生成する、 請求項７に記載の変調回路。
  9. 【請求項９】 入力データに応じて変調した所定の周期
    のパルス信号を受けて、当該パルス信号のレベルに応じ
    た輝度で発光する発光素子を有する画像表示装置であっ
    て、 上記パルス信号の振幅を切り換えるべき複数の所定の位
    相と上記入力データが指定する位相とをそれぞれ比較
    し、上記入力データが指定する位相より進んでいる上記
    所定の位相と上記入力データが指定する位相との位相差
    に応じたパルス長データ、および当該所定の位相に対応
    して設定したパルス振幅データを、当該所定の位相にお
    いて出力するパルスデータ出力手段と、 上記パルス長データおよび上記パルス振幅データの入力
    に応じて所定の初期値からクロックパルスの計数を開始
    し、当該クロックパルスの計数値と当該パルス長データ
    の値を比較し、当該計数値が上記所定の初期値および当
    該パルス長データと等しくなる時点において、上記パル
    ス信号のレベルを、上記パルス振幅データに応じた第１
    のレベルまたは所定の第２のレベルに切り換えて出力す
    るパルス信号出力回路とを有する変調回路。
  10. 【請求項１０】 上記パルス信号出力回路は、 上記パルス長データおよび上記パルス振幅データの入力
    に応じて所定の初期値からクロックパルスの計数を開始
    するクロック計数回路と、 上記クロック計数回路による計数値と上記パルス長デー
    タの値を比較し、当該計数値が上記所定の初期値および
    上記パルス長データと等しくなる時点において切り換え
    信号を出力する切り換え信号生成回路と、 上記第１のレベルを有する第１の信号を生成する第１の
    信号生成回路と、 上記第２のレベルを有する第２の信号を生成する第２の
    信号生成回路と、 上記切り換え信号に応じて、上記第１の信号または上記
    第２の信号を切り換えて出力する切り換え回路とを含
    む、 請求項９に記載の変調回路。
JP2000168649A 2000-06-06 2000-06-06 変調回路およびこれを用いた画像表示装置 Pending JP2001350439A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000168649A JP2001350439A (ja) 2000-06-06 2000-06-06 変調回路およびこれを用いた画像表示装置
TW090113371A TW502238B (en) 2000-06-06 2001-06-01 Modulation circuit and image display using the same
KR1020010031446A KR20010110349A (ko) 2000-06-06 2001-06-05 변조회로 및 이것을 이용한 화상 표시 장치
US09/873,425 US6472946B2 (en) 2000-06-06 2001-06-05 Modulation circuit and image display using the same
CNB011233311A CN1172280C (zh) 2000-06-06 2001-06-06 调制电路以及使用该调制电路的图形显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000168649A JP2001350439A (ja) 2000-06-06 2000-06-06 変調回路およびこれを用いた画像表示装置

Publications (1)

Publication Number Publication Date
JP2001350439A true JP2001350439A (ja) 2001-12-21

Family

ID=18671625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000168649A Pending JP2001350439A (ja) 2000-06-06 2000-06-06 変調回路およびこれを用いた画像表示装置

Country Status (5)

Country Link
US (1) US6472946B2 (ja)
JP (1) JP2001350439A (ja)
KR (1) KR20010110349A (ja)
CN (1) CN1172280C (ja)
TW (1) TW502238B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004070179A (ja) * 2002-08-08 2004-03-04 Shinya Ishida 連珠状ｌｅｄ表示システム
JP2004361794A (ja) * 2003-06-06 2004-12-24 Texas Instr Japan Ltd パルス信号生成回路および表示装置
JP2007256715A (ja) * 2006-03-24 2007-10-04 Rohm Co Ltd 発光制御装置、表示装置、駆動制御装置、制御装置
US7557787B2 (en) 2003-11-29 2009-07-07 Samsung Mobile Display Co., Ltd. Driving method of FS-LCD
JP2010527459A (ja) * 2007-04-24 2010-08-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シフトレジスタ及びレベルシフタを有するｌｅｄストリング駆動装置
US7944411B2 (en) 2003-02-06 2011-05-17 Nec Electronics Current-drive circuit and apparatus for display panel
WO2014109207A1 (ja) * 2013-01-11 2014-07-17 ソニー株式会社 表示パネル、画素チップ、および電子機器

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000352952A (ja) * 1999-04-05 2000-12-19 Canon Inc 画像形成装置
DE10018190C2 (de) * 1999-05-18 2003-04-17 Ibm Unterbrechnungsloses Umschalten zwischen zwei Oszillator-Präzisionstaktgebern
JP2001308710A (ja) * 2000-04-21 2001-11-02 Sony Corp 変調回路およびこれを用いた画像表示装置ならびに変調方法
JP2001312246A (ja) * 2000-05-01 2001-11-09 Sony Corp 変調回路およびこれを用いた画像表示装置
US7292209B2 (en) * 2000-08-07 2007-11-06 Rastar Corporation System and method of driving an array of optical elements
US6596977B2 (en) * 2001-10-05 2003-07-22 Koninklijke Philips Electronics N.V. Average light sensing for PWM control of RGB LED based white light luminaries
JP2004045488A (ja) 2002-07-09 2004-02-12 Casio Comput Co Ltd 表示駆動装置及びその駆動制御方法
US7151521B2 (en) * 2003-03-31 2006-12-19 Intel Corporation Methods and apparatus for driving pixels in a microdisplay
JP4205629B2 (ja) * 2003-07-07 2009-01-07 セイコーエプソン株式会社 デジタル／アナログ変換回路、電気光学装置及び電子機器
US7200173B2 (en) * 2003-10-27 2007-04-03 Tushar Prakash Ringe Method and apparatus for generating a distortionless pulse width modulated waveform
KR100811351B1 (ko) * 2004-03-24 2008-03-10 로무 가부시키가이샤 유기 ｅｌ 구동 회로 및 이것을 이용하는 유기 ｅｌ 표시장치
CN100437673C (zh) * 2004-05-15 2008-11-26 鸿富锦精密工业（深圳）有限公司 Led指示装置及方法
KR100627307B1 (ko) * 2004-05-18 2006-09-25 삼성에스디아이 주식회사 액정 표시 장치 및 그의 구동방법.
CN100390840C (zh) * 2004-06-30 2008-05-28 佳能株式会社 显示装置、电视装置、和驱动显示装置的方法
TWI337408B (en) * 2004-07-09 2011-02-11 Hon Hai Prec Ind Co Ltd System and method for controlling led indicator
JP2006030392A (ja) 2004-07-13 2006-02-02 Nec Corp 表示装置及びこれを用いた電子機器
DE102004036686A1 (de) * 2004-07-28 2006-03-23 Manfred Kluth Verfahren zum Ansteuern von Anzeigemitteln
JP4694801B2 (ja) * 2004-08-11 2011-06-08 三洋電機株式会社 Ｌｅｄ制御回路
US20100033517A1 (en) * 2004-11-18 2010-02-11 Kuan-Jui Ho Bi-stable display and driving method thereof
US20070064008A1 (en) * 2005-09-14 2007-03-22 Childers Winthrop D Image display system and method
US20070063996A1 (en) * 2005-09-14 2007-03-22 Childers Winthrop D Image display system and method
US7551154B2 (en) * 2005-09-15 2009-06-23 Hewlett-Packard Development Company, L.P. Image display system and method
JP4432920B2 (ja) * 2006-03-08 2010-03-17 セイコーエプソン株式会社 信号伝送方法、駆動回路、電気光学装置及び電子機器
US7907303B2 (en) * 2006-06-30 2011-03-15 Konica Minolta Systems Laboratory, Inc. Systems and methods for processing pixel data for a printer
US7822115B2 (en) * 2006-06-30 2010-10-26 Konica Minolta Systems Laboratory, Inc. Systems for generating a pulse width modulated signal
US20080002229A1 (en) * 2006-06-30 2008-01-03 Konica Minolta Systems Laboratory, Inc. Systems and method for saving memory on screen
US7619644B2 (en) * 2006-06-30 2009-11-17 Konica Minolta Systems Laboratory, Inc. Method and apparatus for image alignment
US7957025B2 (en) * 2006-06-30 2011-06-07 Konica Minolta Systems Laboratory, Inc. Systems and methods for processing pixel data for a printer
US8782371B2 (en) * 2008-03-31 2014-07-15 Konica Minolta Laboratory U.S.A., Inc. Systems and methods for memory management for rasterization
US8817032B2 (en) * 2008-08-29 2014-08-26 Konica Minolta Laboratory U.S.A., Inc. Systems and methods for framebuffer management
US8854680B2 (en) * 2008-09-11 2014-10-07 Konica Minolta Laboratory U.S.A., Inc. Systems and methods for optimal memory allocation units
US8861014B2 (en) * 2008-09-30 2014-10-14 Konica Minolta Laboratory U.S.A., Inc. Systems and methods for optimized printer throughput in a multi-core environment
US8614595B2 (en) * 2008-11-14 2013-12-24 Beniamin Acatrinei Low cost ultra versatile mixed signal controller circuit
US8362706B1 (en) 2008-12-19 2013-01-29 Cypress Semiconductor Corporation Current compensation scheme for LED current control
US8320012B2 (en) * 2009-03-27 2012-11-27 Konica Minolta Laboratory U.S.A., Inc. Apparatus, system, and method for color data printing
US8223390B2 (en) * 2009-03-27 2012-07-17 Konica Minolta Laboratory U.S.A., Inc. Systems and methods for reducing color registration errors in tandem engines
CN101794555A (zh) * 2010-04-07 2010-08-04 友达光电股份有限公司 增加背光亮度分辨率的方法以及背光亮度调制方法
FR3079957B1 (fr) * 2018-04-05 2021-09-24 Commissariat Energie Atomique Dispositif et procede d'affichage d'images avec une memorisation de donnees realisee dans les pixels
CN109274887B (zh) * 2018-09-21 2020-09-25 普联技术有限公司 脉宽控制电路和网络摄像机
CN112584056B (zh) * 2019-09-29 2022-03-22 浙江宇视科技有限公司 摄像方法、装置、设备及存储介质
TWI772099B (zh) * 2020-09-23 2022-07-21 瑞鼎科技股份有限公司 應用於有機發光二極體顯示器之亮度補償方法
CN113162589A (zh) * 2021-02-23 2021-07-23 潍坊歌尔微电子有限公司 时序调整方法、终端设备及存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317138B1 (en) * 1998-03-31 2001-11-13 Sony Corporation Video display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004070179A (ja) * 2002-08-08 2004-03-04 Shinya Ishida 連珠状ｌｅｄ表示システム
US7944411B2 (en) 2003-02-06 2011-05-17 Nec Electronics Current-drive circuit and apparatus for display panel
JP2004361794A (ja) * 2003-06-06 2004-12-24 Texas Instr Japan Ltd パルス信号生成回路および表示装置
US7557787B2 (en) 2003-11-29 2009-07-07 Samsung Mobile Display Co., Ltd. Driving method of FS-LCD
JP2007256715A (ja) * 2006-03-24 2007-10-04 Rohm Co Ltd 発光制御装置、表示装置、駆動制御装置、制御装置
JP2010527459A (ja) * 2007-04-24 2010-08-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シフトレジスタ及びレベルシフタを有するｌｅｄストリング駆動装置
WO2014109207A1 (ja) * 2013-01-11 2014-07-17 ソニー株式会社 表示パネル、画素チップ、および電子機器
JPWO2014109207A1 (ja) * 2013-01-11 2017-01-19 ソニー株式会社 表示パネル、画素チップ、および電子機器
US9905151B2 (en) 2013-01-11 2018-02-27 Sony Corporation Display panel having daisy-chain-connected pixels, pixel chip, and electronic apparatus

Also Published As

Publication number Publication date
TW502238B (en) 2002-09-11
US6472946B2 (en) 2002-10-29
CN1327223A (zh) 2001-12-19
CN1172280C (zh) 2004-10-20
KR20010110349A (ko) 2001-12-13
US20020017962A1 (en) 2002-02-14

Similar Documents

Publication Publication Date Title
JP2001350439A (ja) 変調回路およびこれを用いた画像表示装置
US6771281B2 (en) Modulation circuit and image display using the same
US6646654B2 (en) Modulation circuit, image display using the same, and modulation method
KR100524456B1 (ko) 화상표시장치와 방법
US7679628B2 (en) Controller and image display device
US7679626B2 (en) Drive control device for a display apparatus, video image display apparatus and method of controlling the driving of the video image display apparatus
US7286104B2 (en) Method and device for gamma correction
US20050253785A1 (en) Image processing method, display device and driving method thereof
US5929835A (en) Tone correcting system for a display
JP2000221945A (ja) マトリクス型表示装置
JP5744815B2 (ja) 制御方法及び制御装置
KR100955013B1 (ko) 요구보다 적은 비디오 레벨을 디스플레이하는 동시에 디더링 노이즈가 개선된 플라즈마 디스플레이 패널(ｐｄｐ)
JP2917876B2 (ja) Ｌｅｄディスプレイの表示方法
JP3756386B2 (ja) 定電流発生回路および表示装置
JPH05265399A (ja) 表示装置
JPH08137427A (ja) カラーフラットパネルを使用した表示装置の映像出力回路
JPS6312386Y2 (ja)
JP2001051645A (ja) 画像表示装置
JPH05323901A (ja) 表示装置
JPH04338998A (ja) 発光表示装置の駆動回路
JP2545455Y2 (ja) 表示器の調光装置
JPH07162717A (ja) 適応型ガンマ補正方法
JP2003029689A (ja) 画像表示装置及びその表示方法
JPH02131283A (ja) 画像表示装置
JP2007086433A (ja) 発光表示素子駆動装置