KR101251768B1 - 디지털 펄스 폭 변조기 및 제어 방법 - Google Patents

디지털 펄스 폭 변조기 및 제어 방법 Download PDF

Info

Publication number
KR101251768B1
KR101251768B1 KR1020110011239A KR20110011239A KR101251768B1 KR 101251768 B1 KR101251768 B1 KR 101251768B1 KR 1020110011239 A KR1020110011239 A KR 1020110011239A KR 20110011239 A KR20110011239 A KR 20110011239A KR 101251768 B1 KR101251768 B1 KR 101251768B1
Authority
KR
South Korea
Prior art keywords
signal
pulse width
digital pulse
counter
voltage
Prior art date
Application number
KR1020110011239A
Other languages
English (en)
Other versions
KR20120090686A (ko
Inventor
박수완
유태근
백광현
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020110011239A priority Critical patent/KR101251768B1/ko
Publication of KR20120090686A publication Critical patent/KR20120090686A/ko
Application granted granted Critical
Publication of KR101251768B1 publication Critical patent/KR101251768B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4291—Arrangements for improving power factor of AC input by using a Buck converter to switch the input current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

디지털 펄스 폭 변조기 및 제어 방법이 제공된다. 디지털 펄스 폭 변조기는 기준 전압과 출력단에서 피드백되는 피드백 전압을 비교하는 전압 비교부; 상기 비교 결과에 따라 업 카운터 신호 또는 다운 카운터 신호 중 어느 하나의 카운터 신호를 생성하는 카운터부; 램프 신호를 생성하는 램프 신호 생성부; 상기 기준 전압의 전압 레벨을 측정하며, 상기 측정된 전압 레벨에 따라 서로 다른 리셋 신호를 출력하는 리셋 신호 출력부; 및 상기 카운터 신호, 상기 램프 신호 및 상기 리셋 신호를 이용하여 디지털 펄스 폭 변조 신호를 출력하는 변조 신호 출력부를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 적은 해상도를 가지는 카운터와 램프 신호 생성기를 이용하여 디지털 펄스 폭 변조 신호를 출력할 수 있다. 또한 피드백 신호가 기준 전압을 따라갈 시 발생하는 오버슈트가 줄어들고 안정되는 시간이 단축된다.

Description

디지털 펄스 폭 변조기 및 제어 방법 {DIGITAL PULSE WIDTH MODULATOR AND CONTROLING METHOD THREOF}
본 발명은 디지털 펄스 폭 변조기 및 디지털 펄스 폭 변조기의 제어 방법에 관한 것으로서, 더욱 상세하게는 피드백 전압을 기준 전압으로 보정하는 디지털 펄스 폭 변조기 및 디지털 펄스 폭 변조기의 제어 방법에 관한 것이다.
현재 휴대용 전자제품들이 발전함에 따라 배터리를 사용한 제품이 늘고 있다. 이에 따라 배터리 전압으로부터 각 시스템들이 원하는 전압을 효율적으로 공급할 수 있는 전원 공급 장치가 이슈가 되고 있다.
배터리 전압은 부하가 증가하거나 시간이 지날수록 전압이 낮아지게 된다. 따라서 배터리 전압을 직접 각 전자시스템에 연결할 경우에는 공급되는 전원의 변동에 따라 오동작이 발생할 수 있다.
이러한 오동작을 방지하기 위해 사용되는 DC-DC 컨버터는 입력전압이 변하거나, 부하가 변하여도 출력전압을 안정적으로 공급하는 장치이다.
도 1은 종래의 DC-DC 컨버터를 도시한 도면이다.
도 1을 참조하면, DC-DC 컨버터(100)는 벅 컨버터(Buck Converter, 110)와 디지털 펄스 폭 변조기(Digital Pulse Width Modulator: DPWM)(120)로 구성된다.
벅 컨버터(110)는 디지털 펄스 폭 변조기(120)에서 출력된 디지털 펄스 폭 변조(DPWM) 신호를 이용하여 피드백 되는 출력 전압(Vfeed)을 기준 전압(Vref)으로 맞추어주는 역할을 한다.
보다 상세하게, 기준 전압과 DC-DC 컨버터(100)의 출력단에서 피드백(feedback)되는 피드백 전압을 비교기(Comparator, 121)에서 비교하여 하이(high) 또는 로우(low) 신호를 업다운카운터(123)로 전달한다.
이어서, 일정한 주기로 램프 신호 생성기(125)에서 발생되는 램프 신호와 업다운카운터(123)에서 발생하는 카운터 신호가 만나는 순간을 디지털 비교기(127)에서 인지하여 디지털 폭 변조 신호(이하, DPWM 신호)를 셋 시켜주고, 램프 신호의 모든 비트가 1이 될 때 DPWM 신호를 리셋 시키게 된다.
만약 피드백 전압이 기준 전압보다 낮은 값을 가지는 경우 DPWM 신호의 펄스 폭을 넓히며 피드백 전압이 기준 전압보다 높은 값을 가지는 경우 DPWM 신호의 펄스 폭을 좁혀 피드백 전압을 기준 전압에 맞춘다.
도 2는 종래의 DC-DC 컨버터에서 출력되는 DPWM 신호를 도시한 도면이다.
도 2를 참조하면, 램프 신호와 카운터 신호가 만나는 순간 DPWM 신호가 셋 되고 램프 신호의 모든 비트가 1이 될 때 DPWM 신호가 리셋 되는 것을 알 수 있다.
따라서, DPWM 신호는 업다운 카운터(123)와 램프 신호 생성기(125)가 가지는 해상도(resolution)만큼의 펄스 폭을 가진다. 따라서 출력의 리플(ripple)에 직접적 영향을 미치는 DPWM 신호의 해상도를 높이기 위해서는 그만큼의 해상도를 가지는 업다운 카운터(123)와 램프 신호 생성기(125)가 필요하게 된다.
또한 종래의 디지털 펄스 폭 변조기(120)는 DPWM 신호가 가질 수 있는 펄스 폭을 모두 아우르며 기준 전압에 해당하는 폭을 찾아가는 방식이므로 피드백 신호가 기준 전압을 따라갈 시 오버슈트(overshoot)가 발생하고 신호가 안정(settle)되는 시간이 오래 걸린다는 문제점이 있다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 종래보다 적은 해상도를 가지는 카운터와 램프 신호 생성기를 이용하여 디지털 펄스 폭 변조 신호를 출력할 수 있는 디지털 펄스 폭 변조기 및 디지털 펄스 폭 변조기의 제어 방법을 제안하고자 한다.
또한 본 발명에서는 피드백 신호가 기준 전압 따라갈 시 발생하는 오버슈트를 줄이고 안정되는 시간을 단축하기 위한 디지털 펄스 폭 변조기 및 디지털 펄스 폭 변조기의 제어 방법을 제안하고자 한다.
본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 기준 전압과 출력단에서 피드백되는 피드백 전압을 비교하는 전압 비교부; 상기 비교 결과에 따라 업 카운터 신호 또는 다운 카운터 신호 중 어느 하나의 카운터 신호를 생성하는 카운터부; 램프 신호를 생성하는 램프 신호 생성부; 상기 기준 전압의 전압 레벨을 측정하며, 상기 측정된 전압 레벨에 따라 서로 다른 리셋 신호를 출력하는 리셋 신호 출력부; 및 상기 카운터 신호, 상기 램프 신호 및 상기 리셋 신호를 이용하여 디지털 펄스 폭 변조 신호를 출력하는 변조 신호 출력부를 포함하는 것을 특징으로 하는 디지털 펄스 폭 변조기가 제공된다.
여기서, 상기 변조 신호 출력부는 상기 리셋 신호의 하강 엣지 이후, 상기 카운터 신호와 상기 램프 신호가 교차하는 시점에서 상기 디지털 펄스 폭 변조 신호를 셋 하며, 상기 리셋 신호의 상승 엣지에서 상기 디지털 펄스 폭 변조 신호를 리셋하여 상기 디지털 펄스 폭 변조 신호를 출력한다.
상기 리셋 신호 출력부에서 출력되는 리셋 신호는 상기 측정된 기준 전압의 전압 레벨이 높을수록 상승 엣지와 하강 엣지의 폭이 좁은 것을 특징으로 한다.
상기 디지털 펄스 폭 변조 신호가 n(여기서, n은 2이상의 자연수)비트의 해상도(resolution)를 가지며 상기 전압 레벨이 m(여기서, m은 1이상의 자연수) 비트의 해상도를 가지는 경우 상기 카운터부 및/또는 상기 램프 신호 생성부에 생성되는 신호의 해상도는 n-m비트인 것을 특징으로 한다.
상기 전압 레벨이 m비트의 해상도를 가지는 경우 상기 전압 레벨은
Figure 112011009055678-pat00001
개의 레벨을 포함하는 것을 특징으로 한다.
또한, 상기 카운터부는 상기 피드백 전압이 상기 기준 전압보다 높은 경우 업 카운터 신호를, 상기 피드백 전압이 상기 기준 전압보다 낮은 경우 다운 카운터 신호를 생성한다.
상기 카운터부에서 생성된 카운터 신호가 업 카운터 신호인 경우, 상기 변조 신호 출력부에서 출력되는 상기 DPWM 신호의 폭은 이전 주기의 DPWM 신호의 폭보다 좁아지는 것을 특징으로 한다.
상기 기준 전압의 전압 레벨을 측정하는 전압 레벨 측정부; 및
상기 측정된 전압 레벨에 상응하는 리셋 신호를 상기 전압 레벨별로 다르게 기 설정된 복수의 리셋 신호들로부터 선택하여 출력하는 리셋 신호 선택부를 포함할 수 있다.
디지털 펄스 폭 변조기(Digital Pulse Width Modulator: DPWM)는 DC-DC 컨버터의 벅 컨버터로 상기 디지털 펄스 폭 변조 신호를 출력하는 것을 특징으로 한다.
상기 DC-DC 컨버터는 상기 디지털 펄스 폭 변조 신호를 이용하여 출력단에서 피드백된 피드백 전압을 상기 기준 전압으로 보정하는 것을 특징으로 한다.
또한, 본 발명의 다른 일실시예에 따르면, 기준 전압과 출력단에서 피드백 되는 피드백 전압을 비교하는 단계; 상기 비교 결과에 따라 업 카운터 신호 또는 다운 카운터 신호 중 어느 하나의 카운터 신호를 생성하는 단계; 램프 신호를 생성하는 단계; 상기 기준 전압의 전압 레벨을 측정하며, 상기 측정된 전압 레벨에 따라 서로 다른 리셋 신호를 출력하는 단계; 및 상기 카운터 신호, 상기 램프 신호 및 상기 리셋 신호를 이용하여 디지털 펄스 폭 변조 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 디지털 펄스 폭 변조기의 제어 방법이 제공된다.
본 발명에 따르면, 적은 해상도를 가지는 카운터와 램프 신호 생성기를 이용하여 디지털 펄스 폭 변조 신호를 출력할 수 있다.
또한 피드백 신호가 기준 전압을 따라갈 시 발생하는 오버슈트가 줄어들고 안정되는 시간이 단축된다.
도 1은 종래의 DC-DC 컨버터를 도시한 도면이다.
도 2는 종래의 DC-DC 컨버터에서 출력되는 DPWM 신호를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 디지털 펄스 폭 변조기의 상세한 구성을 도시한 도면이다.
도 4는 전압 레벨에 따라 리셋 신호 출력부에서 출력되는 리셋 신호를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 변조 신호 출력부에서 디지털 폭 변조 신호를 출력하는 과정을 도시한 도면이다.
도 6은 종래의 디지털 펄스 폭 변조기와 본 발명의 디지털 펄스 폭 변조기의 DPWM 신호를 출력하는 일례를 함께 도시한 도면이다.
도 7은 종래의 DC-DC 컨버터와 본 발명의 일 실시예에 따른 디지털 펄스 폭 변조기를 이용한 DC-DC 컨버터에서 피드백 전압이 기준 전압을 따라가는 파형을 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 디지털 펄스 폭 변조기를 포함하는 DC-DC 컨버터의 일례를 도시한 도면이다.
도 9는 본 발명의 일실시예에 따른 디지털 펄스 폭 변조기의 동작 방법의 전체적인 흐름을 도시한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 디지털 펄스 폭 변조기의 상세한 구성을 도시한 도면이다.
도 3을 참조하면, 디지털 펄스 폭 변조기(300)는 전압 비교부(301), 카운터부(303), 램프 신호 생성부(305), 리셋 신호 출력부(307) 및 변조 신호 출력부(309)를 포함할 수 있다. 이하, 각 구성 요소별로 그 기능을 상술하기로 한다.
전압 비교부(301)는 DC-DC 컨버터(100)에서 출력되어야 할 기준 전압과 출력단에서 출력되는 피드백 전압의 크기를 비교한다.
카운터부(303)는 전압 비교부(301)의 전압 비교 결과에 따라 업 카운터 신호 또는 다운 카운터 신호 중 어느 하나의 카운터 신호를 생성한다.
보다 상세하게, 피드백 전압이 기준 전압보다 높은 경우에는 업 카운터 신호를, 피드백 전압이 기준 전압보다 낮은 경우에는 다운 카운터 신호를 생성한다.
램프 신호 생성부(305)는 램프 신호를 생성한다.
리셋 신호 출력부(307)는 전압 레벨 측정부(311) 및 리셋 신호 선택부(313)을 포함할 수 있다.
전압 레벨 측정부(307)는 기준 전압의 전압 레벨을 측정하며, 리셋 신호 선택부(310)는 측정된 전압 레벨에 따라 서로 다르게 기 설정된 리셋 신호 중 어느 하나의 리셋 신호를 선택하여 출력한다.
여기서, 기준 전압의 전압 레벨이 높을수록 한 주기상의 리셋 신호의 상승 엣지(edge)와 하강 엣지 사이의 폭은 좁아질 수 있다. 리셋 신호에 대해서는 추후 도면을 참고하여 보다 상세하게 설명하도록 한다.
변조 신호 출력부(309)는 리셋 신호의 하강 엣지 이후, 카운터 신호와 램프 신호가 만나는 시점에서 셋(set)되고, 리셋 신호의 상승 엣지에서 리셋 되어 디지털 펄스 폭 변조 신호(이하, DPWM 신호라 칭하기로 한다)를 출력한다.
보다 상세하게, 변조 신호 출력부(309)에서 출력되는 DPWM 신호는 리셋 신호에 따라 피드백 전압이 기준 전압보다 낮은 경우에는 이전 주기의 DPWM 신호보다 펄스 폭이 더 넓어지며, 피드백 전압이 기준 전압보다 높은 경우에는 이전 주기의 DPWM 신호보다 펄스 폭이 작아지게 된다.
본 발명의 일 실시예에 따르면, 램프 신호 생성부(305)에서 발생하는 램프 신호, 카운터부(303)에서 발생하는 카운터 신호 및 DPWM 신호의 주기는 사용자의 설정에 따라 동일하거나 서로 다를 수 있다.
또한, 본 발명의 일 실시예에 따르면, DPWM 신호가 n(여기서, n은 2 이상의 자연수) 비트의 해상도(resolution)을 가지며 상기 전압 레벨이 m(여기서, m은 1 이상의 자연수) 비트의 해상도를 가지는 경우 카운터부(303) 및/또는 램프 신호 생성부(305)에서 발생하는 신호의 해상도는 n-m 비트일 수 있다. 여기서, n-m은 1 이상의 자연수인 것은 당업자에게 있어 자명할 것이다.
여기서, DPWM 신호가 n 비트의 해상도를 가진 경우에는 DPWM 신호가 가질 수 있는 폭의 개수가
Figure 112011009055678-pat00002
개인 것을 의미하며 전압 레벨이 m 비트의 해상도를 가진 경우 전압 레벨의 개수는
Figure 112011009055678-pat00003
개인 것을 의미한다.
따라서, 본 발명의 디지털 펄스 폭 변조기(300)는 DPWM 신호의 해상도 보다 더 낮은 해상도를 가지는 카운터부(303) 및 램프 신호 생성부(305)를 이용하여도 종래의 DPWM 신호가 가지는 해상도를 구현할 수 있다.
본 발명의 일 실시예에 따른 디지털 펄스 폭 변조기(300)는 DC-DC 컨버터(100)에 포함될 수 있으며 DC-DC 컨버터(100)는 디지털 펄스 폭 변조기(300)에서 출력된 DPWM 신호를 이용하여 DC-DC 컨버터(100)의 출력단에서 피드백 된 피드백 전압을 기준 전압에 수렴하도록 한다.
이하, 도 4 내지 도 7을 참조하여 본 발명의 디지털 펄스 폭 변조기(300)에 대해 보다 자세히 설명하도록 한다.
도 4는 전압 레벨에 따라 리셋 신호 출력부에서 출력되는 리셋 신호를 도시한 도면이다.
도 4를 참조하면, 전압 레벨이 8개의 레벨로 이루어지며, 전압 레벨은 3 비트의 해상도를 가진 것으로 가정한다.
리셋 신호 출력부(307)는 기준 전압의 전압을 측정하여 전압 레벨을 선택하고 전압 레벨 별로 기 설정된 리셋 신호를 출력한다. 이때 기 설정된 리셋 신호는 기준 전압의 전압 레벨이 높을수록 리셋 신호의 상승 엣지와 하강 엣지 사이의 폭이 좁은 것을 알 수 있다.
따라서, 리셋 신호의 하강 엣지 이후에 카운터 신호와 램프 신호가 교차하는 지점에서 변조 신호 출력부(309)가 셋 되므로 기준 전압의 전압 레벨에 따라 결정된 리셋 신호에 의해 DPWM 신호의 출력 범위가 결정된다.
보다 상세하게, 본 발명은 DPWM 신호가 가질 수 있는 전체의 출력 범위에서 기준 전압에 해당하는 DPWM 신호를 출력하는 것이 아닌, 전압 레벨에 따른 리셋 신호의 상승 엣지와 하강 엣지 사이에서 DPWM 신호를 출력하므로 보다 빠르게 기준 전압에 해당하는 DPWM 신호를 출력할 수 있을 것이다.
본 발명의 일 실시예에 따르면 리셋 신호 출력부(307)는 저전력으로 동작하는 축자 비교형 (Successive approximation: SAR) ADC(analog to digital converter)로 이루어질 수 있다. 축자 비교형 ADC는 공지의 기술이므로 본 발명에서 자세한 설명은 생략하도록 한다.
도 5는 본 발명의 일 실시예에 따른 변조 신호 출력부에서 디지털 폭 변조 신호를 출력하는 과정을 도시한 도면이다.
도 5를 참조하면, 변조 신호 출력부(309)에서 출력되는 DPWM 신호는 기준 전압의 전압 레벨에 해당하는 리셋 신호를 이용하여 출력된다.
리셋 신호의 하강 엣지 이후에 카운터 신호와 램프 신호가 교차하는 지점에서 변조 신호 출력부(309)가 셋 되며 리셋 신호의 상승 엣지에서 변조 신호 출력부(309)가 리셋이 되어 DPWM 신호가 출력됨을 확인할 수 있다.
보다 상세하게, DPWM 신호의 폭은 카운터 신호에 따라 도 5의 점선으로 표시된 범위 내에서 움직이며 기준 전압에 해당하는 DPWM 신호가 출력된다. 따라서 종래의 DPWM 신호가 DPWM 신호가 가질 수 있는 전체 출력 범위에서 이동하며 출력되는 것과 달리 본 발명은 기준 전압에 해당하는 DPWM 신호를 보다 빠르게 출력할 수 있다.
도 6은 종래의 디지털 펄스 폭 변조기와 본 발명의 디지털 펄스 폭 변조기의 DPWM 신호를 출력하는 일례를 함께 도시한 도면이다.
도 6에 도시된 파형은 실제 비트수에 해당하는 파형이 아닌 설명의 편의를 위해 그려진 파형이다.
도 6을 참조하면, 디지털 펄스 폭 변조기(120,300)에서 출력되는 DPWM 신호의 해상도가 9 비트라 가정하는 경우 종래 기술의 램프 신호 및 카운터 신호의 해상도는 9 비트이다. 반면에 본 발명의 경우 램프 신호 및 카운터 신호의 해상도는 리셋 신호의 해상도가 3 비트라 가정하는 경우 6 비트의 해상도를 가진다.
이 경우 본 발명의 램프 신호와 카운터 신호는 해상도가 종래 보다 3 비트 작으므로 종래의 램프 신호 및 카운터 신호의 주기보다 1/8만큼 작은 주기를 갖게 된다. 즉 DPWM 신호의 한 주기 동안 램프 신호와 카운터 신호는 8번 반복되면서도 종래의 기술과 동일한 DPWM 신호의 출력이 가능함을 확인할 수 있다.
즉, 종래의 디지털 펄스 폭 변조기(120)와 본 발명의 디지털 펄스 폭 변조기(130)가 동일한 n bit의 DPWM 신호를 출력해주는 경우 종래의 기술에 비해 본 발명은 적은 해상도를 가지는 카운터부(303)와 램프 신호 생성부(305)를 이용하여 n bit의 DPWM 신호를 출력할 수 있다.
도 7은 종래의 DC-DC 컨버터와 본 발명의 일 실시예에 따른 디지털 펄스 폭 변조기를 이용한 DC-DC 컨버터에서 피드백 전압이 기준 전압을 따라가는 파형을 도시한 도면이다.
도 7(a)는 종래 기술의 피드백 전압이 기준 전압을 따라갈 때 나타나는 파형을 도시한 도면이다. 종래의 디지털 펄스 폭 변조기(120)에서 출력되는 DPWM 신호는 DPWM 신호가 가질 수 있는 전체 폭에서 이동하며 출력되므로 오버슈팅(overshooting)이 발생하게 된다.
도 7(b)는 본 발명의 일 실시예에 따른 피드백 전압이 기준 전압을 따라갈 때 나타나는 파형을 도시한 도면이다. 본 발명의 디지털 펄스 폭 변조기(300)에서 출력되는 DPWM 신호는 기준 전압에 따른 리셋 신호에 의해 제한된 범위에서만 이동하며 출력되므로 종래 기술에 비해 오버슈트(overshoot)가 적게 발생하며 안정(settle)되는 시간이 빠름을 확인할 수 있다.
도 8은 본 발명의 일 실시예에 따른 디지털 펄스 폭 변조기를 포함하는 DC-DC 컨버터의 일례를 도시한 도면이다.
전압 비교부(301)에서 기준 전압과 피드백 전압의 크기를 비교하면 카운터부(303)에서는 비교 결과에 따라 업 또는 다운 카운터 신호를 출력한다. 램프 신호 생성부(305)에서는 일정한 주기를 가지는 램프 신호를 출력한다.
이어서, 전압 레벨 측정부(311)는 기준 전압의 전압 레벨을 측정하며 리셋 신호 선택부(313)에서는 측정된 전압 레벨에 상응하는 리셋 신호를 선택하여 출력한다.
변조 신호 출력부(309)는 리셋 신호의 하강 엣지 신호를 감지하고 감지된 이후의 카운터 신호와 램프 신호가 교차하는 시점에 변조 신호 출력부(309)를 셋 하며, 리셋 신호의 상승 엣지에서 변조 신호 출력부(309)를 리셋하여 DPWM 신호를 출력한다.
도 9는 본 발명의 일실시예에 따른 디지털 펄스 폭 변조기의 동작 방법의 전체적인 흐름을 도시한 도면이다. 이하, 도 9를 참조하여 각 단계별로 수행되는 과정을 설명하기로 한다.
먼저, 단계(S900)에서는 기준 전압과 피드백 전압을 비교한다. 여기서 기준 전압은 DC-DC 컨버터(100)에서 요구되는 출력 전압을 의미하며, 피드백 전압은 DC-DC 컨버터(100)에서 실제 출력되는 전압을 의미한다.
이어서, 단계(S910)에서는 비교 결과에 따른 카운터 신호를 생성한다. 이때, 피드백 전압이 기준 전압보다 높은 경우 업 카운터 신호, 피드백 전압이 기준 전압보다 낮은 경우 다운 카운터 신호를 생성한다.
단계(S920)에서는 램프 신호가 생성된다.
단계(S930)에서는 기준 전압의 전압 레벨을 측정하고 전압 레벨에 상응하는 리셋 신호를 선택하여 출력한다. 여기서, 선택되어 출력되는 리셋 신호는 기준 전압이 높은 전압 레벨을 가지는 경우 낮은 전압 레벨을 가지는 경우 보다 상승 엣지와 하강 엣지의 폭이 좁은 특성을 가질 수 있을 것이다.
마지막으로, 단계(S940)에서는 리셋 신호를 이용하여 DPWM 신호를 출력한다. 보다 상세하게, 리셋 신호의 하강 엣지가 발생하는 경우 하강 엣지 발생 시점 이후의 카운터 신호와 램프 신호가 교차하는 시점에 변조 신호 출력부(309)를 셋하고, 상승 엣지가 발생하는 시점에 변조 신호 출력부(309)를 리셋하여 DPWM 신호를 출력한다.
이후, DC-DC 컨버터(100)에서는 상기 DPWM 신호를 이용하여 피드백 전압이 기준 전압에 맞추어지도록 조정한다.
또한, 본 발명의 실시예들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 일 실시예들의 동작을 수행하기 위해 적어도 하나의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
100: DC-DC 컨버터 110: 벅 컨버터
120: 디지털 펄스 폭 변조기 121: 비교기
123: 업다운카운터 125: 램프 신호 생성기
127: 디지털 비교기
300: 디지털 펄스 폭 변조기 301: 전압 비교부
303: 카운터부 305: 램프 신호 생성부
307: 리셋 신호 출력부 309: 변조 신호 출력부
311: 전압 레벨 측정부 313: 리셋 신호 선택부

Claims (13)

  1. 기준 전압과 출력단에서 피드백되는 피드백 전압을 비교하는 전압 비교부;
    상기 비교 결과에 따라 업 카운터 신호 또는 다운 카운터 신호 중 어느 하나의 카운터 신호를 생성하는 카운터부;
    램프 신호를 생성하는 램프 신호 생성부;
    상기 기준 전압의 전압 레벨을 측정하며, 상기 측정된 전압 레벨에 따라 서로 다른 리셋 신호를 출력하는 리셋 신호 출력부; 및
    상기 카운터 신호, 상기 램프 신호 및 상기 리셋 신호를 이용하여 디지털 펄스 폭 변조 신호를 출력하는 변조 신호 출력부
    를 포함하는 것을 특징으로 하는 디지털 펄스 폭 변조기.
  2. 제1항에 있어서,
    상기 변조 신호 출력부는
    상기 리셋 신호의 하강 엣지 이후, 상기 카운터 신호와 상기 램프 신호가 교차하는 시점에서 상기 디지털 펄스 폭 변조 신호를 셋 하며, 상기 리셋 신호의 상승 엣지에서 상기 디지털 펄스 폭 변조 신호를 리셋하여 상기 디지털 펄스 폭 변조 신호를 출력하는 것을 특징으로 하는 디지털 펄스 폭 변조기.
  3. 제2항에 있어서,
    상기 리셋 신호 출력부에서 출력되는 리셋 신호는 상기 측정된 기준 전압의 전압 레벨이 높을수록 상승 엣지와 하강 엣지의 폭이 좁은 것을 특징으로 하는 디지털 펄스 폭 변조기.
  4. 제1항에 있어서,
    상기 디지털 펄스 폭 변조 신호가 n(여기서, n은 2이상의 자연수)비트의 해상도(resolution)를 가지며 상기 전압 레벨이 m(여기서, m은 1이상의 자연수) 비트의 해상도를 가지는 경우 상기 카운터부 및 상기 램프 신호 생성부 중 적어도 하나에서 생성되는 신호의 해상도는 n-m 비트-여기서, n-m은 1 이상의 자연수임-인 것을 특징으로 하는 디지털 펄스 폭 변조기.
  5. 제4항에 있어서,
    상기 전압 레벨이 m비트의 해상도를 가지는 경우 상기 전압 레벨은
    Figure 112011009055678-pat00004
    개의 레벨을 포함하는 것을 특징으로 하는 디지털 펄스 폭 변조기.
  6. 제1항에 있어서,
    상기 카운터부는 상기 피드백 전압이 상기 기준 전압보다 높은 경우 업 카운터 신호를, 상기 피드백 전압이 상기 기준 전압보다 낮은 경우 다운 카운터 신호를 생성하는 것을 특징으로 하는 디지털 펄스 폭 변조기.
  7. 제6항에 있어서,
    상기 카운터부에서 생성된 카운터 신호가 업 카운터 신호인 경우,
    상기 변조 신호 출력부에서 출력되는 상기 디지털 펄스 폭 변조 신호의 폭은 이전 주기의 디지털 펄스 폭 변조 신호의 폭보다 좁아지는 것을 특징으로 하는 디지털 펄스 폭 변조기.
  8. 제1항에 있어서,
    상기 리셋 신호 출력부는
    상기 기준 전압의 전압 레벨을 측정하는 전압 레벨 측정부; 및
    상기 측정된 전압 레벨에 상응하는 리셋 신호를 상기 전압 레벨별로 다르게 기 설정된 복수의 리셋 신호들로부터 선택하여 출력하는 리셋 신호 선택부
    를 포함하는 것을 특징으로 하는 디지털 펄스 폭 변조기.
  9. 제1항에 있어서,
    디지털 펄스 폭 변조기(Digital Pulse Width Modulator: DPWM)는 DC-DC 컨버터의 벅 컨버터로 상기 디지털 펄스 폭 변조 신호를 출력하는 것을 특징으로 하는 디지털 펄스 폭 변조기.
  10. 제9항에 있어서,
    상기 DC-DC 컨버터는 상기 디지털 펄스 폭 변조 신호를 이용하여 출력단에서 피드백된 피드백 전압을 상기 기준 전압으로 보정하는 것을 특징으로 하는 디지털 펄스 폭 변조기.
  11. 기준 전압과 출력단에서 피드백되는 피드백 전압을 비교하는 단계;
    상기 비교 결과에 따라 업 카운터 신호 또는 다운 카운터 신호 중 어느 하나의 카운터 신호를 생성하는 단계;
    램프 신호를 생성하는 단계;
    상기 기준 전압의 전압 레벨을 측정하며, 상기 측정된 전압 레벨에 따라 서로 다른 리셋 신호를 출력하는 단계; 및
    상기 카운터 신호, 상기 램프 신호 및 상기 리셋 신호를 이용하여 디지털 펄스 폭 변조 신호를 출력하는 단계
    를 포함하는 것을 특징으로 하는 디지털 펄스 폭 변조기의 제어 방법.
  12. 제11항에 있어서,
    상기 디지털 펄스 폭 변조 신호를 출력하는 단계는
    상기 리셋 신호의 하강 엣지 이후, 상기 카운터 신호와 상기 램프 신호가 교차하는 시점에서 상기 디지털 펄스 폭 변조 신호의 출력을 1로 하며, 상기 리셋 신호의 상승 엣지 에서 상기 디지털 펄스 폭 변조 신호의 출력을 0으로 하여 상기 디지털 펄스 폭 변조 신호를 출력하는 것을 특징으로 하는 디지털 펄스 폭 변조기의 제어 방법.
  13. 제11항에 있어서,
    상기 리셋 신호를 출력하는 단계는
    상기 기준 전압의 전압 레벨을 측정하는 단계; 및
    상기 측정된 전압 레벨에 상응하는 리셋 신호를 상기 전압 레벨별로 다르게 기 설정된 복수의 리셋 신호들로부터 선택하여 출력하는 단계
    를 포함하는 것을 특징으로 하는 디지털 펄스 폭 변조기의 제어 방법.
KR1020110011239A 2011-02-08 2011-02-08 디지털 펄스 폭 변조기 및 제어 방법 KR101251768B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110011239A KR101251768B1 (ko) 2011-02-08 2011-02-08 디지털 펄스 폭 변조기 및 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110011239A KR101251768B1 (ko) 2011-02-08 2011-02-08 디지털 펄스 폭 변조기 및 제어 방법

Publications (2)

Publication Number Publication Date
KR20120090686A KR20120090686A (ko) 2012-08-17
KR101251768B1 true KR101251768B1 (ko) 2013-04-05

Family

ID=46883706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110011239A KR101251768B1 (ko) 2011-02-08 2011-02-08 디지털 펄스 폭 변조기 및 제어 방법

Country Status (1)

Country Link
KR (1) KR101251768B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102005337B1 (ko) 2014-01-09 2019-07-30 에스케이하이닉스 주식회사 전압 변환 장치
KR101870735B1 (ko) * 2017-08-07 2018-06-27 중앙대학교 산학협력단 Dc-dc 컨버터의 디지털 펄스폭 변조기
KR102075416B1 (ko) * 2018-07-17 2020-02-10 고려대학교 산학협력단 Dc-dc 컨버터 및 그 동작 방법
KR102092670B1 (ko) * 2018-11-23 2020-03-24 한국과학기술원 리플 제거 회로를 가진 펄스폭 조절 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183779A (ja) * 1994-11-21 1995-07-21 Oki Electric Ind Co Ltd 電圧／パルス幅変換回路
KR960006275A (ko) * 1994-07-06 1996-02-23 이헌조 펄스폭변조(pwm) 신호발생장치
KR100919334B1 (ko) 2005-04-04 2009-09-25 파워-원 인코포레이티드 프리셋 필터 계수를 갖는 디지털 펄스 폭 변조 제어기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006275A (ko) * 1994-07-06 1996-02-23 이헌조 펄스폭변조(pwm) 신호발생장치
JPH07183779A (ja) * 1994-11-21 1995-07-21 Oki Electric Ind Co Ltd 電圧／パルス幅変換回路
KR100919334B1 (ko) 2005-04-04 2009-09-25 파워-원 인코포레이티드 프리셋 필터 계수를 갖는 디지털 펄스 폭 변조 제어기

Also Published As

Publication number Publication date
KR20120090686A (ko) 2012-08-17

Similar Documents

Publication Publication Date Title
EP1516419B1 (en) Dc-dc converter
TWI420796B (zh) 直流轉直流變換器及其減小過衝現象的控制方法
US9270178B2 (en) Digital controllers and digital control methods of multi-phase switching converters
US8159197B2 (en) Circuit and method for constant on-time control for an interleaved multiphase voltage regulator
TWI581547B (zh) 用於限制轉換器之電流的裝置、調變器和方法
Qahouq et al. Online closed-loop autotuning digital controller for switching power converters
US20120249093A1 (en) Power supply controller
KR101251768B1 (ko) 디지털 펄스 폭 변조기 및 제어 방법
TWI520468B (zh) 直流／直流轉換器的控制器和控制方法
RU2616773C2 (ru) Градиентная система питания mri с добавленным накопителем энергии
US8773103B2 (en) Power supply device
US10056834B2 (en) Output capacitance calculation and control in a power supply
US20160294278A1 (en) Current Mode Control DC-DC Converter with Single Step Load Transient Response
JP6015370B2 (ja) スイッチング電源装置
CN106558989B (zh) 无需最大占空因数控制就能扩展降压开关转换器占空比的系统及方法
CN108352828B (zh) 用于电力转换器中的电压回转的数字预补偿
US8928297B2 (en) Ćuk based current source
JP2010011639A (ja) 電力変換装置
US20130063101A1 (en) Method and apparatus for implementing a programmable high resolution ramp signal in digitally controlled power converters
KR101359136B1 (ko) 변화에 둔감한 최대전력점추적을 이용한 열 에너지 하베스팅 제어 장치 및 방법
KR102260998B1 (ko) 펄스 전원 보상 장치 및 이를 포함하는 고전압 펄스 전원 시스템
JP5461025B2 (ja) Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ
US9294076B2 (en) Switching power supply device and pulse width modulation circuit used therein
CN107960142B (zh) 用于处理电感器电流的设备和方法
JP2017169417A (ja) ダイオード整流型スイッチング電源装置、車載装置、及びリンギング抑制方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 7